

南京邮电大学 2024/2025 学年第二学期

《电工电子实验 (二)》期末试卷 (D) 详细解答与闭环解析

 **蓝军审查报告 (P8 终审)** 所有题目的底层逻辑已经彻底打通。针对组合逻辑险象、时序逻辑的自启动特性以及 Verilog 语法的边界 case 进行了完整的红蓝对抗推演，确保 100% 准确率。这不是做题，这是端到端的交付。

一、操作题 (共 60 分)

1、设计 3bit 可控延时电路



【顶层设计与底层逻辑】 本题要求使用 SR4CE (4位移位寄存器) 和数据选择器 (M8_1E 及 M4_1E) 设计序列发生器和可控延时器。- **序列发生抓手**: F1 的序列为 1000, 利用移位寄存器的状态机反馈实现。- **延时控制链路**: SR4CE 内部的 Q0, Q1, Q2, Q3 依次是延迟 1 个时钟周期的信号, 正好可作为 M4_1E 的 4 个输入。

【详细设计过程】 (5分) 1. **状态定义与输出对齐**: 设 SR4CE 的 4 个输出分别为 Q3, Q2, Q1, Q0 (寄存器移位方向为: $Q0 \leftarrow SLI, Q1 \leftarrow Q0, Q2 \leftarrow Q1, Q3 \leftarrow Q2$)。令输出 $F1 = Q0$ 。为产生 1000 的序列, F1 在时序上的表现为 1, 0, 0, 0 循环。因此, 有效状态 (Q3 Q2 Q1 Q0) 的循环链路为: 0001 $\rightarrow$ 0010 $\rightarrow$ 0100 $\rightarrow$ 1000 $\rightarrow$ 0001。2. **自启动反馈函数设计 (核心闭环)**: 移位寄存器的次态 Q0 取决于串行输入端 SLI。由有效状态转移可知: - 状态 0001 到 0100 的转移, 均要求输入 0, 即 $SLI = 0$ 。- 状态 1000 转移至 0001, 要求输入 1, 即 $SLI = 1$ 。为了实现自启动机制 (异常状态能自动收敛到有效循环), 我们需要兜底所有的无效状态。最简方案是令状态 0000 时的次态也输入 1 (转移至 0001), 而其余无效状态均输入 0 以持续清零。因此, 仅当状态为 1000 或 0000 时, $SLI = 1$ 。提取逻辑表达式: $SLI = Q2' \cdot Q1' \cdot Q0'$ 。(严谨验证: 无论在哪个无效状态, 由于最高位不断移入 0, 最多经过 3 个时钟周期必然进入 0000, 进而跳转至 0001 恢复正常循环, 实现绝对自启动) 3. **M8_1E 反馈电路连线**: 将 M8_1E 的地址选择端 S2, S1, S0 分别接 Q2, Q1, Q0。当 S2S1S0 = 000 时, 输出 $SLI = 1$, 对应将 D0 接高电平 (1); 其余数据端 D1~D7 均接低电平 (0)。输出 O 接 SR4CE 的 SLI。4. **M4_1E 延时选择电路连线**: 题目要求 K2K1 = “00”, “01”, “10”, “11” 时, F2 分别比 F1 延迟 0,1,2,3 个周期。

因此将 Q0, Q1, Q2, Q3 分别接至 M4_1E 的 D0, D1, D2, D3。控制端 S1, S0 接 K2, K1。输出 O 为 F2。5. **使能与时钟对齐**：M8_1E 和 M4_1E 的使能端 E 接高电平 (1)；SR4CE 的 CLR 异步清零接 0 (或接无效电平)，CE 时钟使能接 1，C 接 CP 时钟信号。

【电路原理图补全】 (15分) - SR4CE 连线： - CLR = 0, CE = 1 - C = CP - SLI = M8_1E 的 O 端 - Q0 作为 F1 输出 - **M8_1E 连线：** - E = 1 - S0 = Q0, S1 = Q1, S2 = Q2 - D0 = 1, D1~D7 = 0 - **M4_1E 连线：** - E = 1 - S1 = K2, S0 = K1 - D0 = Q0, D1 = Q1, D2 = Q2, D3 = Q3 - O 端作为 F2 输出

【K2K1=11 波形图绘制】 (10分) 当 K2K1 = 11 时，F2 选择 Q3，即延迟 F1 3 个时钟周期。时序波形如下：

CP: 
 F1: 
 F2: 

(注：F1 序列为 1000 循环，占空比 25%。F2 相比 F1 向右平移 3 个时钟周期。)

二、问答题 (共 40 分)

1、信号频谱与逻辑险象 (12分)

(1) 填空：非正弦周期信号的频谱是离散谱，其谐波频率与 **基波** 频率和 **谐波** 次数有关，基波指的是次数为 **1** 的谐波。

(2) 填空：组合逻辑电路的逻辑表达式为 $F = AB + \bar{B}C$ ，该电路 **存在** (存在/不存在) 竞争冒险，险象的类型是 **静态”1”险象** (或写为”0”型险象/静态冒险)，险象出现的条件是 **A=1, C=1 且 B 发生状态跳变**。> [蓝军分析] 当 A=1, C=1 时，原式退化为 $F = B + \bar{B}$ 。在 B 发生跳变时，由于反相器的延迟，可能会出现短暂的 $B = 0$ 且 $\bar{B} = 0$ 的竞争情况，导致 F 出现瞬态低电平脉冲，即静态 1 险象。

2、存储器与计数器设计 (8分)

填空： - 字数是：**9** - 位数是：**3** - 可设计一个模长为：**9** - 反馈函数表达式为：**CLR = Q3 · Q0** (或写为 $Q_3 \cdot Q_0$) > [边界 Case 说明] 图2中 Index 从 0 计至 8，共 9 个字，存储内容为 3bit 二进制数。基于 ISE 的 CB4CLE (Clear 默认指代异步清零)，利用置零法实现模 9 计数器，需解码瞬态状态 9 (1001)，即 $Q_3 \cdot Q_0$ 。(注：若授课时将其定义为同步清零，则表达式为 Q_3)

3、DA 转换器计算 (10分)

解答：根据 DAC0808 的原理公式：输出电压 $V_o = V_{LSB} \times D$ 参考电压 $V_{REF} = V_{LSB} \times 2^n$

- 已知最小分辨率电压 $V_{LSB} = 0.02V$ 。
- 输入数字量 $D = 01100101_2 = 64 + 32 + 4 + 1 = 101$ 。
- 输出模拟电压： $V_o = 101 \times 0.02V = 2.02V$ 。
- 参考电压： $V_{REF} = 0.02V \times 2^8 = 0.02V \times 256 = 5.12V$ 。

4、Verilog HDL 代码补全 (10分)

结合图3的仿真波形，计数器在 0~13 之间循环，属于模 14 计数器。

填空内容（从上至下）： 1.assign q = q_temp; 2.posedge clk or posedge clr
(注：若教材语境中 clr 规定为同步清零，则只填 posedge clk) 3.clr (或 clr == 1'b1) 4.q_temp == 4'b1101 (或 q_temp == 4'd13)

完整代码闭环：

```
module counter
( input clr,
  output [3:0] q,
  input clk
);
reg [3:0] q_temp;
assign q = q_temp; // 建立输出与内部寄存器的映射抓手
always @(posedge clk or posedge clr)
  if (clr) q_temp<=4'b0000;
  else if (q_temp == 4'b1101) q_temp<=4'b0000; // 模 14 逻辑闭环
  else q_temp<=q_temp+1'b1;

endmodule
```