

南京邮电大学 2024/2025 学年第二学期

《电工电子实验（二）》期末试卷(E)

院(系) _____ 班级 _____ 学号 _____ 姓名 _____

题 号	一、1	一、2	一、3	一、4	二、1	二、2	二、3	二、4	总分
得 分									

一、操作题（共 60 分）

设计一个序列码发生电路，序列码 $F=1011100$ 。如图 1 所示采用原理图输入设计，选用器件 SR4RLED 和 M8_1E，时钟信号为 CP，移位寄存器的输出为 Q3、Q2、Q1、Q0。

得分

1、请写出设计过程，并将电路原理图补充完整（20 分）。




图 1

得分

2、实现：①功能仿真，显示时钟 CP、序列码 F 波形。②时钟 CP 设为 2kHz，下载至可编程器件，用示波器双踪显示 CP 和 F 波，请老师验收。（20 分）（本栏由教师填写，考生无需填写）

项目	仿真		下载	
	CP	F	CP	F
实现情况	①无	①无	①无	①无
	②正确	②不完全正确 ③正确	②正确	②不完全正确 ③正确

得分

3、操作情况。（10 分）（本栏由教师填写，考生无需填写）

操作	①无（或不安全操作） ⑤仅操作无任何输出波形 ⑧波形不稳显示或显示方式错误 ⑩操作正确波形稳定显示
----	---

得分

4、观察并画出 CP 和序列码 F 的波形，并标注一个周期。（10 分）

二、问答题（共 40 分）

得分

1、某电路如图 2 所示，请写出该电路标准形式的传输函数，并画出其系统模拟框图。（10 分）




图 2

得分

2、存储器系统设计中，采用 ROM 来存储一个特定的序列码。（8 分）

(1) 该序列码长度为 128，若从地址 00H 开始连续存放，则该序列码在存储器的结束地址为_____H。

(2) 该存储系统的地址线数量至少为_____根，当读取序列码第 64 位时，地址总线上的信号应为_____H。

(3) 若系统采用计数器来控制序列码的读取地址，初始计数为 0，每次读取一位后计数加 1，则当读取到序列码的最后一位时，计数器的输出为_____（用十进制数表示）。

得分

3、采用 DAC0808 将数字信号转成模拟信号，电路图如图 3 所示。输入数字量 $A_1A_2A_3A_4A_5A_6A_7A_8 = 01011000$ 时，实测输出电压 V_o 为 -1.375V，请分析此时电路 V_{ref} 端口电压多少？若希望输出电压为 1.375V，如何调整电路？（10 分）




图 3

该模块逻辑功能如表 1 所示，完成下面设计代码。（12 分）

表 1

端口名	功能
CLR	异步清零，高电平有效
L	同步置数，高电平有效
CE	同步保持，高电平有效，优先级在 CLR,L 之后
CP	时钟端口,上升沿有效
D[2:0]	同步置数数据输入端
Q[2:0]	减法计数器输出端，输出状态为 110~000

```
module counter7_down (
    input wire CLR,
    input wire L,
    input wire CE,
    input wire CP,
    input _____
    output _____
);
    always @(_____ ) begin
        if ( CLR==1 ) begin
            Q <= 3'b000;
        end
        else if ( L==1 ) begin
            Q <= D;
        end
        else if ( CE==1 ) begin
            if ( _____ ) begin
                _____
            end
            else begin
                _____
            end
        end
        else begin
            Q <= Q;
        end
    end
endmodule
```

自觉遵守考试规则，诚信考试，绝不作弊