

南京邮电大学 2024/2025 学年第二学期

《电工电子实验（二）》期末试卷(E) 详细解答与解析

一、操作题（共 60 分）

1、设计过程及电路原理图补充（20分）

【设计过程】

- 状态分配与架构设计：** 目标是产生长度为 7 的序列码 $F = 1011100$ 。我们可以选用 4 位移位寄存器 SR4RLED 的低 3 位 (Q_2, Q_1, Q_0) 作为状态机核心，正好对应 M8_1E 对应的 3 根地址线 (S_2, S_1, S_0)。并让输出 F 直接从 Q_0 端口引出。
- 状态转移与反馈逻辑推导：** 设定 SR4RLED 工作在左移模式 ($LEFT=1$)。此时每个 CP 时钟上升沿，数据移动方向为： $SLI \rightarrow Q_0 \rightarrow Q_1 \rightarrow Q_2 \rightarrow Q_3$ 。为了在 Q_0 连续输出 $1 \rightarrow 0 \rightarrow 1 \rightarrow 1 \rightarrow 1 \rightarrow 0 \rightarrow 0$ 的循环，我们列出 7 个状态的转移表（设当前状态为 $Q_2 Q_1 Q_0$ ，则下一个时钟需要从 SLI 移入的值即为下一个 Q_0 的值）：
 - t_1 : 状态 001 (十进制1)，下个 $F = 0$ ，故需移入 $SLI = 0$
 - t_2 : 状态 010 (十进制2)，下个 $F = 1$ ，故需移入 $SLI = 1$
 - t_3 : 状态 101 (十进制5)，下个 $F = 1$ ，故需移入 $SLI = 1$
 - t_4 : 状态 011 (十进制3)，下个 $F = 1$ ，故需移入 $SLI = 1$
 - t_5 : 状态 111 (十进制7)，下个 $F = 0$ ，故需移入 $SLI = 0$
 - t_6 : 状态 110 (十进制6)，下个 $F = 0$ ，故需移入 $SLI = 0$
 - t_7 : 状态 100 (十进制4)，下个 $F = 1$ ，故需移入 $SLI = 1$

上述 7 个状态互不重复，构成完整闭环。未使用的状态为 000（无效状态），为了防止电路陷入死锁（自启动设计），我们强制规定当状态为 000 时，下个输入 $SLI = 1$ ，使其跃迁至状态 001 回到主循环。

- M8_1E 数据选择器配置：** 将 Q_2, Q_1, Q_0 分别连接到 M8_1E 的 S_2, S_1, S_0 。根据上述状态对应的 SLI 需求，得到 M8_1E 各数据输入端的值：

- D0 = 1 (处理无效状态)
- D1 = 0
- D2 = 1
- D3 = 1
- D4 = 1
- D5 = 1
- D6 = 0
- D7 = 0

4. 原理图接线说明：

- **SR4RLED**：CP 接 C 端；R=0，CE=1，LEFT=1，L=0；左移串行输入 SLI 接 M8_1E 的输出 o；q0 作为序列码 F 输出。
- **M8_1E**：数据端 D0~D7 接固定电平（10111100）；使能端 E 接有效电平（图示无非圈，一般接低或高有效即可，标准为接地 GND）。

4、观察并画出 CP 和序列码 F 的波形（10分）

【波形绘制要求】 - **CP**：绘制连续等周期的方波脉冲，用向上箭头（↑）标出所有的上升沿。 - **序列码 F**：在 CP 脉冲的上升沿触发状态跳变，逻辑电平需对齐时钟沿。在一个完整的循环周期（跨越 7 个时钟周期）内，F 的波形依次呈现：**高电平(1) → 低电平(0) → 高电平(1) → 高电平(1) → 高电平(1) → 低电平(0) → 低电平(0)**。 - 标注：在第 1 个上升沿到第 8 个上升沿之间，画一条横向双向箭头，并标注“一个周期 T”。

二、问答题（共 40 分）

1、系统标准形式的传输函数与模拟框图（10分）

【解答】 1. **传输函数分析**：电路图中， $R_1 = 1k\Omega$ ，电容 C_1 与 C_2 直接并在同一节点到地，因此等效电容 $C_{eq} = C_1 + C_2 = 1\mu F + 1\mu F = 2\mu F$ 。这是一个典型的一阶 RC 低通滤波器。时间常数 $\tau = R_1 \times C_{eq} = 10^3\Omega \times 2 \times 10^{-6}F = 0.002s$ 。该电路标准形式的传输函数为：

$$H(s) = \frac{V_2(s)}{V_1(s)} = \frac{1}{1 + sR_1C_{eq}} = \frac{1}{1 + 0.002s} = \frac{500}{s + 500}$$

2. **系统模拟框图绘制**：将传输函数改写为微分方程对应的频域拉式表达式：

$$V_2(s) = \frac{500}{s} [V_1(s) - V_2(s)]$$

画法描述：

- 画一个相加器（圆圈，左侧输入 $V_1(s)$ 标“+”，下方反馈输入 $V_2(s)$ 标“-”）；
- 相加器的输出进入一个增益系数为 500 的比例环节框；
- 比例环节后接入一个积分环节框（标有 $\frac{1}{s}$ ）；
- 积分环节的输出即为 $V_2(s)$ ，同时从该输出端引出一条反馈线回到前面的相加器“-”端。

2、存储器系统设计（8分）

【解答】 (1) 序列码长度 128，十进制末地址为 $0 + 128 - 1 = 127$ ，转化为十六进制即为 **7FH**。(2) $128 = 2^7$ ，故地址线数量至少为 **7** 根。第 64 位的地址是 $64 - 1 = 63$ ，转化为十六进制为 **3FH**。(3) 初始计数为 0，读完 128 位后（最后一位的索引），计数器停留的值用十进制表示为 **127**。

3、DAC0808 转换电路分析（10分）

【解答】 1. V_{ref} 端口电压计算：图中 DAC0808 与 TL084 组成反相比例输出。根据经典教材公式（DAC0808 吸收电流并反相输出）：

$$V_o = -V_{ref} \times \frac{R_f}{R_{REF}} \times \frac{D}{256}$$

已知数字量 $D = 01011000_2 = 88$ ，反馈电阻 $R_f = 5k\Omega$ ，参考电阻 $R_{REF} = 5k\Omega$ 。实测 $V_o = -1.375V$ ，代入公式：

$$-1.375 = -V_{ref} \times \frac{5}{5} \times \frac{88}{256}$$

解得： $V_{ref} = 4V$ 。（补充洞察：实际上 DAC0808 是电流吸收型器件，电流流入 4 脚，通过运放产生正向压降。但按国内高校实验常规考法和题设负电压，必定是套用此标准倒相公式）。

2. 调整输出为 **1.375V** 的方法：若要将输出从 -1.375V 翻转为 1.375V（改变极性），可以采用以下任一调整方案：

- **方案一（修改硬件级联）**：在原有的 TL084 输出端 V_o 之后，再级联一级增益为 -1 的反相比例运算放大电路（即输入、反馈电阻等值），将电压极性反转。
- **方案二（调整参考电压极性）**：将输入参考电压的极性反转（提供 -4V）。此时应注意，为保证 DAC0808 内部恒流源正常工作，需将负参考电压接至 **VREF-（15脚）**，同时将 **VREF+（14脚）** 经电阻接地。

4、模块逻辑代码（12分）

【解答及代码解析】 1. 填空1: `wire [2:0] D` (输入端口定义) 2. 填空2: `reg [2:0] Q` (输出端口且在 `always` 块中赋值) 3. 填空3: `posedge CP or posedge CLR` (CLR 为异步高电平清零, 故需放入敏感列表) 4. 填空4: `Q == 3'b000` (状态机下限判别) 5. 填空5: `Q <= 3'b110;` (减到0后, 折返回 110) 6. 填空6: `Q <= Q - 1'b1;` (正常情况执行减1计数)