

南京邮电大学 2024/2025 学年第 1 学期

《数字电路与逻辑设计 B》期末试卷(A)

院(系)	班级	学号	姓名							
题号	一	二	三	四	五	六	七	八	九	总分
得分										

得分	一、填空题(每空2分,共16分)
	1. $(8AF)_{16} = ()_{10}$
	2. 十六进制数 $(3B)_{16} = ()_{10}$
	3. 已知 $F(A, B, C) = \sum m(2, 4, 6)$, 则其反演式 $\overline{F}(A, B, C) = \sum m()$ 。
	4. 任意两个不同最小项的乘积恒等于 。
	5. 为了防止触发器发生空翻现象,通常采用 触发的方式。
	6. 设计一个能存放4位二进制代码的寄存器,需要 个触发器。
	7. 有一个 ADC 电路,已知其采用“四舍五入”方法划分量化电平,且量化单位为 Δ ,则其最大量化误差为 。
	8. Verilog HDL 程序中,用以描述寄存器/触发器的数据类型为 (选填 reg/ wire)。

淘分	二、单项选择题,答案填写在以下表格内,否则不得分(每题2分,共16分)																
	<table><tr><td>1</td><td>2</td><td>3</td><td>4</td><td>5</td><td>6</td><td>7</td><td>8</td></tr><tr><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td></tr></table>	1	2	3	4	5	6	7	8								
1	2	3	4	5	6	7	8										

1.	八进制数 $(72,4)_8 = ()_{10}$ 。
	A. 20 B. 30 C. 34 D. 24
1.	$\overline{F}(A, B, C) = \sum m(1, 6, 7)$, 则其对偶函数 $F(A, B, C) = \sum m()$ 。
	A. 0, 2, 3, 4, 5 B. -1, 2, 7 C. 2, 3, 4, 5, 7 D. 0, 1, 6
3.	两个同位的数字和来自低位的进位三者相加叫做()。
	A. 半加器 B. 全加器 C. 编码器
4.	n 个触发器组成的环形计数器模长为 。
	A. 2n B. n C. 2^n D. n^2

南邮红书

5. $32K \times 8RAM$, 其地址线和数据线的数目分别为 ()。

- A. 32条地址线, 8条数据线 B. 32条地址线, 3条数据线
C. 15条地址线, 8条数据线 D. 15条地址线, 3条数据线

6. 若一个8位二进制D/A 转换器的满刻度输出电压为10.20V, 当输入为(10100111)₂ 时, 输出电压为 () V。

- A. 2.56 B. 7.12 C. 6.68 D. 6.64

7. 对于一个8位的ADC, 若逐次逼近型电路实现, 则至少需要 个时钟周期才可完成一次转换。


- A. 1 B. 3 C. 8 D. 9

8. 下述不属于 Verilog HDL 的保留字的是 。



- A. tri B. model C. and D. begin

三、用卡诺图化简以下逻辑函数为最简与或式, 需要有完整的化简过程。

$$F(A, B, C, D) = \sum m(1, 7, 8, 10, 12, 14) + \phi(3, 5, 9, 15) \quad (10\text{分})$$



四、已知函数F(A, B, C)用74151的实现电路如下图, 请写出函数F(A, B, C)的最小项表达式(用最小项编号的形式表示), 并改用1/2片74153实现, 完成连接图。 (10分)




南邮小红书qq:2726042956
习资料哦!

可以加加小红书好友获取更多期末复



得分

五、设 $A_1A_2A_1A_6araya;a_0$ 是 8421BCD 码表示的十进制数，其中 $a_3a_2a_1a_0$ 是小数部分， $A_1A_2A_1A_0$ 是整数部分。试用 7485 和 74283 及适当门电路设计一个将小数部分四舍五入的电路。(10分)



得分

六、触发器电路及输入波形如图所示，试写出特征方程，画出 Q 端的波形，设触发器的初态为 0。(8分)




得 分

七、PROM实现电路如图所示，请用该图绘制如下逻辑函数。(8分)


(1) $F_1(A, B, C) = \sum m(0, 1, 4, 7)$

(2) $F_2(A, B, C) = \overline{AB} + AC$


(3) $F_3(A, B, C) = \overline{F_2}$



得分	八、试用74161设计模长为6的计数器，要求用反馈置0法进行设计。(10分)



得分	九、写出图中74161输出端的状态编码表及74151 输出端(F端)产生的序列信号。(12分)



Q_3, Q_2, Q_1, Q_0	7. 4151 选择的 数据端	F

F 端产生的序列信号为：

自觉遵守考试规则，诚信与试。绝不作弊
不要答题