

第3章 组合逻辑电路

数字电路

组合逻辑电路：输出只取决于当时的输入有关。

时序逻辑电路：输出不仅取决于当时的输入，且与电路以前的状态有关。

组合逻辑电路的特点

电路任一时刻的输出状态只决定于该时刻各输入状态的组合，而与电路的原状态无关。

组合电路就是由门电路组合而成，电路中没有记忆单元，没有反馈通路。

每一个输出变量是全部


或部分输入变量的函数：

$$L_1 = f_1(A_1, A_2, \dots, A_i)$$

$$L_2 = f_2(A_1, A_2, \dots, A_i)$$

.....


$$L_j = f_j(A_1, A_2, \dots, A_i)$$



3.1 SSI构成的组合逻辑电路的分析和设计

3.1.1 组合逻辑电路的分析


分析过程一般包含以下几个步骤：



对给定电路进行功能分析。分析步骤：


- 1、从输入到输出逐级地推导输出函数表达式。
- 2、利用代数法或卡诺图法对表达式进行化简。
- 3、列出真值表。
- 4、功能分析，电路设计评估。

例3.1.1 分析下图所示逻辑电路的逻辑功能：



(a) 电路

解：1、如图推导输出函数表达式。



(a) 电路


2、化简：

$$\begin{aligned}
 S &= \overline{\overline{A}AB \cdot B\overline{A}B} = \overline{A\overline{A}B} + \overline{B\overline{A}B} = A(\overline{A} + \overline{B}) + B(\overline{A} + \overline{B}) \\
 &= \overline{A}B + A\overline{B} = A \oplus B \\
 C &= AB
 \end{aligned}$$

$$S = A \oplus B \quad C = AB$$

3、列真值表：


A	B	S	C
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1



半加器逻辑符号

4、功能分析： S为A、B的二进制和，C为本位向高位的进位。该电路为**半加器**，只考虑本位两数相加，以及对高位的进位，不考虑低位对本位的进位。

例3.1.2：分析下图电路的逻辑功能，已知此电路用于数据分类，试指出该电路的用途。



解：①逻辑表达式：

$$Y = \overline{\overline{A}CD} \cdot \overline{\overline{A}BC} \cdot \overline{\overline{B}CD} \cdot \overline{\overline{B}CD}$$

$$= \overline{A}CD + \overline{A}\overline{B}C + \overline{B}CD + \overline{B}\overline{C}D$$



②真值表:

输入					输出
	A	B	C	D	Y
2	0	0	0	0	0
	0	0	0	1	0
	0	0	1	0	1
	0	0	1	1	1
3	0	1	0	0	0
	0	1	0	1	1
5	0	1	1	0	0
	0	1	1	1	1
7	1	0	0	0	0
	1	0	0	1	0
	1	0	1	0	0
	1	0	1	1	1
11	1	1	0	0	0
	1	1	0	1	1
13	1	1	1	0	0
	1	1	1	0	0
	1	1	1	1	0

$$Y = \overline{DCA} \cdot \overline{CBA} \cdot \overline{DCB} \cdot \overline{DCB}$$

$$= \overline{A}CD + \overline{A}\overline{B}C + \overline{B}CD + B\overline{C}D$$


④结论:

分类出4位二进制数中的
素数2、3、5、7、11、13。



南京邮电大学
Nanjing University of Posts and Telecommunications

练习1: 组合电路如下图所示，分析该电路的逻辑功能。



(1) 由逻辑图逐级写出表达式（借助中间变量 P ）。

$$P = \overline{ABC}$$

$$L = AP + BP + CP$$

$$L = \overline{ABC}(A + B + C)$$

(2) 化简与变换:

$$L = \overline{ABC}(A + B + C)$$

$$= \overline{ABC} + \overline{\overline{ABC}}$$

$$= \overline{ABC} + ABC$$

(3) 由表达式列出真值表。

(4) 分析逻辑功能:

当 A 、 B 、 C 三个变量不一致时, 输出为“1”, 所以这个电路称为“不一致电路”。

真值表

A	B	C	L
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	1
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	0

3.1.2 组合逻辑电路的设计


设计是分析的一个逆过程，由逻辑功能→电路图。

设计步骤（双轨输入情况下）

- 1、根据给定的逻辑功能，列出真值表；
- 2、写出逻辑表达式，并根据所选器件，将原表达式化简成相应形式的最简表达式；
- 3、画出逻辑图。

例1：设计一个一位全加器。

解：在半加器的基础上，考虑低位的进位：



(1)列出真值表：

A_i	B_i	C_{i-1}	S_i	C_i
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

$B_i C_{i-1}$		00	01	11	10
A_i	0		1		1
	1	1		1	

$B_i C_{i-1}$		00	01	11	10
A_i	0			1	
	1		1	1	1

(2)用卡诺图对其化简:

$$S_i = A_i \bar{B}_i \bar{C}_{i-1} + \bar{A}_i \bar{B}_i C_{i-1} + \bar{A}_i B_i \bar{C}_{i-1} + A_i B_i C_{i-1}$$

$$C_i = B_i C_{i-1} + A_i C_{i-1} + A_i B_i$$

$$\begin{aligned}
S_i &= A_i \bar{B}_i \bar{C}_{i-1} + \bar{A}_i \bar{B}_i C_{i-1} + \bar{A}_i B_i \bar{C}_{i-1} + A_i B_i C_{i-1} \\
&= \bar{B}_i (A_i \oplus C_{i-1}) + B_i (A_i \odot C_{i-1}) \\
&= A_i \oplus B_i \oplus C_{i-1}
\end{aligned}$$

		$B_i C_{i-1}$			
		00	01	11	10
A_i	0		1		1
	1	1		1	

		$B_i C_{i-1}$			
		00	01	11	10
A_i	0			1	
	1		1	1	1


$$C_i = C_{i-1} (A_i \oplus B_i) + A_i B_i$$




(3)画逻辑电路。

$$S_i = A_i \oplus B_i \oplus C_{i-1}$$

$$C_i = C_{i-1}(A_i \oplus B_i) + A_i B_i \quad \text{如下图(a)所示。}$$






全加器逻辑符号



思考:如何用3个一位全加器实现3位二进制($A_2A_1A_0$ 和 $B_2B_1B_0$)全法器?



例 3.1.5 试设计一个1位二进制数比较单元。

解： (1) 列真值表

输 入		输 出		
A	B	$F_{A<B}$	$F_{A=B}$	$F_{A>B}$
0	0	0	1	0
0	1	1	0	0
1	0	0	0	1
1	1	0	1	0

(2)写最简表达式;


$$F_{A>B} = A\bar{B}$$

$$F_{A=B} = AB + \bar{A}\bar{B}$$

$$F_{A<B} = \bar{A}B$$



(3)画逻辑电路



练习1：设计一个四舍五入电路，输入ABCD按8421 BCD码表示一位十进制数X，F为输出，即： $X \geq 5$ 时， $F=1$ ， $X < 5$ 时， $F=0$ 。

解：

1) 列真值表：




A	B	C	D	F	A	B	C	D	F
0	0	0	0	0	1	0	0	0	1
0	0	0	1	0	1	0	0	1	1
0	0	1	0	0	1	0	1	0	Φ
0	0	1	1	0	1	0	1	1	Φ
0	1	0	0	0	1	1	0	0	Φ
0	1	0	1	1	1	1	0	1	Φ
0	1	1	0	1	1	1	1	0	Φ
0	1	1	1	1	1	1	1	1	Φ

2) 卡诺图化简:

		CD			
		00	01	11	10
AB	00				
	01		1	1	1
	11	Φ	Φ	Φ	Φ
	10	1	1	Φ	Φ

$$F = A + BD + BC$$

3) 逻辑图:



练习2：设计一个电话机信号控制电路。电路有 I_0 （火警）、 I_1 （盗警）和 I_2 （日常业务）三种输入信号，设计一个排队电路使三种信号分别从 L_0 、 L_1 、 L_2 输出，在同一时间只能有一个信号通过。如果同时有两个以上信号出现时，应首先接通火警信号，其次为盗警信号，最后是日常业务信号。试按照上述轻重缓急设计该信号控制电路。要求用集成门电路7400（每片含4个2输入与非门）实现。



输入： I_0 （火警）、 I_1 （盗警）和 I_2 （日常业务）

输出： L_0 、 L_1 、 L_2 。

功能：首先接通火警信号，其次为盗警信号，最后是日常业务信号。用2输入与非门实现。

功能表

解：（1）列真值表：

（2）由真值表写出各输出的逻辑表达式：

$$L_0 = I_0$$

$$L_1 = \overline{I_0} I_1$$

$$L_2 = \overline{I_0} \overline{I_1} I_2$$

输 入			输 出		
I_0	I_1	I_2	L_0	L_1	L_2
0	0	0	0	0	0
0	0	1	0	0	1
0	1	0	0	1	0
0	1	1	0	1	0
1	0	0	1	0	0
1	0	1	1	0	0
1	1	0	1	0	0
1	1	1	1	0	0

(3) 根据要求, 将上式转换为与非表达式:

$$L_0 = I_0$$

$$L_1 = \overline{I_0} I_1$$


$$L_2 = \overline{I_0} \overline{I_1} I_2$$

$$L_0 = I_0$$

$$L_1 = \overline{\overline{I_0} I_1}$$

$$L_2 = \overline{\overline{\overline{I_0} \overline{I_1} I_2}} = \overline{\overline{\overline{I_0} \overline{I_1}} \cdot I_2}$$

(4) 画出逻辑图:





作业题

3.1

3.4

3.7(3)

3.9

3.10