

第五章 时序逻辑电路

数字电路与逻辑设计

第5章 时序逻辑电路

本章知识点及要求（16学时）

一、知识点

5.1 概述

5.2 移位寄存器

5.3 计数器

5.4 序列信号发生器

5.5 顺序脉冲发生器

5.6 一般时序逻辑电路的分析

5.7 一般同步时序电路的设计

二、教学基本要求

1. 掌握时序电路的基本概念；
2. 了解一般时序电路的分析方法；
3. 掌握寄存器和移存器电路结构的特点；
4. 掌握典型MSI移存器74194的功能；
5. 了解二进制同步、异步计数器的一般结构和典型MSI二进制、十进制计数器的功能；
6. 掌握任意进制同步计数器分析和设计方法；
7. 了解计数器的级联方法；
8. 掌握(已知码型或序列长度)序列码发生器的设计方法；
9. 了解顺序脉冲发生器的构成方法；

2026年4月24日星期
五


第3页

5.1 概述

在数字电路中，任一时刻的稳定输出不仅决定于该时刻的输入，而且还和电路原来的状态有关的电路，称为时序逻辑电路，简称**时序电路**。

时序电路的结构特点：具有反馈回路。

时序电路的基本单元电路：触发器。



$$\begin{cases}
 W = F(X, Q^n) & \text{激励方程} \\
 Q^{n+1} = G(W, Q^n) & \text{状态方程} \\
 Z = H(X, Q^n) & \text{输出方程}
 \end{cases}$$

图5.1.1 时序电路的结构框图

4. 分类

输出依赖于当前状态和外部输入

(1) 按 $Z(t_n)$ 与 $X(t_n)$ 是否有关 $\begin{cases} \text{Mealy型: } Z=F(X, Q) \\ \text{Moore型: } Z=F(Q) \end{cases}$

输出只依赖于当前状态

(2) 按存储器的状态变化是否同时进行, 可分为

{	同步时序电路:	所有触发器使用统一的时钟信号. 触发器状态在同一时刻发生变化!
	异步时序电路:	所有触发器不受同一时钟控制. 触发器状态的变化有先有后!


常用时序电路: 寄存器、移位寄存器、计数器、序列信号发生器

第6页

5.2 移位寄存器

在数字电路中，用来存放一组二进制数据或代码的电路称为寄存器。寄存器是计算机的主要部件之一，它用来暂时存放数据或指令。

寄存器是由具有存储功能的触发器组合起来构成的。一个触发器可以存储1位二进制代码，存放 n 位二进制代码的寄存器，需用 n 个触发器来构成。



寄存单元



并行存入（取出）

存储
数据
方式

每一位数据对应一个输入端（或输出端）。在时钟脉冲作用下，多位**同时**输入（或输出）。


串行存入（取出）

只有一个输入端（或输出端）。在时钟脉冲作用下，各数码**逐位**输入（或输出）。






4位数据并行存入和取出




5.2.1 移位寄存器 (shift register)

所谓“**移位**”，就是将寄存器所存各位数据，在每个移位脉冲的作用下，向左或向右移动一位。根据移位方向，常把它分成三种：



根据移位数据的输入—输出方式，又可将它分为四种：

- 串行输入—串行输出
- 串行输入—并行输出
- 并行输入—串行输出
- 并行输入—并行输出：







图5.2.1 DFF构成的4位右移寄存器


$$Q_0^{n+1} = D_I, Q_1^{n+1} = Q_0^n, Q_2^{n+1} = Q_1^n, Q_3^{n+1} = Q_2^n$$



$\overline{S}/L=0, D_i=Q_{i+1}$, 实现右移

移位/置数

图5.2.1 可并行输入的4位移寄存器



$\bar{S}/L=0, D_i=Q_{i+1}$, 实现右移


$\bar{S}/L=1, D_i=D_i(\text{外})$, 实现置数

图5.2.1 可并行输入的4位移存器




5.2.2 MSI移存器

4位串入、并入—串出、并出双向移存器74194



(a) 逻辑图

4位串入、并入—串出、并出双向移存器74194



$\overline{CR}$	CP	$M_1 M_0$	功 能
0	ϕ	$\phi \ \phi$	直接清零
1	$\uparrow$	0 0	保 持
1	$\uparrow$	0 1	$D_{SR} \rightarrow Q_0 \rightarrow Q_1 \rightarrow Q_2 \rightarrow Q_3$
1	$\uparrow$	1 0	$Q_0 \leftarrow Q_1 \leftarrow Q_2 \leftarrow Q_3 \leftarrow D_{SL}$
1	$\uparrow$	1 1	并行输入

②94194功能表

功能	$\overline{CR}$	M_0	M_1	CP	D_{SR}	D_{SL}	D_0	D_1	D_2	D_3	Q_0^{n+1}	Q_1^{n+1}	Q_2^{n+1}	Q_3^{n+1}
清除	0	×	×	×	×	×	×	×	×	×	0	0	0	0
并入	1	1	1	↑	×	×	d_0	d_1	d_2	d_3	d_0	d_1	d_2	d_3
保持	1	×	×	0	×	×	×	×	×	×	Q_0^n	Q_1^n	Q_2^n	Q_3^n
	1	0	0	×	×	×	×	×	×	×				
右移	1	1	0	↑	1	×	×	×	×	×	1	Q_0^n	Q_1^n	Q_2^n
	1	1	0	↑	0	×	×	×	×	×	0	Q_0^n	Q_1^n	Q_2^n
左移	1	0	1	↑	×	1	×	×	×	×	Q_1^n	Q_2^n	Q_3^n	1
	1	0	1	↑	×	0	×	×	×	×	Q_1^n	Q_2^n	Q_3^n	0

③应用举例

a. 74194的扩展





图5.2.4 两片74194构成8位双向移存器

b. 实现数据传输方式转换

※ 串行→并行







图5.2.5 7位串入—并出转换电路

	Q_0'	Q_1'	Q_2'	Q_3'	Q_4'	Q_5'	Q_6'	Q_7'	M_1	M_0	下一操作
清0	0	0	0	0	0	0	0	0	1	1	准备送数
$CP_1 \uparrow$	D_0'	0	1	1	1	1	1	1	0	1	准备右移
$CP_2 \uparrow$	D_1'	D_0'	0	1	1	1	1	1	0	1	准备右移


表5.2.3 7位串入—并出转换电路的状态转移表

	Q_0'	Q_1'	Q_2'	Q_3'	Q_4'	Q_5'	Q_6'	Q_7'	M_1	M_0	下一操作
清0	0	0	0	0	0	0	0	0	1	1	准备送数
$CP_1\uparrow$	D_0'	0	1	1	1	1	1	1	0	1	准备右移
$CP_2\uparrow$	D_1'	D_0'	0	1	1	1	1	1	0	1	准备右移
$CP_3\uparrow$	D_2'	D_1'	D_0'	0	1	1	1	1	0	1	准备右移
$CP_4\uparrow$	D_3'	D_2'	D_1'	D_0'	0	1	1	1	0	1	准备右移
$CP_5\uparrow$	D_4'	D_3'	D_2'	D_1'	D_0'	0	1	1	0	1	准备右移
$CP_6\uparrow$	D_5'	D_4'	D_3'	D_2'	D_1'	D_0'	0	1	0	1	准备右移
$CP_7\uparrow$	D_6'	D_5'	D_4'	D_3'	D_2'	D_1'	D_0'	0	1	1	准备送数


思考：在下图电路基础上增加一片94194和适当的门电路构成8位串行→并行码的转换电路。



思考：在下图电路基础上增加一个**DFF**和适当的门电路构成**8位串行→并行**码的转换电路。




方法一：触发器的输出作 Q_8'



	Q_0'	Q_1'	Q_2'	Q_3'	Q_4'	Q_5'	Q_6'	Q_7'	Q_8'	M_1	M_0	操作
清零	0	0	0	0	0	0	0	0	0	1	1	准备并入
$CP_1 \uparrow$	D_0'	0	1	1	1	1	1	1	0	1	1	准备并入
$CP_2 \uparrow$	D_1'	0	1	1	1	1	1	1	1	0	1	准备右移
$CP_3 \uparrow$	D_2'	D_1'	0	1	1	1	1	1	1	0	1	准备右移

方法二：触发器的输出作 Q_8'




M_1	1D
0	Q_7'
1	1

$$1D = \overline{M_1}Q_7' + M_1$$


$$= Q_7' + M_1$$

	Q_0'	Q_1'	Q_2'	Q_3'	Q_4'	Q_5'	Q_6'	Q_7'	Q_8'	M_1	M_0	操作
清零	0	0	0	0	0	0	0	0	0	1	1	准备并入
$CP_1 \uparrow$	D_0'	0	1	1	1	1	1	1	1	0	1	准备右移
$CP_2 \uparrow$	D_1'	D_0'	0	1	1	1	1	1	1	0	1	准备右移
$CP_3 \uparrow$	D_2'	D_1'	D_0'	0	1	1	1	1	1	0	1	准备右移

方法二：触发器输出作 Q_4'





方法三：触发器输出作 Q_0'



	Q_0'	Q_1'	Q_2'	Q_3'	Q_4'	Q_5'	Q_6'	Q_7'	Q_8'	M_1	M_0	操作
清零	0	0	0	0	0	0	0	0	0	1	1	准备并入
$CP_1 \uparrow$	D_0'	0	1	1	1	1	1	1	1	0	1	准备右移
$CP_2 \uparrow$	D_1'	D_0'	0	1	1	1	1	1	1	0	1	准备右移
$CP_3 \uparrow$	D_2'	D_1'	D_0'	0	1	1	1	1	1	0	1	准备右移

※ 并行→串行






	I				II				M ₁	M ₀	下一操作
	Q ₀	Q ₁	Q ₂	Q ₃	Q ₀	Q ₁	Q ₂	Q ₃			
启动	0	0	0	0	0	0	0	0	1	1	准备并入
CP ₁ ↑	0	D ₀ '	D ₁ '	D ₂ '	D ₃ '	D ₄ '	D ₅ '	D ₆ '	0	1	准备右移
CP ₂ ↑	1	0	D ₀ '	D ₁ '	D ₂ '	D ₃ '	D ₄ '	D ₅ '	0	1	准备右移
CP ₃ ↑	1	1	0	D ₀ '	D ₁ '	D ₂ '	D ₃ '	D ₄ '	0	1	准备右移

表5.2.4 7位并入—串出转换电路的状态转移表

	I				II				M ₁ M ₀	下一操作
	Q ₀	Q ₁	Q ₂	Q ₃	Q ₀	Q ₁	Q ₂	Q ₃		
启动	0	0	0	0	0	0	0	0	1 1	准备并入
CP ₁ ↑	0	D' ₀	D' ₁	D' ₂	D' ₃	D' ₄	D' ₅	D' ₆	0 1	准备右移
CP ₂ ↑	1	0	D' ₀	D' ₁	D' ₂	D' ₃	D' ₄	D' ₅	0 1	准备右移
CP ₃ ↑	1	1	0	D' ₀	D' ₁	D' ₂	D' ₃	D' ₄	0 1	准备右移
CP ₄ ↑	1	1	1	0	D' ₀	D' ₁	D' ₂	D' ₃	0 1	准备右移
CP ₅ ↑	1	1	1	1	0	D' ₀	D' ₁	D' ₂	0 1	准备右移
CP ₆ ↑	1	1	1	1	1	0	D' ₀	D' ₁	0 1	准备右移
CP ₇ ↑	1	1	1	1	1	1	0	D' ₀	1 1	准备并入


在下图基础上增加一片**DFF**和适当的门电路构成**8位并行→串行码**的转换电路。



方法一：触发器输出作 Q_0'


M_1	$1D$
0	1
1	0

$$1D = \overline{M_1}$$



	I		
	Q_0	Q_1	Q_2
启动	0	0	0
$CP_1 \uparrow$	0	D'_0	D'_1
$CP_2 \uparrow$	1	0	D'_0
$CP_3 \uparrow$	1	1	0

方法二：触发器输出作 Q_4'



M_1	$1D$
0	Q_3'
1	D_3'

$$1D = \bar{M}_1 Q_3' + M_1 D_3'$$

4位右移寄存器74195

J、 $\overline{K}$: 双端串行数据输入端

S / L($\overline{\text{Shift/Load}}$): 移位/置数功能控制端




图5.2.7 74195的简化逻辑符号

表6.4.6 74195的功能表

$S/\bar{L}$	J	$\bar{K}$	$\bar{CR}$	CP	Q_0^{n+1}	Q_1^{n+1}	Q_2^{n+1}	Q_3^{n+1}	功 能
0	0	0	0	0	0	0	0	0	异步清除
1	0	0	1	↑	0	Q_0^n	Q_1^n	Q_2^n	串入、右移
1	0	1	1	↑	Q_0^n	Q_0^n	Q_1^n	Q_2^n	
1	1	0	1	↑	$\bar{Q}_0^n$	Q_0^n	Q_1^n	Q_2^n	
1	1	1	1	↑	1	Q_0^n	Q_1^n	Q_2^n	
0	0	0	1	↑	D_0	D_1	D_2	D_3	并 入

Q_0^{n+1} 由 J、 $\bar{K}$ 和 Q_0^n 决定

串入、并入——串出8位右移寄存器74165

表5.2.6 74165的功能表

输 入					输 出								功 能	
移位/ 置数	时钟 禁止	时钟	串 入	并 入	内 部									外 部
$S/\overline{L}$	$\overline{CLKIN}$ $HIBIT$	CLK	D_{SR}	$D_0...D_7$	Q_0^{n+1}	Q_1^{n+1}	Q_2^{n+1}	Q_3^{n+1}	Q_4^{n+1}	Q_5^{n+1}	Q_6^{n+1}	Q_7^{n+1}		
0	0	0	0	$d_0...d_7$	d_0	d_1	d_2	d_3	d_4	d_5	d_6	d_7	异 步 置 数	
1	0	0	0	0	Q_0^n	Q_1^n	Q_2^n	Q_3^n	Q_4^n	Q_5^n	Q_6^n	Q_7^n	保 持	
1	0	↑	1	0	1	Q_0^n	Q_1^n	Q_2^n	Q_3^n	Q_4^n	Q_5^n	Q_6^n	右 移	
1	0	↑	0	0	0	Q_0^n	Q_1^n	Q_2^n	Q_3^n	Q_4^n	Q_5^n	Q_6^n	右 移	
1	1	0	0	0	Q_0^n	Q_1^n	Q_2^n	Q_3^n	Q_4^n	Q_5^n	Q_6^n	Q_7^n	保 持	




图5.2.8 74165的简化逻辑符号

作业：5.28