

## 題目 1:

用 VHDL 語言 When ..... else 方式,設計一個由序列最左邊'1'的位置決定輸出的電路。


# VHDL code



# 波型模擬



#### RTL 模擬



#### FPGA 狀態

Y(Y0,Y1,Y2,Y3)由 SW0, SW1, SW2, SW3 控制 F(F0,F1,F2)於 LEDR0, LEDR1, LEDR2 顯示




#### 題目 2:

請設計一個八對三編碼器,用 With-Select-when 進行設計。


#### VHDL code

```
library IEEE;
use IEEE.STD_LOGIC_1164.all;
entity test2 is
port(X: in std_logic_vector(7 downto 0);Y: out std_logic_vector(2 downto 0));
end test2;
architecture a of test2 is
begin
                                    P7. P6. P5. P4. P3. P2. P1. P0. M2. M1. M0.
with X select
                                                              1₽
                                                                 0₽
                                                                      0₽
                                                                          0⇔
                                       0↔
                                           0⇔
                                               0₽
                                                  0↔
                                                      0⇔
                                                          0↔
    Y<="000" when "00000001",
                                    0.₽
                                       0₽
                                           0₊□
                                               0₊□
                                                  0₄∍
                                                      0₄
                                                          1₽
                                                             0₽
                                                                 0₽
                                                                      0₽
                                                                          1₽
        "001" when "00000010",
                                    0.₽
                                       0∢
                                                                      1₽
                                                                          0,0
                                           0↩
                                               0₽
                                                  0₄
                                                      1₽
                                                          0.
                                                             0₽
                                                                 0₽
        "010" when "00000100",
                                    00 00
                                           0₽
                                               0. 1.
                                                      0₊□
                                                          0⁴
                                                             0⁴
                                                                 0₊□
                                                                     1₽
                                                                          1₽
        "011" when "00001000",
                                    0 0 0 0 1 0 O
                                                      0.
                                                             0.0
                                                                     0₽
                                                                          0₽
                                                          0₄□
                                                                 1₽
        "100" when "00010000",
                                    0₽ 0₽ 1₽ 0₽
                                                  0₽
                                                      0₄
                                                         0₊□
                                                             0₽
                                                                 1₽
                                                                     0₄
                                                                          1₽
        "101" when "00100000",
                                    0₽ 1₽
                                          0₽
                                               0₽
                                                  0⇔
                                                      0⇔
                                                          0₽
                                                             0₽
                                                                     1₽
                                                                          0₽
                                                                 1₽
        "110" when "01000000",
                                       0₽
                                           0₄∍
                                               0⁴
                                                  0↔
                                                      0₊∍
                                                          0⁴₃
                                                             0₽
                                                                 1₽
                                                                      1₽
                                                                          1₽
        "111" when "10000000",
        "XXX" when others;
end a;
```


### 波型模擬



# RTL 模擬



FPGA 狀態(X(X0~X7)由 SW0~SW7 控制,Y(Y0,Y1,Y2)於 LEDR0, LEDR1, LEDR2 顯示)



## 題目 3:

用 VHDL 語法設計一個 3\*3 乘法器。


#### VHDL code

```
library IEEE;
use IEEE.STD_LOGIC_1164.all;
use ieee.std_logic_unsigned.all;
entity test3 is
port(X,Y: in std_logic_vector(2 downto 0);Z: out std_logic_vector(5 downto 0));
end test3;
architecture a of test3 is
begin
    Z<=X*Y;
end a;
```

#### 波型模擬


	Name	Value at 0 ps	0 ps 10.0 ns 20.0 ns 30.0 ns 40.0 ns 0 ps
-	∨ x	B 111	111 X 000 X 001 X 111 X
in_	X[2]	B 1	
in_	X[1]	B 1	
in_	X[0]	B 1	
-	<b>∨</b> γ	B 111	111 X 110 X 001 X 010 X
in_	Y[2]	B 1	
in_	Y[1]	B 1	
in	Y[0]	B1	
8	∨ z	B 110001	110001 X 000000 X 000001 X 001110 X
out	Z[5]	B 1	
out	Z[4]	B 1	
out	Z[3]	В0	
out	Z[2]	во	
out	Z[1]	В0	
out	Z[0]	81	

# RTL 模擬



# FPGA 狀態

X(X0,X1,X2)由 SW3, SW4, SW5 控制, Y(Y0,Y1,Y2)由 SW0, SW1, SW2 控制 Z(Z0~Z5)於 LEDRO~LEDR5 顯示



優質學生:助教!第三題一定要用題目提示的方法做喔?

助教:不用啦~結果對就可以了。 優質學生:痾…你確定嗎?……

助教:確定,因為這題是我改的,哈哈~

優質學生:喔好!謝謝! 助教:還有問題再叫我~

優(?)質學生:("Z<=X\*Y" 诶嘿~…)