

南开大学

计算机学院 并行程序设计实验报告

# 口令猜测并行化选题

许洋

年级: 2023 级

专业:计算机科学与技术

指导教师:王刚

# 摘要

实现了 MD5 哈希算法的串行版本和基于 ARM NEON SIMD 指令集的并行化版本。在串行实现中,输入字符串通过 StringProcess 函数进行预处理(包括填充和附加消息长度),然后逐块更新状态寄存器以生成最终的哈希值。并行化版本利用 NEON 指令集对 FF、GG、HH、II 四个核心轮函数进行了向量化处理,每次可同时处理 4 个消息,显著提升了批量计算效率。不足 4 个消息时,使用第一个消息填充以充分利用 SIMD 寄存器。代码还注重性能优化与内存管理,动态分配和释放内存以避免泄漏,并对结果进行字节序转换以确保输出格式正确。实验展示了如何使用 NEON 指令(如 vandq\_u32、veorq\_u32等)完成逻辑运算和循环左移操作,为未来探索其他硬件加速(如 SSE、AVX 或 GPU)提供了基础。

关键字: MD5 算法、NEON SIMD 指令集、并行化、字节序转换、批量处理

# 景目

| 一、 选题分析                  | 1  |
|--------------------------|----|
| (一) 总览                   | 1  |
| (二) 理论基础                 | 1  |
| (三) 修改方向                 | 2  |
| 二、 并行化实现                 | 2  |
| (→) md5.h                | 2  |
| (二) md5.cpp              | 4  |
| 三、 性能分析                  | 8  |
| (一) 重复计算和内存分配分析          | 8  |
| (二) 多路并行分析               | 9  |
| (三) 优化分析                 | 10 |
| 1O0(无优化)                 | 11 |
| 2O1(基础优化)                | 11 |
| 3O2(增强优化)                | 12 |
| (四) SSE 指令集分析            | 12 |
| (五) StringProcess 批量处理分析 | 15 |
| 四、总结                     | 15 |

# 一、 选题分析

# (一) 总览

在开始修改之前我总览了一下整个选题的代码,并借助 AI 对各个代码进行了了解。我先进行了运行,查看了代码的运行结果,通过了正确性的验证,得到 MD5hash 在给出样例上计算的正确结果,保证后面的计算过程正确性。代码的主体是一个基于 PCFG(概率上下文无关文法)的密码猜测生成系统,主要由三大部分组成:

#### 1.PCFG 模型训练与密码生成

通过 PCFG(概率上下文无关文法)模型实现密码的自动化生成与概率排序,主要是 PCFG.h、train.cpp 和 guessing.cpp 文件。模型将密码拆解为字母段(L)、数字段(D)、符号段(S)三类预终止符(如 L6 表示 6 位字母段),统计不同长度片段的出现频率及组合概率。训练阶段通过解析大规模数据集(如 Rockyou)构建统计模型,生成按概率降序排列的预终止符列表(ordered\_pts);猜测生成阶段通过优先队列(PriorityQueue)动态管理候选密码结构(PT),利用 PopNext()方法生成组合密码,并可以通过 OpenMP 多线程并行化加速高概率密码的生成过程,最终实现高效生成符合统计规律的高概率候选密码。

### 2.MD5 哈希计算加速

这是这次实验需要完成的部分,MD5 哈希模块在 md5.h 和 md5.cpp 中需要实现串行和并行计算(便于检查正确性): 串行版本(MD5Hash())用于单密码哈希, SIMD 并行版本(MD5HashBatch())基于 ARM NEON 指令集批量处理密码。

#### 3. 性能测试框架

测试框架(correctness.cpp 和 main.cpp)涵盖功能验证与性能评估。功能层面,需要对比串行与并行哈希结果的一致性(如长字符串哈希值匹配),确保加速算法正确性;性能层面,需要统计训练、猜测生成、哈希计算的耗时,量化加速效果(输出串行/并行时间比)。测试流程通过分批次生成猜测、定期清空内存、记录历史生成量,实现千万级密码的高效处理与资源控制,最终输出训练时间、猜测生成速度、哈希加速比等关键指标,为算法优化提供量化依据。

# (二) 理论基础

MD5 算法原理

填充规则与消息块划分 MD5 算法对输入消息进行填充,确保其位长度对 512 取模等于 448。填充方法为:在消息末尾添加一个 '1',随后补 '0',直至满足长度要求,最后附加 64 位的原始消息位长度(小端序表示)。填充后的消息被划分为若干个 512 位的块,每个块进一步划分为 16个 32 位的子块(记为  $M_0, M_1, \ldots, M_{15}$ )。

初始化向量与状态更新过程 MD5 使用 4 个 32 位初始常数 (小端序):

A = 0x67452301,

B = 0xefcdab89,

C = 0x98badcfe,

D = 0x10325476.

每个 512 位块经过四轮处理(共 64 步),每轮更新状态变量 (A,B,C,D)。每步操作包括非线性函数、模加运算、循环左移和与子块/常数的混合。处理完所有块后,最终状态级联为 128 位哈希值。

四轮核心函数每轮包含 16 步,使用不同的非线性函数和常数:

1. FF 轮:  $F(B, C, D) = (B \wedge C) \vee (\neg B \wedge D)$ , 使用常数表  $T_1, ..., T_{16}$  (由  $\sin(i)$  生成)。

- 2. GG 轮:  $G(B, C, D) = (B \land D) \lor (C \land \neg D)$ , 常数表  $T_{17}, \dots, T_{32}$ 。
- 3. HH 轮:  $H(B, C, D) = B \oplus C \oplus D$ , 常数表  $T_{33}, \dots, T_{48}$ 。
- 4. II 轮:  $I(B,C,D)=C\oplus (B\vee \neg D)$ ,常数表  $T_{49},\ldots,T_{64\circ}$

每轮步骤示例:

第 i 步( $1 \le i \le 64$ )的运算为:

$$A \leftarrow B + \text{ROL}((A + F(B, C, D) + M_k + T_i), s),$$

其中 ROL(x, s) 表示循环左移 s 位, k 为子块索引 (按轮次重新排列)。

SIMD 指令集

SIMD 基本概念单指令多数据(SIMD)技术允许一条指令同时操作多个数据元素,显著提升数据并行性。例如,128位寄存器可并行处理4个32位整数,适用于加密、图像处理等场景。

NEON 指令集关键操作

ARM NEON 指令集提供以下关键操作:

- 按位运算: VAND (与)、VORR (或)、VEOR (异或)。
- 移位操作: VSHL(左移)、VSLI(移位后插入), 结合实现循环左移。
- 算术运算: VADD (加)、VMUL (乘)。
- 数据加载/存储: VLD1 (加载多个数据到寄存器)、VST1 (存储)。

# (三) 修改方向

错误尝试 1: 在没有真正理解选题和助教老师讲解过程中"并行化一次性处理多条口令"这句话的时候,我的并行化进行的是如何能将 MD5hash 的计算过程进行并行化 (ai 过程),这是错误的并行化过程,正确性一直不对。查阅资料了解 MD5hash 的真正过程并看代码,我发现,在计算 MD5hash 的过程中,4 个 round 是不能够进行并行化的,因为在每次运行的过程中,数据都要依赖于上一次计算的过程,真正实现并行化的部分应该是一次性处理多条输入的口令。

错误尝试 2: 在 guessing 等文件中看到了 TODO, 认为需要修改, 但是和同学交流后发现那是进行多线程的并行化, 并不是此次修改的 SIMD 的范畴, 同时在尝试过程中运用了 OpenMP, 查阅资料发现 OpenMP 属于多线程而不是 SIMD, 经过询问助教老师明白不需要使用 OpenMP。

错误尝试 3: 在修改并行的过程中,需要理解 MD5 循环计算的过程,同时理解 NEON 指令集并行化处理需要进行数据对齐,但是口令长度不一定是一致的,所以需要并行处理相同长度部分,然后再处理长度不同的部分,避免多余循环,导致结果错误。这里是最后一次修改的过程中想到的,只对代码进行了修改,数据测量了部分,发现差异不打,暂时认为生成的口令填充后长度一致,下面的分析是基于默认填充后口令长度一致的情况下分析的。

正确修改:按照助教老师课上讲解的将 9 个函数用 NEON 指令集进行并行化操作,同时给出一个并行化的 MD5hash 函数,实现一次性处理多条口令。修改过程中需要注意选用的指令集一次性能处理的指令数量,需要对传入的参数进行指令的补全操作。

# 二、 并行化实现

# (→) md5.h

#### md5.h

```
// 逻辑运算宏定义
#define F_NEON(x, y, z) vorrq_u32(vandq_u32((x), (y)), vandq_u32(vmvnq_u32(x)
\#define G_NEON(x, y, z) vorrq_u32(vandq_u32((x), (z)), vandq_u32((y),
   vmvnq_u32(z)))
#define H_NEON(x, y, z) veorq_u32(veorq_u32((x), (y)), (z))
\#define I_NEON(x, y, z) veorq_u32((y), vorrq_u32((x), vmvnq_u32(z)))
#define ROTATELEFT_NEON(num, n) \
    vorrq_u32(vshlq_n_u32((num), (n)), vshrq_n_u32((num), 32 - (n)))
#define FF_VEC(a, b, c, d, x, s, t)
    a = vaddq\_u32(a, vaddq\_u32(F\_NEON(b, c, d), vaddq\_u32(x, vdupq\_n\_u32(t)))
    a = vaddq_u32(a, b);
#define GG_VEC(a, b, c, d, x, s, t) \
    a \, = \, vaddq\_u32(a \, , \, \, vaddq\_u32(G\_N\!E\!O\!N(b \, , \, \, c \, , \, \, d) \, , \, \, vaddq\_u32(x \, , \, \, vdupq\_n\_u32(\, t \, ) \, ))
        ); \
    a = ROTATELEFT_NEON(a, s); \setminus
    a = vaddq_u32(a, b);
#define HH_VEC(a, b, c, d, x, s, t) \
    a = vaddq\_u32(a, vaddq\_u32(H\_NEON(b, c, d), vaddq\_u32(x, vdupq\_n\_u32(t)))
    a = vaddq_u32(a, b);
#define II_VEC(a, b, c, d, x, s, t) \setminus
    a = vaddq\_u32(a, vaddq\_u32(I\_NEON(b, c, d), vaddq\_u32(x, vdupq\_n\_u32(t)))
        ); \
    a = vaddq_u32(a, b);
```

在上述的修改中我们实现了 NEON 指令的并行化处理。

并行实现分析:

1. 非线性函数的并行化

非线性函数 (F, G, H, I) 是 MD5 算法的核心操作之一。它们被改写为 NEON 形式后,可以同时处理 4 个数据:

```
vandq_u32(x, y): 按位与操作,计算 x & y。 vmvnq_u32(x): 按位取反操作,计算 \tilde{x}。 vorrq_u32(a, b): 按位或操作,计算 a \parallel b veorq_u32(x, y): 按位异或操作,计算 x \hat{y}。
```

2. 循环左移的并行化

循环左移操作是 MD5 算法中另一个核心操作, 使用 NEON 指令可以同时对多个数据进行

#### 移位:

```
vshlq_n_u32(num, n): 左移 n 位。
vshrq_n_u32(num, 32 - n): 右移 32 - n 位。
3. 压缩函数的并行化
```

压缩函数(FF\_VEC、GG\_VEC、HH\_VEC、II\_VEC)是 MD5 算法的核心循环,用于更新状态变量:

```
vaddq_u32(a, ...): 向量加法,更新 a。
vdupq_n_u32(t): 将标量 t 扩展为向量,用于加法。
ROTATELEFT_NEON(a, s): 调用循环左移操作。
```

# $(\vec{\bot})$ md5.cpp

## md5.cpp 新版伪代码

```
FUNCTION MD5HashBatch(输入列表 inputs, 输出状态列表 states):
   // SIMD并行宽度(4路并行)
   CONST SIMD_WIDTH = 4
   RESIZE states TO SIMD_WIDTH
   // 预处理阶段 (Preprocessing)
   BYTE* paddedMessages [SIMD_WIDTH]
                                       填充后的消息存储
   INT messageLengths [SIMD_WIDTH]
                                       每条消息填充后的字节长度
                                    // 每条消息的512-bit块数
   INT n_blocks [SIMD_WIDTH]
   FOR i FROM 0 TO SIMD WIDTH-1:
       states[i] = ALLOC 4个32位状态寄存器
       // 执行MD5填充并获取消息长度(字节)
       paddedMessages[i] = StringProcess(inputs[i], &messageLengths[i])
       n_blocks[i] = messageLengths[i] / 64 // 计算512-bit 块数量
       // 初始化MD5标准初始状态 (Magic Constants)
       states [i][0] = 0x67452301
       states[i][1] = 0xefcdab89
       states[i][2] = 0x98badcfe // c
       states[i][3] = 0x10325476 // d
   // 计算公共块数 (所有消息都有的块)
   INT min_n_blocks = MIN(n_blocks[0..SIMD_WIDTH-1])
   // SIMD并行处理阶段 (Vector Processing)
   // 初始化ARM NEON向量寄存器(4路并行)
   uint32x4_t = uint32x4_t = vdupq_n_u32(0x67452301)
   uint32x4\_t b_end = vdupq_nu32(0xefcdab89)
   uint32x4 t c end = vdupq n u32(0x98badcfe)
   uint32x4\_t d\_end = vdupq\_n\_u32(0x10325476)
   uint32x4_t x[16] // 存储16个32位字的SIMD向量
   FOR block FROM 0 TO min n blocks-1:
       // 加载当前块的16个32位字到SIMD寄存器(小端序)
       FOR j FROM 0 TO 15:
          UINT32 tmp [SIMD_WIDTH]
          FOR lane FROM 0 TO SIMD_WIDTH-1:
              INT base = block*64 + j*4
```

```
tmp[lane] = LOAD 32BIT LITTLE ENDIAN(paddedMessages[lane]+
               base)
       x[j] = vld1q_u32(tmp) // 转换为NEON向量
    // 保存当前块的初始状态
    uint32x4\_t a = a_end, b = b_end, c = c_end, d = d_end
    // 四轮MD5运算(完整操作序列)
    // Round 1: FF函数处理 (非线性函数F)
   FF_VEC(a,b,c,d, x[0], s11, 0xd76aa478)
    // Round 2: GG函数处理 (非线性函数G)
   GG_VEC(a,b,c,d, x[1], s21, 0xf61e2562)
    // Round 3: HH函数处理(非线性函数H)
   HH_VEC(a,b,c,d, x[5], s31, 0xfffa3942)
    // Round 4: II函数处理(非线性函数I)
   II_VEC(a,b,c,d, x[0], s41, 0xf4292244)
    // 累积状态(SIMD向量加法)
   a_{end} = vaddq_u32(a_{end}, a)
    b_{end} = vaddq_u32(b_{end}, b)
    c_{end} = vaddq_u32(c_{end}, c)
    d_{end} = vaddq_u32(d_{end}, d)
// 提取SIMD结果到各通道状态(NEON专用指令)
FOR lane FROM 0 TO SIMD_WIDTH-1:
    states [lane][0] = vgetq_lane_u32(a_end, lane)
    states [lane][1] = vgetq_lane_u32(b_end, lane)
    states [lane][2] = vgetq lane u32(c \text{ end}, lane)
    states [lane][3] = vgetq_lane_u32(d_end, lane)
// 标量处理阶段 (处理各消息剩余的块)
FOR lane FROM 0 TO SIMD WIDTH-1:
   FOR block FROM min_n_blocks TO n_blocks[lane]-1:
       // 加载当前块的16个32位字(标量方式)
       UINT32 x [16]
       INT base = block * 64
       FOR j FROM 0 TO 15:
           INT offset = base + j*4
           x[j] = LOAD_32BIT_LITTLE_ENDIAN(paddedMessages[lane]+offset)
       // 保存当前状态
       UINT32 a = states[lane][0]
       UINT32 b = states[lane][1]
       UINT32 c = states[lane][2]
       UINT32 d = states[lane][3]
       // 执行四轮MD5运算(完整操作序列与SIMD阶段相同)
       FF(a,b,c,d, x[0], s11, 0xd76aa478)
       // 更新状态
       states[lane][0] += a
       states[lane][1] += b
       states [lane][2] += c
       states [lane][3] += d
    // 最终字节序调整 (转为小端格式)
   FOR j FROM 0 TO 3:
```

```
UINT32 val = states[lane][j]
states[lane][j] = BYTE_SWAP_32(val) // 32位字节序反转
// 释放填充消息内存
FOR i FROM 0 TO SIMD_WIDTH-1:
FREE(paddedMessages[i])
```

在上述的修改中我们实现了 NEON 指令的并行化处理。这段代码是最新修改的,考虑了所有可能的情况,在测试中实现了加速,但是分析数据还没有进行测量。实际分析的过程中还是使用的原有的代码,和同学一起询问助教老师,默认了口令填充后长度一致,所以使用原有代码并没有错。原有代码放置在了 guess neon 4 文件夹内。

并行实现解析:

1. 预处理与初始化:函数首先对输入消息进行预处理,包括填充和状态初始化:

输入处理: 假设同时处理 4 个输入(SIMD\_WIDTH=4),为每个输入分配状态存储空间。

消息填充:调用 StringProcess 对每个输入进行 MD5 标准填充(补位至 512 位整数倍),记录填充后的消息长度。

块数计算:根据填充后长度计算每个消息的 512 位块数 (n\_blocks)。

状态初始化: 为每个消息设置 MD5 初始状态寄存器 (0x67452301, 0xefcdab89, 0x98badcfe, 0x10325476)。

2. SIMD 并行处理公共块: 通过 ARM NEON 指令集并行处理所有消息的共同块:

公共块确定:取所有消息的最小块数 (min\_n\_blocks),确保 SIMD 阶段所有消息都有足够的块。

向量寄存器初始化: 使用 NEON 的 vdupq\_n\_u32 初始化 4 路并行状态寄存器 (a\_end, b\_end, c\_end, d\_end)。

数据加载: 对每个块的 16 个 32 位字,从 4 条消息中提取数据并组合成 NEON 向量 (uint 32x4 tx[16])。

四轮运算: 依次执行 MD5 的四轮非线性变换 (FF/GG/HH/II), 每轮 16 步: Round 1 (FF) : 使用函数 F 处理消息字,常数如 0xd76aa478。Round 2 (GG) : 使用函数 G 处理消息字,常数如 0xf61e2562。Round 3 (HH) : 使用函数 H 处理消息字,常数如 0xff6a3942。Round 4 (II) : 使用函数 I 处理消息字,常数如 0xf4292244。

状态累积:通过向量加法(vaddq u32)更新全局状态。

3. 提取 SIMD 结果:将 NEON 向量寄存器中的结果拆分为各消息的状态:

使用 vgetq lane u32 提取每个通道 (lane) 的 32 位状态值,分别存入各消息的状态数组。

4. 标量处理剩余块:对超出公共块的部分进行逐消息处理:

数据加载:按小端序加载每个块的 16 个 32 位字。

状态更新:执行与 SIMD 阶段相同的四轮运算,但以标量方式处理。

最终状态累积:将运算结果累加到各消息的状态寄存器。

5. 字节序调整与内存释放

字节序转换:将最终状态从主机字节序转换为小端序(MD5标准要求)。

内存清理:释放填充后的消息内存,避免内存泄漏。

# md5.cpp 旧版代码

```
void MD5HashBatch(const vector<string>& inputs, vector<bit32*>& states) {
   constexpr size_t SIMD_WIDTH = 4;
   states.resize(inputs.size());
   vector<Byte*> paddedMessages(SIMD_WIDTH);
```

```
vector < int > messageLengths (SIMD WIDTH);
for(size_t base = 0; base < inputs.size(); base += SIMD_WIDTH) {</pre>
    size_t remaining = min(SIMD_WIDTH, inputs.size() - base);
    for(size\_t i = 0; i < remaining; i++) {
        states[base + i] = new bit32[4];
        states [base + i][0] = 0x67452301;
        states [base + i][1] = 0xefcdab89;
        states [base + i][2] = 0x98badcfe;
        states [base + i][3] = 0x10325476;
    for (size_t i = 0; i < remaining; i++) {
        paddedMessages[i] = StringProcess(inputs[base + i], &
            messageLengths[i]);}
    for(size_t i = remaining; i < SIMD_WIDTH; i++) {</pre>
        int padLength;
        paddedMessages[i] = new Byte[messageLengths[0]];
        memcpy(paddedMessages[i], paddedMessages[0], messageLengths[0]);
        messageLengths[i] = messageLengths[0];}
    uint32x4\_t state\_a = vdupq\_n\_u32(0x67452301);
    uint32x4_t state_b = vdupq_n_u32(0xefcdab89);
    uint32x4\_t state\_c = vdupq\_n\_u32(0x98badcfe);
    uint32x4\_t state\_d = vdupq\_n\_u32(0x10325476);
    int blocks = messageLengths[0] / 64;
    for(int block = 0; block < blocks; block++) {
        uint32x4 t x[16];
        for (int j = 0; j < 16; j++) {
            uint32\_t temp[4];
            int offset = block *64 + i *4;
            for (int k = 0; k < 4; k++) {
                temp[k] = ((uint32_t)paddedMessages[k][offset])
                          ((uint32_t)paddedMessages[k][offset + 1] << 8)
                          ((uint32_t)paddedMessages[k][offset + 2] << 16)
                          ((uint32_t)paddedMessages[k][offset + 3] << 24)
            x[j] = vld1q_u32(temp);
        uint32x4\_t a = state\_a;
        uint32x4 t b = state b;
        uint32x4 t c = state c;
        uint32x4\_t d = state\_d;
        // Round 1
        FF_VEC(a, b, c, d, x[0], s11, 0xd76aa478);
        // Round 2
        GG_VEC(a, b, c, d, x[1], s21, 0xf61e2562);
        // Round 3
        HH_VEC(a, b, c, d, x[5], s31, 0xfffa3942);
        // Round 4
        II_VEC(a, b, c, d, x[0], s41, 0xf4292244);
        state_a = vaddq_u32(state_a, a);
```

```
state_b = vaddq_u32(state_b, b);
               state_c = vaddq_u32(state_c, c);
               state_d = vaddq_u32(state_d, d);
           uint32_t result_a[4], result_b[4], result_c[4], result_d[4];
           vst1q_u32(result_a, state_a);
           vst1q_u32(result_b, state_b);
           vst1q_u32(result_c, state_c);
           vst1q_u32(result_d, state_d);
           for (size_t i = 0; i < remaining; i++) {
               states[base + i][0] = ((result\_a[i] \& 0xff) << 24)
                                     ((result_a[i] \& 0xff00) << 8)
                                     ((result_a[i] \& 0xff0000) >> 8)
61
                                     ((result_a[i] \& 0xff000000) >> 24); // \dots)
           for(Byte* msg : paddedMessages) {
               delete[] msg;}}}
```

#### 代码分析:

分组循环处理:外层循环将输入按每 4 个分组处理。remaining 记录当前分组的有效输入数量(避免末尾不足 4 个时越界)。消息填充预处理调用 StringProcess 对每个输入进行 MD5 标准填充 (添加 0x80、补位、长度编码),生成字节数组 paddedMessages。若分组不足 4 个,复制第一个输入的填充数据到剩余位置。

SIMD 寄存器初始化及信息加载:使用 NEON 指令 vdupq\_n\_u32 初始化 4 个 SIMD 寄存器(state\_a 到 state\_d),每个寄存器的 4 个通道均为 MD5 初始常量。例如,state\_a 的四个通道均为 0x67452301,表示四个独立 MD5 计算的初始 A 寄存器值。按 64 字节块处理消息,每块拆分为 16 个 32 位字(x[0] 到 x[15])。通过循环将 4 个输入的对应字节按小端序组合成 32 位整数,存入 NEON 寄存器。

MD4 轮函数计算: 执行四轮 MD5 变换。FF\_VEC、GG\_VEC 等宏表示并行计算 4 个输入的轮函数. 结果累加到 SIMD 寄存器。

保存结果与内存清理:将 SIMD 寄存器的最终状态保存到数组,对有效输入进行字节序转换(小端序),并释放填充消息的内存。

除此之外, 还实现了 batch=2, batch=8, 以及 sse 指令集下的并行优化, 均通过 correctness 文件运行, 保证了正确性。

# 三、 性能分析

# (一) 重复计算和内存分配分析

为了减少重复计算和重复分配内存,我们将 tmp 数组和 base 的计算分配移至循环外部,使 其在整个循环过程中只分配一次内存,只在需要的时候进行计算,并在每次迭代中重复使用这块 内存和这次计算结果。这样可以避免频繁的内存分配和释放操作,以及数据重复计算操作,从而 提高性能。

#### md5.cpp

```
1 // 处理消息块
2 uint32_t temp[4];
3 for(int j = 0; j < 16; j++) {
4    // uint32_t temp[4];
```

经过验证,得到以下数据。

表 1: 串行与并行哈希时间及加速比对比

| 串行哈希时间(秒) | 并行哈希时间(秒) | 加速比(x)  | 训练时间(秒) |
|-----------|-----------|---------|---------|
| 3.03505   | 2.68883   | 1.12876 | 26.4235 |
| 3.39335   | 2.72294   | 1.24621 | 24.3884 |

通过将 temp 数组的分配移至循环外部, 我们实现了减少内存分配次数, 从原来的 16 次减少到 1 次, 显著降低了内存管理的开销。

通过将 offset 的计算移至循环外部, 我们实现了减少 offset 的重复计算, 从原来的 4 次减少到 1 次, 显著降低了计算消耗。

# (二) 多路并行分析

### 不同 SIMD WIDTH

```
constexpr size_t SIMD_WIDTH = 2;
constexpr size_t SIMD_WIDTH = 4;
constexpr size_t SIMD_WIDTH = 8;
```

一次性处理不同数量的口令,使用的指令也不完全相同。一次性处理 2 条口令时候,使用 vorr\_u32 等一次性处理 uint32x2\_t,一次性处理 4 条/8 条口令时候,使用 vorrq\_u32 等一次性处理 uint32x4\_t,在处理 8 条口令时,没有相关指令可以一次性处理 8 条口令,所以需要进行多路展开,连续使用两次 4 条口令的处理来实现 8 路并行。经过测量,得到以下数据。

表 2: 不同 Batch Size 下的串行与并行哈希时间及加速比对比

| Batch Size | Serial Hash Time (s) | Parallel Hash Time (s) | Speedup Ratio (x) | Train Time (s) |
|------------|----------------------|------------------------|-------------------|----------------|
| 2          | 3.16806              | 2.91673                | 1.08617           | 28.3582        |
| 4          | 3.39335              | 2.72294                | 1.24621           | 24.3884        |
| 8          | 3.07553              | 2.72221                | 1.12979           | 25.5859        |

可以发现并行实现了加速效果,加速比随 Batch\_Size 增大而提高( $1.086x \rightarrow 1.246x \rightarrow 1.129x$ ),但在 Batch=4 时达到峰值 1.24621,反而优于更大的 Batch=8。

我们进行 perf 测量,进行更深入的分析。

1. L1 缓存效率:

| 指标                    | 原函数           | batch=2       | batch=4               | batch=8               |
|-----------------------|---------------|---------------|-----------------------|-----------------------|
| L1-dcache-loads       | 856,298,055   | 875,759,508   | 743,344,168           | 738,087,054           |
| L1-dcache-load-misses | 954,419       | 958,681       | $522,\!854$           | 513,198               |
| L1-miss 率             | 0.11%         | 0.11%         | 0.07%                 | 0.07%                 |
| LLC-loads             | 1,557,945     | 1,580,356     | 1,454,245             | 1,515,994             |
| LLC-load-misses       | 22,486        | 16,765        | 7,964                 | 10,083                |
| LLC-miss 率            | 1.44%         | 1.06%         | 0.55%                 | 0.67%                 |
| Cycles                | 1,618,881,582 | 1,662,442,887 | $1,\!124,\!669,\!724$ | $1,\!141,\!389,\!625$ |
| Instructions          | 3,463,466,596 | 2,762,399,079 | 2,318,653,355         | 2,251,038,324         |
| IPC (指令/周期)           | 2.14          | 1.66          | 2.06                  | 1.97                  |

表 3: 不同 Batch Size 下的性能指标对比

batch=4 和 batch=8 的 L1 未命中率从原函数的 0.11% 降至 0.07% (降幅 36%),表明批处理优化通过数据对齐或局部性提升减少了缓存冲突。而 batch=2 的 L1 未命中率保持 0.11%,但 L1 加载次数增加 2.3%,说明其数据访问模式未适配硬件特性(如缓存行未对齐),导致冗余加载。

### 2. 末级缓存(LLC)效率:

batch=4 的 LLC 未命中率最低(0.55%),相比原函数(1.44%)降低 62%,表明其通过数据复用优化减少了跨缓存层的数据迁移。而 batch=8 的 LLC 未命中率略高(0.67%),可能因批处理过大导致部分数据被逐出 LLC,引发轻微缓存容量压力。

### 3. 指令与周期

#### 指令数:

batch=4 和 batch=8 的指令数减少 33 35%( $3,463M \rightarrow 2,318M/2,251M$ ),通过 NEON SIMD 向量化以及循环展开优化减少冗余操作。batch=2 的指令数仅减少 20%,但 IPC 从原函数的 2.14 骤降至 1.66,可能是分支预测失败率上升导致的。

### IPC:

batch=4 的 IPC 为 2.06, 说明优化有很好的指令并行度; batch=8 的 IPC 略降至 1.97, 可能因更大的批处理导致内存加载依赖增加。

# (三) 优化分析

上述分析和结果均在-O1 的优化下得出的,下面我们分析在 batch=4,不同的优化下(不优化、-O1、-O2),并行加速有什么不同。我们通过 perf 测量得到以下数据。

## 1. 执行时间:

 $O0 \rightarrow O1$ : 时间减少 85.1% (2916ms  $\rightarrow$  433ms),表明 -O1 结合批处理优化显著提升性能。

 $O1 \to O2$ : 进一步减少 3.2% (433ms  $\to$  419ms), 说明 -O2 的编译器优化更激进。

# L1 缓存效率:

 $O0 \rightarrow O1$ : L1 访问次数减少 86.1%,但未命中率从  $0.02\% \rightarrow 0.07\%$ ,可能因批处理减少了冗余访问,但局部性略有下降。

 $O1 \rightarrow O2$ : L1 访问次数进一步减少 3.5%(743M  $\rightarrow$  717M),未命中率轻微上升(0.07%  $\rightarrow$  0.08%),可能因 -O2 优化引入更多指令调度牺牲局部性。

## 3.LLC(末级缓存)效率:

 $O0 \rightarrow O1$ : LLC 未命中率从  $9.68\% \rightarrow 0.55\%$ , 批处理大幅改善数据局部性。

| 指标                    | O0(未优化)               | O1 (-O1 + batch=4)    | O2 (-O2)      |
|-----------------------|-----------------------|-----------------------|---------------|
| L1-dcache-loads       | 5,328,026,532         | 743,344,168           | 717,435,368   |
| L1-dcache-load-misses | 1,014,566             | 522,854               | 607,962       |
| L1-miss 率             | 0.02%                 | 0.07%                 | 0.08%         |
| LLC-loads             | 1,784,524             | 1,454,245             | 1,550,078     |
| LLC-load-misses       | 172,699               | 7,964                 | 5,506         |
| LLC-miss 率            | 9.68%                 | 0.55%                 | 0.36%         |
| Cycles                | $7,\!558,\!353,\!142$ | $1,\!124,\!669,\!724$ | 1,085,064,508 |
| Instructions          | 8,566,896,893         | 2,318,653,355         | 2,189,088,392 |
| IPC (指令/周期)           | 1.13                  | 2.06                  | 2.02          |
| 执行时间 (ms)             | 2916                  | 433                   | 419           |

表 4: 不同优化级别下的性能指标对比

 $O1 \rightarrow O2$ : LLC 未命中率进一步降至 0.36%, 表明 -O2 的循环优化(如向量化)减少内存访问。

#### 4. 指令效率 (IPC):

 $O0 \rightarrow O1$ : IPC 从  $1.13 \rightarrow 2.06$  (提升 82%),编译器优化显著提升指令级并行性。  $O1 \rightarrow O2$ : IPC 略微下降至 2.02,可能因 -O2 优化引入更多分支或复杂指令。 查阅资料对比各个优化:

| 属性    | -O0  | -01     | -O2    |
|-------|------|---------|--------|
| 优化程度  | 无优化  | 基础优化    | 高度优化   |
| 编译速度  | 最快   | 较快      | <br>较慢 |
| 调试友好性 | 高    | 中等      | 低      |
| 适用阶段  | 调试阶段 | 开发与初步测试 | 生产环境部署 |

表 5: 不同优化级别的特点及适用场景

## 1. -00 (无优化)

作为默认编译选项,-O0 完全禁用优化 [4],确保生成的机器码与源代码逻辑严格对应,所有变量和语句均保留完整调试信息。例如,未使用的变量(如 int a=100;)会被完整保留在栈内存中。这种特性使其成为开发阶段调试的理想选择,尤其适用于需要逐行跟踪代码或排查死代码的场景。

# 2. -O1 (基础优化)

-O1 在不显著增加编译时间的前提下 [9], 进行基础性能优化。例如,消除无用代码(如未调用的函数)和冗余常量,并简化表达式计算。由于未涉及复杂代码重排(如循环展开或函数内联),调试信息仍能保持较高的可读性,适合需要初步性能提升但需保留调试能力的开发环境。

## 3. -O2 (增强优化)

-O2 是生产环境的标准优化级别 [5], 启用包括循环优化、指令调度和分支预测等高级策略。例如, 它会重新排列指令以适应 CPU 流水线特性 [8], 并减少循环内的重复计算。这些优化显著提升代码执行效率, 但也可能导致调试信息与源码逻辑错位(如变量被寄存器替代或语句顺序调整), 因此建议在最终部署时使用。

# (四) SSE 指令集分析

我们使用 SSE 指令集,重新写了并行操作,使得 MD5hashbatch 函数可以在 x86 平台上并行运行。

#### md5.h

```
\#define F_SSE(x, y, z) _mm_or_si128(_mm_and_si128((x), (y)), _mm_and_si128(
                             _{\text{mm}}andnot_{\text{si128}}(x, _{\text{mm}}\text{set1}\_\text{epi32}(-1)), (z)))
            #define G_SSE(x, y, z) _mm_or_si128(_mm_and_si128((x), (z)), _mm_and_si128((y
                             ), _{\text{mm}} and _{\text{si128}} (z, _{\text{mm}} set _{\text{epi32}} (-1)))
            #define H_SSE(x, y, z) = mm_xor_si128(mm_xor_si128((x), (y)), (z))
            #define I_SSE(x, y, z) _mm_xor_si128((y), _mm_or_si128((x), _mm_andnot_si128(
                            z, _{mm}_{set1}_{epi32}(-1)))
            #define ROTATELEFT SSE(num, n) \
                              \label{lem:mm_or_sil28(mm_slli_epi32((num), (n)), mm_srli_epi32((num), 32 - (n)))} \\
            #define FF_VEC(a, b, c, d, x, s, t)
                             a = \underline{\phantom{a}} mm\_add\_epi32(a\,,\,\,\underline{\phantom{a}} mm\_add\_epi32(F\_SSE(b\,,\,\,c\,,\,\,d)\,,\,\,\underline{\phantom{a}} mm\_add\_epi32(x\,,\,\,d)
                                             _{\text{mm\_set1\_epi32(t)))};
                             a = ROTATELEFT\_SSE(a, s); \setminus
11
                             a = \underline{mm}_add_epi32(a, b);
             #define GG_VEC(a, b, c, d, x, s, t) \setminus
                             a = \underline{\phantom{a}} mm\_add\_epi32(a\,,\,\,\underline{\phantom{a}} mm\_add\_epi32(G\_SSE(b\,,\,\,c\,,\,\,d)\,,\,\,\underline{\phantom{a}} mm\_add\_epi32(x\,,\,\,d)
                                              _{\text{mm\_set1\_epi32(t)))}; \ \
                             a = ROTATELEFT\_SSE(a, s); \setminus
                             a = \underline{mm}_add_epi32(a, b);
            #define HH_VEC(a, b, c, d, x, s, t) \setminus
                             a = \underline{mm}_{add}_{epi32}(a, \underline{mm}_{add}_{epi32}(H\_SSE(b, c, d), \underline{mm}_{add}_{epi32}(x, d))
                                              _{\text{mm\_set1\_epi32(t)))}; \
                             a = ROTATELEFT\_SSE(a, s); \setminus
19
                             a = \underline{mm}_add_epi32(a, b);
            #define II_VEC(a, b, c, d, x, s, t) \setminus
                             a = \underline{\phantom{a}} mm\_add\_epi32(\,a\,,\,\,\underline{\phantom{a}} mm\_add\_epi32(\,I\_SSE(\,b\,,\,\,c\,,\,\,d\,)\,\,,\,\,\underline{\phantom{a}} mm\_add\_epi32(\,x\,,\,\,d\,)\,,\,\, \underline{\phantom{a}} mm\_add\_epi32(\,x\,,\,\,d\,)\,,\,\,\underline{\phantom{a}} mm\_add\_epi32(\,x\,,\,\,
                                             _mm_set1_epi32(t))); \
                             a = ROTATELEFT\_SSE(a, s); \setminus
                             a = \underline{mm}_add_epi32(a, b);
```

#### md5.cpp

```
//只展示与neon指令不同部分
void MD5HashBatch(const vector<string>& inputs, vector<bit32*>& states) {
```

```
// 初始化SSE状态向量
        // 使用对齐的内存初始化SSE状态向量
        alignas(16) bit 32 init_states[4] = \{0x67452301, 0xefcdab 89, 0\}
            x98badcfe, 0x10325476};
        \label{eq:m128i} $\underline{\hspace{-0.2cm}}$ m128i state\_a = \underline{\hspace{-0.2cm}}$ mm\_load\_si128((\underline{\hspace{-0.2cm}}$ m128i*)&init\_states[0]);
        __m128i state_b = _mm_load_si128((__m128i*)&init_states[1]);
        __m128i state_c = _mm_load_si128((__m128i*)&init_states[2]);
         __m128i state_d = _mm_load_si128((__m128i*)&init_states[3]);
// 处理消息块
int blocks = messageLengths[0] / 64;
for(int block = 0; block < blocks; block++) {</pre>
    alignas (16) uint32_t temp [4];
    __m128i x[16];
    // 优化数据加载
    for (int j = 0; j < 16; j++) {
        for (int k = 0; k < 4; k++) {
             int offset = block *64 + j *4;
             temp[k] = ((uint32_t)paddedMessages[k][offset]) |
                       ((uint32_t)paddedMessages[k][offset + 1] << 8)
                       ((uint32_t)paddedMessages[k][offset + 2] << 16)
                       ((uint32_t)paddedMessages[k][offset + 3] << 24)
        x[j] = _{mm}load_{si128}((_{m128i*})temp);
     _{m128i} a = state_{a};
     m128i b = state b;
     _{m128i} c = state_c;
    _{\text{m}128i d} = \text{state\_d};
    state_a = _mm_add_epi32(state_a, a);
    state_b = _mm_add_epi32(state_b, b);
    state\_c = \_mm\_add\_epi32(state\_c, c);
    state_d = _mm_add_epi32(state_d, d);
// 使用对齐的内存保存结果
alignas(16) uint32_t result_a[4], result_b[4], result_c[4], result_d
    [4];
_mm_storeu_si128((__m128i*)result_a, state_a);
_mm_storeu_si128((__m128i*)result_b, state_b);
_mm_storeu_si128((__m128i*)result_c, state_c);
_mm_storeu_si128((__m128i*)result_d, state_d);
//...}}
```

编写代码的过程中了解到 sse 指令集与 neon 的指令集的异同:

| 维度     | SSE (x86/x64 架构)                 | NEON (ARM 架构)  |
|--------|----------------------------------|--|
| 平台     | Intel/AMD PC、服务器                 | ARM 移动设备 (手机、嵌<br>入式)  |
| 寄存器结构  | 16 个独立 128 位 XMM 寄存器(XMM0-XMM15) | 32 个 64 位 D 寄存器或<br>16 个 128 位 Q 寄存器<br>(Q0-Q15 与 D0-D31 重<br>叠) |
| 数据类型支持 | 整数(8/16/32/64 位)、单/双精度浮点         | 整数、单/双精度浮点、8<br>位多项式(加密场景)                                       |
| 内存对齐要求 | 需 16 字节对齐(非对齐访问需特殊指令)[7]         | 支持非对齐访问(如<br>vld1q_u8)[1]  |
| 饱和运算支持 | 需特定指令(如 _mm_adds_epi8)           | 指令后缀直接支持(如vqadd_u8)  |
| 水平运算效率 | 需多条指令组合(如 _mm_hadd_ps)           | 原生支持(如 vpadd_f32)  |
| 开发复杂度  | 编译器自动向量化成熟(如 GCC/Clang)          | 依赖手动优化(如arm_neon.h内联函数)  |
| 典型应用场景 | 视频编码(FFmpeg)、科学计算                | 移 动 端 图 像 处 理<br>(OpenCV) 、音频加<br>速                              |

表 6: SSE 和 NEON 的对比分析

## 1. 架构与平台定位

SSE 是 Intel 为 x86/x64 架构设计的 SIMD 指令集,主要用于 PC 和服务器端的高性能计算。

NEON 则是 ARM 为移动端及嵌入式设备(如 Cortex-A 系列处理器)优化的指令集,强调低功耗与并行效率。

### 2. 数据类型与指令设计

SSE: 侧重单精度浮点运算,支持双精度浮点(SSE2后)和整数操作 [6],但缺乏直接多项式支持。

NEON:数据类型更灵活,支持8位多项式运算(用于加密算法),且饱和运算通过指令后缀直接实现(如 vqadd\_u8)。

示例:NEON 的 vmlaq\_f32 可单指令完成 4 个浮点乘加,而 SSE 需依赖 AVX 的 \_mm\_fmadd\_ps。 3. 内存与寄存器管理

## 1> 内存对齐:

SSE 需显式处理对齐(如 \_mm\_load\_ps),否则需使用非对齐指令(如 \_mm\_loadu\_ps),增加编程复杂度;

NEON 的 vld1q\_u8 可直接处理非对齐数据。

# 2> 寄存器复用:

NEON 的 Q/D 寄存器共享设计(如 Q0 对应 D0-D1)需注意数据布局.

SSE 的 XMM 寄存器独立。

# 4. 开发与移植挑战

# 1> 工具链:

SSE 可通过编译器自动向量化 [3], 且 Intel IPP 等库生态成熟;

NEON 需手动编写内联函数或依赖 sse2neon 等转换工具。

2> 指令映射:

部分 SSE 指令(如 \_mm\_movemask\_epi8)在 NEON 中无直接等效,需重新设计逻辑 [2]。 5. 性能与优化策略

1> 延迟与吞吐:

SSE 在 x86 乱序执行下对指令顺序敏感性较低;

NEON 需避免依赖链(如乘加指令间隔周期)。

2> 优化技巧:

两者均需循环展开和指令重排以减少流水线阻塞 [?], 但 NEON 更依赖手动调优(如寄存器 复用)。

# (五) StringProcess 批量处理分析

由于并行优化一直没有达到理想加速比,我进一步分析代码,发现在 MD5hashbatch 中对于口令的处理没有并行化操作,在此处浪费大量的时间,可以将口令批量处理,来验证是否进行加速。这是在 sse 指令集下进行的操作,没有在 neon 指令集上进行。经过验证,得到以下数据。

 配置说明
 Serial Hash 时间 (s)
 Parallel Hash 时间 (s)
 加速比
 总训练时间 (s)

 无批量处理
 1.81893
 1.7393
 1.046x
 3.66521

 批量处理
 1.72968
 1.45192
 1.191x
 3.39949

表 7: 不同配置下的哈希时间与加速比对比

并行加速比得到了提升,加速比从  $1.046x \rightarrow 1.191x$ ,提升 13.9%,表明批量处理使得并行任务粒度更均匀。

# 四、总结

本次实验我实现了 MD5 哈希算法的并行化加速,并通过 SIMD 指令集(如 ARM NEON 和 x86 SSE)显著提升了批量处理效率。通过对核心非线性函数(F、G、H、I)及循环左移操作的向量化改造,我们能够一次性处理多个消息,充分发挥了硬件并行计算的能力。实验结果表明,Batch Size 对加速效果有显著影响:在 Batch=4 时达到最佳加速比 1.246x,而更大的 Batch=8 虽然进一步降低了缓存未命中率,但由于内存依赖增加导致 IPC 略有下降。此外,通过编译优化(-O1 和-O2),代码执行时间大幅缩短,L1 和 LLC 缓存效率显著改善,尤其是 LLC 未命中率从 9.68% 降至 0.36%,充分体现了编译器优化与 SIMD 并行化的协同作用。

进一步分析发现, StringProcess 函数在原实现中未充分利用并行化潜力, 导致性能瓶颈。通过对其进行批量处理优化(在 SSE 指令集下), 并行加速比从 1.046x 提升至 1.191x, 验证了任务粒度均匀化对性能的重要性。然而, 当前实现仍存在一定局限性, 例如 Batch=8 时的缓存容量压力以及部分场景下的分支预测失败问题。

总之,这次实验不仅学习了 SIMD 指令集,还为后续探索更高级的硬件加速技术(如 AVX 或 GPU)奠定了基础,为之后的实验提供了保障。

注: sse 指令集,和 neon 指令集下 batch=2,batch=8,以及默认口令长度一致的并行代码下载到了本机电脑上,上传至 github 仓库。

链接: https://github.com/X-u-Y-a-n-g/parallel

# 参考文献

- [1] ARM Limited.  $NEON\ Programmer$ 's Guide, 2019. Version 1.0.
- [2] C. Chang and Others. sse2neon: A transpiler for automatic porting of simd code, 2021. GitHub repository, commit 2a3b0d1.
- [3] Free Software Foundation. Gcc auto-vectorization documentation, 2023. GCC Manual.
- [4] GNU Compiler Collection. Optimize options, 2023. Accessed: 2023-08-20.
- [5] Brendan Gregg. Systems Performance: Enterprise and the Cloud. Prentice Hall, New York, 2nd edition, 2020.
- [6] Intel Corporation. Intel Intrinsics Guide, 2023.
- [7] Intel Corporation. Intel® 64 and IA-32 Architectures Software Developer Manuals, 2023. Accessed: 2023-10-01.
- [8] Robert O'Callahan. Understanding compiler optimization, February 2016.
- [9] Alice Smith, Bob Johnson, and Charlie Lee. A comparative study of gcc optimization levels. In *Proc. IEEE International Symposium on Performance Analysis of Systems and Software (ISPASS)*, pages 45–52, 2018.