

MISURE PER L'INGEGNERIA DELL'INFORMAZIONE

08 – Convertitori AD - DA

1. Convertitori D/A: idea generale

Un convertitore **DA** (**DAC**, **D**igital-**t**o-**A**nalog **C**onverter) riceve una parola binaria e produce in uscita una grandezza analogica proporzionale al numero rappresentato da quella parola. Nel seguito il codice digitale è indicato con i bit

$$\overbrace{B_{b-1}, \dots, B_i, \dots, B_1, B_0}^{\text{MSB} \quad \text{LSB}}$$

con $B_i \in \{0,1\}$. Il numero rappresentato in binario naturale è


$$A = \sum_{i=0}^{b-1} B_i 2^i.$$

L'obiettivo del DAC è ottenere una tensione di uscita proporzionale ad A e quindi, a meno del segno dovuto alla configurazione invertente,

$$V_{out} = qA.$$

Qui q rappresenta il peso analogico di un LSB.

2. Convertitore DA a rete pesata



$$I = \sum_{i=0}^{b-1} B_i \frac{V_{ref}}{R} 2^i$$

$$V_{out} = -\frac{R}{2^b} I = -\frac{V_{ref}}{2^b} \sum_{i=0}^{b-1} B_i 2^i$$

convertitore DA a rete pesata.

2.1 Come leggere lo schema

Nello schema compaiono i seguenti elementi.

Elementi dello schema

- V_{ref} - tensione di riferimento. Stabilisce la scala analogica del convertitore.
- $B_{b-1}, \dots, B_0$ - bit della parola digitale. B_{b-1} è l'MSB e B_0 è l'LSB.
- Interruttori. Ogni bit decide se il relativo ramo contribuisce oppure no alla corrente totale.
- $R/2^i$ - resistenza pesata del ramo. È associata al bit B_i ; i bit più significativi hanno peso maggiore.
- Nodo invertente. La retroazione negativa lo mantiene a $v \simeq 0$: è la massa virtuale.
- $R/2^b$ - resistenza di retroazione. Trasforma la corrente totale I in tensione di uscita.
- I_i . Corrente del ramo corrispondente al bit B_i .
- I . Somma delle correnti attive che arrivano al nodo invertente.

L'operazionale non assorbe corrente all'ingresso ideale. Quindi tutte le correnti provenienti dai rami si sommano nel nodo invertente e devono attraversare la resistenza di retroazione.

2.2 Corrente del generico ramo

Se il bit B_i vale 1, il ramo è collegato a V_{ref} ; se vale 0, il suo contributo è nullo. Poiché il nodo invertente è a massa virtuale, sul resistore del ramo cade praticamente V_{ref} .

La corrente del generico ramo è quindi

$$I_i = B_i \frac{V_{ref}}{R/2^i} = B_i \frac{V_{ref}}{R} 2^i.$$


Sommando tutti i contributi:

$$I = \sum_{i=0}^{b-1} I_i = \sum_{i=0}^{b-1} B_i \frac{V_{ref}}{R} 2^i.$$

L'uscita dell'operazionale invertente vale

$$V_{out} = -\frac{R}{2^b} I$$

e quindi

$$V_{out} = -\frac{V_{ref}}{2^b} \sum_{i=0}^{b-1} B_i 2^i.$$


Poiché la sommatoria è proprio il numero A codificato dalla parola binaria,

$$V_{out} = -\frac{V_{ref}}{2^b} A.$$

Il segno meno deriva esclusivamente dalla configurazione invertente dell'operazionale. Come osserva il materiale del corso, può essere cambiato invertendo la polarità del riferimento o con uno stadio successivo.

2.3 Perché l'MSB pesa di più

Il bit B_{b-1} moltiplica il peso 2^{b-1} : quando è attivo produce il contributo maggiore. Il bit B_0 moltiplica invece $2^0 = 1$ e produce il contributo minimo. Per questo si parla di rete pesata: ogni ramo rappresenta direttamente il peso binario del proprio bit.


2.4 Limite pratico della rete pesata

Il problema principale è realizzativo. Per molti bit servono resistenze che differiscono tra loro di grandi fattori. Con b elevato diventa difficile garantire che tutti i rapporti resistivi siano accurati e stabili quanto richiesto dalla risoluzione del convertitore. Per questo la soluzione $R/2R$ è generalmente preferita.

Da ricordare all'orale: la rete pesata è concettualmente semplice, ma richiede molti valori resistivi diversi; l'accuratezza dipende fortemente dai rapporti tra questi resistori e dalla stabilità di V_{ref} .

3. Convertitore DA a rete R/2R

Convertitore DA a rete R/2R



convertitore DA a rete R/2R.

3.1 Perché si usa la rete R/2R

La rete $R/2R$ realizza la stessa legge ingresso-uscita del convertitore a rete pesata, ma impiega solamente due valori resistivi: R e $2R$. Questo è il vantaggio fondamentale: in un circuito integrato è molto più semplice mantenere accurato e stabile il rapporto tra due soli valori resistivi.

3.2 Significato dei nodi u_0 e u_1

Nella figura del prof. gli interruttori possono inviare la corrente di ciascun ramo verso u_0 oppure verso u_1 .

- u_0 è collegato direttamente a massa;
- u_1 è il nodo invertente dell'operazionale e, per la retroazione negativa, è a massa virtuale.

I due punti hanno quindi praticamente lo stesso potenziale. Questo è decisivo: spostare l'interruttore non altera il valore della corrente nel ramo, ma decide soltanto dove quella corrente viene inviata.

Se $B_i = 0$, la corrente viene scaricata verso massa e non contribuisce all'uscita. Se $B_i = 1$, viene inviata al nodo sommatore dell'operazionale e contribuisce a I .

3.3 Perché la corrente si dimezza a ogni nodo

La rete è costruita in modo tale che, visto da ogni nodo, i due percorsi possibili abbiano la stessa resistenza equivalente. Per questo la corrente si divide in due parti uguali a ogni stadio.

Il generatore vede complessivamente una resistenza R e fornisce

$$I_{ref} = \frac{V_{ref}}{R}.$$

Il contributo associato al generico bit è

$$I_i = B_i \frac{I_{ref}}{2^{b-i}}.$$

La corrente totale che arriva al nodo sommatore è

$$I = \sum_{i=0}^{b-1} B_i \frac{I_{ref}}{2^{b-i}} = \sum_{i=0}^{b-1} B_i \frac{V_{ref}}{R} \frac{1}{2^{b-i}}.$$

Con una resistenza di retroazione pari a R :

$$V_{out} = -RI = -\frac{V_{ref}}{2^b} \sum_{i=0}^{b-1} B_i 2^i.$$

Si ottiene quindi la stessa relazione della rete pesata, ma con una realizzazione molto più robusta.


3.4 Confronto rete pesata - R/2R

Confronto diretto

SI COMPORTA COME SE FOSSE A DV, MA NON È UN VERO COLLEGAMENTO METALLICO A TERRA E NON PUÒ ASSORBIRE CORRENTI DI POTENZA COME UNA MASSA REALE

- **Valori resistivi:** la rete pesata richiede molti valori diversi; la R/2R usa soltanto R e $2R$.
- **Principio:** nella rete pesata le correnti sono pesate direttamente dai resistori; nella R/2R il peso nasce dal dimezzamento successivo della corrente.
- **Massa virtuale:** entrambe usano il nodo sommatore dell'operazionale; nella R/2R è fondamentale anche l'equivalenza di potenziale fra u_0 e u_1 .
- **Realizzazione integrata:** la rete R/2R è molto più favorevole quando il numero di bit cresce.
- **Formula finale:** le due architetture realizzano la stessa legge di conversione.


4. Sample & Hold (S&H)



- Il circuito deve mantenere l'uscita costante per il tempo di conversione.
- L'accuratezza del Sample & Hold (S&H) deve essere compatibile con la risoluzione del convertitore.

circuito di Sample & Hold.

- Tempo di acquisizione (acquisition time t_a): tempo per raggiungere il valore finale nella fase di sample, entro un certo range (dipende dall'escursione, si trova indicata spesso quella massima).
- Ritardo di apertura (aperture delay time): tempo perché l'uscita si stabilizzi dopo la transizione. Dà origine al jitter, perché non è costante.



tempi caratteristici del Sample & Hold.

4.1 Problema risolto dal S&H

Un ADC non converte istantaneamente. Durante la conversione il valore analogico da trasformare in codice deve restare sufficientemente costante. Il Sample & Hold esegue quindi due operazioni:

1. **Sample:** acquisisce il valore istantaneo del segnale;
2. **Hold:** mantiene quel valore quasi costante per il tempo necessario alla conversione.

4.2 Schema elementare: interruttore e condensatore

Quando lo switch SW è chiuso, il condensatore C viene collegato all'ingresso e si carica verso V_{in} . Quando lo switch viene aperto, il condensatore resta isolato e conserva la tensione acquisita: l'uscita V_{out} rimane quindi vicina al valore del campione.

Il condensatore è la vera memoria analogica del circuito.

4.3 Perché il prof. inserisce due buffer

Il circuito ideale con solo SW e C ha due problemi opposti.

- In fase di **sample**, la carica del condensatore non è istantanea: la resistenza equivalente della sorgente e C formano una costante di tempo.
- In fase di **hold**, il condensatore può scaricarsi sul carico collegato all'uscita.

I due buffer riducono entrambi i problemi:

- il buffer prima di C presenta **bassa resistenza d'uscita**, quindi carica rapidamente il condensatore;
- il buffer dopo C presenta **elevata resistenza d'ingresso**, quindi assorbe pochissima corrente e limita la scarica durante l'hold.

Qui ritorna esattamente il concetto di **effetto di carico** studiato nei capitoli precedenti.

4.4 Tempo di acquisizione t_a

Il **tempo di acquisizione** è il tempo necessario, dopo il passaggio da hold a sample, affinché V_{out} raggiunga il valore finale entro la fascia di errore ammessa.

Non dipende solo da RC : nel circuito reale intervengono anche le capacità di variazione del buffer, ad esempio il suo slew-rate. Per questo i costruttori specificano spesso il tempo di acquisizione relativo alla massima escursione del segnale.

4.5 Ritardo di apertura e jitter

Quando si comanda il passaggio da sample a hold, l'uscita non smette di seguire l'ingresso in modo perfettamente istantaneo. Il tempo tra il comando e l'effettivo istante di cattura è il ritardo di apertura.


Se tale ritardo non è perfettamente costante, l'istante reale di campionamento varia da una conversione all'altra: questa incertezza temporale è il jitter.

4.6 Droop durante l'hold


Nella realtà V_{out} non rimane perfettamente orizzontale in hold. Piccole correnti di perdita scaricano lentamente C e generano una pendenza detta droop. Il documento del prof. sottolinea quindi che l'accuratezza del S&H deve essere compatibile con la risoluzione del convertitore: non avrebbe senso un ADC molto fine se il campione cambiasse di più di un LSB durante la conversione.

5. Convertitore AD ad approssimazioni successive (SAR)

Successive Approximation Register, SAR



schema di un ADC SAR.



esempio SAR a 4 bit.

- Ad ogni colpo di clock il SAR passa ad un bit successivo.
- Il comparatore fornisce il nuovo bit rispetto al livello del DAC all'approssimazione precedente.
- L'errore può essere reso pari a $\pm \frac{q}{2}$ con opportuni accorgimenti.

5.1 Blocchi dello schema

Il SAR contiene tre blocchi fondamentali.

Blocchi dello schema

- **Comparatore:** confronta la tensione analogica V_a con la tensione di prova V_{DAC} .
- **DAC interno:** trasforma il codice provvisorio contenuto nel SAR nella tensione analogica V_{DAC} .
- **SAR (Successive Approximation Register):** prova i bit uno alla volta, dall'MSB verso l'LSB, e decide se mantenerli a 1 oppure riportarli a 0.

L'idea è una ricerca binaria: a ogni colpo di clock il campo delle possibili tensioni viene dimezzato.

5.2 Regola del comparatore

Nel modello usato dal prof. si può assumere, ad esempio:

$$\begin{aligned} V_{out} &= 1 & \text{se } V_a > V_{DAC} \\ V_{out} &= 0 & \text{se } V_a < V_{DAC}. \end{aligned}$$

L'uscita non è il risultato finale della conversione: è la decisione che il SAR usa per stabilire il bit corrente.

5.3 Esempio a 4 bit: ingresso fra $11q$ e $12q$

Con quattro bit abbiamo 16 livelli. Il SAR procede dall'MSB verso l'LSB.

1. Prova **1000**, cioè $8q$. Poiché l'ingresso è maggiore, il bit MSB rimane a 1.
2. Prova **1100**, cioè $12q$. L'ingresso è inferiore a $12q$, quindi quel bit viene riportato a 0.
3. Prova **1010**, cioè $10q$. L'ingresso è maggiore, quindi il bit viene mantenuto.
4. Prova **1011**, cioè $11q$. La decisione sull'LSB conclude la conversione.

Il risultato converge quindi al livello di quantizzazione associato all'ingresso. L'intera conversione richiede un numero di passi pari al numero di bit b .

5.4 Errore di quantizzazione

Nel modello più semplice l'errore può essere contenuto in un intervallo di ampiezza q . Con opportuni accorgimenti, il prof. considera la situazione usuale centrata:

$$-\frac{q}{2} \leq E_q < +\frac{q}{2}.$$

Quindi il limite massimo in modulo è $q/2$, cioè mezzo LSB.

5.5 Velocità del SAR

Ogni decisione deve attendere la propagazione attraverso:


- registro SAR;
- DAC;
- comparatore.

Il periodo di clock deve essere superiore alla somma dei ritardi dell'anello. Per questo il SAR è meno veloce del flash, ma offre in genere una buona risoluzione, tipicamente dell'ordine di 12-16 bit nel materiale del corso.

Idea da ricordare: SAR = buona risoluzione + velocità intermedia; prova un bit per volta, dall'MSB all'LSB.

6. Convertitore AD flash

Convertitore AD flash



6.1 Perché è veloce

Nel flash non si prova un bit per volta. L'ingresso analogico V_a viene confrontato contemporaneamente con tutte le soglie di quantizzazione mediante molti comparatori in parallelo.

Con b bit i livelli sono 2^b e servono

$$2^b - 1$$

$$2^3 - 1 = 7 \text{ COMPARATORI}$$

comparatori.

Per esempio, con 3 bit servono 7 comparatori; con 10 bit ne servirebbero 1023.

6.2 Rete resistiva delle soglie

La tensione V_{ref} viene divisa dalla rete resistiva in soglie separate di q . Nello schema del prof. i resistori terminali sono modificati per centrare le soglie a

$$\frac{q}{2}, \frac{3q}{2}, \frac{5q}{2}, \dots$$

in modo che l'intervallo di quantizzazione risulti centrato rispetto al livello nominale.

6.3 Uscite dei comparatori e codifica


Se V_a è compresa, per esempio, tra $4.5q$ e $5.5q$, risultano attivi tutti i comparatori con soglia inferiore al segnale e inattivi quelli superiori. Questa sequenza di 1 e 0 è un **codice termometrico**. Il blocco di codifica lo converte nella parola binaria corrispondente, nell'esempio al valore 5.

6.4 Pregio e limite

Il vantaggio è la velocità: i confronti sono simultanei e i tempi possono essere dell'ordine dei nanosecondi. Il limite è l'esplosione del numero di comparatori con il numero di bit. Da qui nasce il compromesso tipico del flash: **velocissimo ma costoso, complesso e con risoluzione relativamente contenuta.**

7. Convertitore pipeline

- Elevata velocità di comparazione (tempo di conversione nell'ordine dei ns).
- Elevate frequenze di campionamento: si arriva ai GHz.
- Difficile realizzare il convertitore flash con molti bit: $2^b - 1$ comparatori.
- Conversione in due fasi (*pipeline*): prima a m bit sul segnale e poi, dopo opportuna conversione DA, a k bit sulla differenza ($2^m - 1 + 2^k - 1$ comparatori).



Slide 10 del prof.: conversione flash in più stadi, ADC pipeline.

7.1 Idea fisica

Il pipeline evita di realizzare un unico flash ad alta risoluzione. Divide la conversione in più fasi.

Nel caso a due stadi mostrato dal prof.:

1. il primo ADC esegue una conversione grossolana a m bit;
2. il DAC riconverte quel codice in analogico;
3. il segnale ricostruito viene sottratto all'ingresso originale;
4. il residuo viene convertito dal secondo ADC a k bit.

Il risultato finale contiene complessivamente

$$b = m + k$$

bit.

7.2 Passi di quantizzazione

Il primo stadio ha passo

$$q_m = \frac{FSR}{2^m}.$$

Il residuo massimo è dell'ordine di $\pm q_m/2$. Se il secondo stadio lo converte con k bit, il suo passo equivalente riferito all'ingresso diventa

$$q_k = \frac{q_m}{2^k} = \frac{FSR}{2^{m+k}}.$$

Questa è la ragione per cui due conversioni meno risolte possono essere combinate in una parola finale più fine.

7.3 Numero di comparatori

Con due flash separati servono circa

$$(2^m - 1) + (2^k - 1)$$

comparatori, molto meno dei


$$2^{m+k} - 1$$

richiesti da un unico flash con la stessa risoluzione finale.

Il prezzo pagato è una procedura più complessa e meno immediata, con ritardi e ulteriori possibili sorgenti di incertezza.

8. ADC time-interleaved

- Acquisizioni e conversioni multiple (M) a velocità ridotta
- Frequenza moltiplicata per M



Slide 11 del prof.: ADC time-interleaved.

Il time-interleaving aumenta la frequenza complessiva utilizzando M catene di acquisizione/conversione più lente che lavorano sfasate nel tempo.


Ogni canale contiene un S&H e un ADC. Gli istanti di campionamento dei diversi canali sono ritardati tra loro. Il multiplexer finale riordina i campioni prodotti dai diversi ADC in una sola sequenza.

Se ogni singolo convertitore lavora a una certa frequenza, idealmente la frequenza equivalente complessiva viene moltiplicata per il numero di rami M .

Lettura dello schema: il vantaggio non nasce da un ADC singolarmente più veloce, ma dal lavoro alternato e coordinato di più ADC.


9. Confronto tra famiglie di ADC

Convertitore AD: confronto



Slide 13 del prof.: confronto qualitativo tra Delta-Sigma, SAR e Pipeline.

Convertitore AD: confronto



Slide 14 del prof.: confronto con Flash e architetture ibride/time-interleaved.


Le figure del prof. devono essere lette come un **compromesso tra risoluzione e velocità/banda.**

- **Delta-Sigma:** zona di alta risoluzione e velocità relativamente bassa; nelle slide è usato principalmente come riferimento di confronto, senza svilupparne qui il funzionamento interno.
- **SAR:** zona intermedia; buona risoluzione e consumi medio-bassi.
- **Pipeline:** spostata verso frequenze maggiori; alta velocità ma risoluzione inferiore rispetto alle soluzioni lente ad altissima precisione.
- **Flash:** estremamente veloce, ma con pochi bit e consumi/complessità elevati.
- **Hybrid / Time-Interleaved:** permettono di spostare ulteriormente la frequenza di campionamento combinando più tecniche o più canali.

Non esiste quindi un convertitore “migliore in assoluto”: l’architettura viene scelta in base a risoluzione richiesta, banda, frequenza di campionamento, consumo e costo.

10. Approfondimento dalle Dispense e dalla lezione: convertitore AD a doppia rampa

Il convertitore a doppia rampa è particolarmente importante perché il prof. lo collega direttamente ai multimetri digitali. Non compare nelle 22 slide di questo file, ma è sviluppato nelle Dispense e nella trascrizione della lezione, quindi viene inserito qui come approfondimento coerente con il capitolo.



10.1 Blocchi del circuito

Blocchi dello schema

- V_x : tensione continua incognita da convertire.
- V_R : tensione di riferimento nota, di segno opposto a V_x .
- SW : seleziona prima V_x e poi V_R .
- R, C e operazionale: realizzano l'integratore.
- Comparatore: rileva il passaggio dell'uscita dell'integratore per lo zero.
- Orologio: genera impulsi di periodo T_c .
- Porta: abilita o blocca il passaggio degli impulsi verso il contatore.
- Contatore: conta gli impulsi durante l'intervallo di misura.
- Controllo: coordina commutazione, start, stop e azzeramento del contatore.

10.2 Prima fase: integrazione di V_x per un tempo fisso

Per un intervallo noto T_0 viene applicata V_x all'integratore. Assumendo tensione iniziale nulla:

$$v_c(T_0) = -\frac{1}{RC}V_xT_0 = \Delta V.$$

A parità di R, C e T_0 , il valore raggiunto ΔV è proporzionale a V_x . Un ingresso di modulo maggiore produce una rampa più ripida e quindi un valore finale maggiore in modulo.

Il tempo T_0 è fissato tramite il clock:

$$T_0 = N_0 T_c.$$

Il numero N_0 è quindi noto.

10.3 Seconda fase: deintegrazione con V_R

Terminata la prima fase, lo switch collega V_R , di segno opposto. La pendenza della seconda rampa è quindi fissa perché dipende da una tensione di riferimento costante.

Durante la seconda fase:

$$v_c(t) = \Delta V - \frac{1}{RC}V_R t.$$

La fase termina quando il comparatore rileva $v_c = 0$. Indicando con T il tempo necessario:

$$0 = \Delta V - \frac{1}{RC}V_R T.$$

Sostituendo la relazione della prima fase:

$$-\frac{1}{RC}V_x T_0 = \frac{1}{RC}V_R T$$

quindi

$$V_x T_0 = -V_R T$$

e infine

$$\boxed{V_x = -V_R \frac{T}{T_0}}.$$


Poiché anche T viene misurato contando impulsi,

$$T = NT_c$$

e pertanto

$$V_x = -V_R \frac{N}{N_0}$$

Questa formula è il cuore del convertitore: una **tensione incognita** viene trasformata nel **numero di impulsi contati**.



Rampe del convertitore a doppia rampa dalle Dispense del prof.

10.4 Perché è accurato ma lento

Il prof. insiste su due idee.

1. L'integratore esegue un'operazione di media e quindi attenua l'effetto del rumore.
2. La misura della tensione viene ricondotta a una misura di tempo/conteggio, che può essere molto accurata.

Se il conteggio è affetto dall'incertezza tipica di circa un conteggio, l'errore relativo associato al conteggio diminuisce aumentando N . Quindi, a parità di clock, **più lunga è la misura, più conteggi si ottengono e più piccolo è l'effetto relativo di un singolo conteggio.**


Questa è la ragione del compromesso tipico del doppia rampa: alta accuratezza, ma bassa velocità.

11. Caratteristiche statiche dei convertitori AD e DA

Le slide 15-18 separano quattro difetti fondamentali della caratteristica reale: offset, errore di guadagno, non linearità integrale e non linearità differenziale.

11.1 Errore di offset

Parametri statici: *Offset*



errore di offset.


L'offset significa che la caratteristica reale non passa per l'origine: con ingresso nominalmente nullo compare un'uscita non nulla. Graficamente la retta reale è traslata parallelamente rispetto a quella ideale.

L'errore è quindi sostanzialmente costante lungo la scala.

11.2 Errore di guadagno

Parametri statici:
Errore di Guadagno o Gain Error

(es: DAC)



errore di guadagno.

Il gain error modifica la pendenza della caratteristica. Dopo aver idealmente corretto l'offset, l'origine può essere corretta ma il fondo scala reale non coincide con quello ideale.


Le cause indicate nelle Dispense comprendono l'imprecisione del riferimento V_{ref} e le tolleranze dei guadagni degli stadi analogici.

Differenza essenziale: offset = traslazione; gain error = errore di pendenza.

11.3 Non linearità integrale (INL)

Parametri statici:
Non linearità integrale

(es: DAC)



non linearità integrale.


La non linearità integrale descrive quanto la caratteristica reale si discosta dalla retta ideale lungo l'intero campo. Non è una semplice traslazione né una semplice variazione di pendenza: la curva reale si deforma.

L'INL viene normalmente riportata come massima deviazione, spesso in LSB.

11.4 Non linearità differenziale (DNL)

Parametri statici:
Non linearità differenziale

(es: ADC)



non linearità differenziale.

La DNL guarda la **distanza tra due livelli adiacenti**. Idealmente due livelli consecutivi devono differire di q .

Nella notazione delle Dispense, per il generico passaggio:

$$DNL_i = q - (L_i - L_{i-1}).$$

Se la distanza reale fra due livelli non è q , il passo locale di conversione è diverso da quello ideale.

Se la caratteristica perde monotonicità, un livello successivo può risultare addirittura più basso del precedente. Nei convertitori AD ciò può generare **missing code**, cioè codici che non vengono mai prodotti.

12. Parametri dinamici dei convertitori AD

- Le specifiche fanno spesso riferimento ad un ingresso sinusoidale e a frequenza dichiarata.
- Non sono sempre definiti o indicati uniformemente dai produttori.
- I principali sono:
 - Signal-to-Noise Ratio (SNR)**, di solito in dB: rapporto tra i valori efficaci del segnale di ingresso e il valore efficace del rumore (no armoniche, no continua).

$$SNR \text{ (dB)} = 10 \cdot \log_{10} \frac{\sigma_s^2}{\sigma_c^2}$$

Per una sinusoide con ampiezza pari a $FSR/2$ e solo rumore di quantizzazione avrò:

$$SNR \text{ (dB)} = 10 \cdot \log_{10} \frac{FSR^2}{8\sigma_q^2} = 10 \cdot \log_{10} \frac{3 \cdot 2^{2b} FSR^2}{2 FSR^2} = 6,02 \cdot b + 1,76$$

SNR e relazione ideale con il numero di bit.

- Signal-to-Noise And Distortion Ratio (SINAD)** in dB: rapporto tra i valori efficaci del segnale di ingresso e il valore efficace del rumore (no continua). Può essere espresso anche come **Effective Number of Bits (ENOB o NOEB o EB)**: $ENOB = \frac{SINAD - 1,76}{6,02}$.
- Spurious-Free Dynamic Range (SFDR)**: esprime la differenza in dB tra il valore efficace del segnale di ingresso e la componente più alta del segnale spurio.
- Total Harmonic Distortion (THD)**: rapporto, espresso in dB, tra il valore efficace totale delle componenti armoniche e il valore efficace del segnale di ingresso (la fondamentale).

$$V_{RMS} = \sqrt{\frac{1}{T} \int_{t_0}^{t_0+T} \left(\sum_{h=1}^H V_{p,h} \cos(h\omega t + \varphi) \right)^2 dt} = \sqrt{\sum_{h=1}^H \frac{V_{p,h}^2}{2}}$$

SINAD, ENOB, SFDR e THD.

I parametri dinamici descrivono il comportamento quando il segnale varia nel tempo. Le specifiche fanno spesso riferimento a un ingresso sinusoidale e a una frequenza dichiarata.

12.1 SNR - Signal-to-Noise Ratio

Il rapporto segnale-rumore confronta il valore efficace del segnale utile con quello del rumore, escludendo armoniche e componente continua.

In termini di varianze/potenze:

$$SNR_{dB} = 10\log_{10}\left(\frac{\sigma_s^2}{\sigma_c^2}\right).$$

Equivalentemente, in termini di valori efficaci:

$$SNR_{dB} = 20\log_{10}\left(\frac{V_{s,RMS}}{V_{n,RMS}}\right).$$

Per una sinusoide a piena scala e un convertitore ideale limitato dal solo rumore di quantizzazione si ottiene la relazione nota:

$$SNR_{dB} \approx 6.02b + 1.76.$$

Ogni bit aggiuntivo aumenta quindi l'SNR ideale di circa 6 dB.

12.2 SINAD

Il Signal-to-Noise And Distortion Ratio include, oltre al rumore, anche la distorsione armonica. Esclude la componente continua.

Da SINAD si ricava l'Effective Number of Bits:

$$ENOB = \frac{SINAD - 1.76}{6.02}.$$

L'ENOB dice quanti bit ideali sarebbero necessari per ottenere la prestazione dinamica reale osservata.

12.3 SFDR

Lo Spurious-Free Dynamic Range è la differenza in dB tra la componente utile principale e la più grande componente spuria presente nello spettro.

È utile quando interessa sapere quanto il convertitore riesca a mantenere “pulito” lo spettro lontano dalla fondamentale.

12.4 THD

La Total Harmonic Distortion confronta il valore efficace complessivo delle armoniche con il valore efficace della fondamentale.

Se $V_{h,RMS}$ è il valore efficace dell'armonica h :

$$THD = \frac{\sqrt{\sum_{h=2}^H V_{h,RMS}^2}}{V_{1,RMS}}.$$


Quando espressa in dB:

$$THD_{dB} = 20\log_{10}(THD).$$

La relazione mostrata nella slide deriva dal fatto che, per armoniche sinusoidali a frequenze diverse, i contributi quadratici medi si sommano.

13. Parametri dinamici dei DAC

- Tempo di assestamento (settling time): tempo che impiega ad assestarsi l'uscita dopo un gradino in ingresso (di solito pari al fondo scala con $\pm 1\text{LSB}$ o $\pm 1/2\text{LSB}$ di fascia).
- Tempo di salita (rise time): tempo che impiega l'uscita ad andare dal 10 % al 90 % del valore finale.
- E' in gran parte determinato dallo slew-rate dell'operazionale d'uscita.



Slide 21 del prof.: rise time e settling time del DAC.

13.1 Rise time

Il tempo di salita t_r è il tempo necessario affinché l'uscita passi dal 10% al 90% del valore finale dopo un gradino del codice digitale.

13.2 Settling time

Il tempo di assestamento t_s è il tempo necessario perché l'uscita entri e rimanga nella fascia di errore ammessa attorno al valore finale. Il prof. indica come fascia tipica $\pm 1\text{LSB}$ oppure $\pm \frac{1}{2}\text{LSB}$, a seconda della specifica adottata.


Il settling time comprende quindi anche eventuali oscillazioni e overshoot: non basta raggiungere il valore una volta, bisogna restare nella fascia richiesta.

13.3 Slew-rate

Il limite iniziale alla velocità di variazione dell'uscita dipende in larga misura dallo slew-rate dell'operazionale d'uscita, espresso tipicamente in $\text{V}/\mu\text{s}$.

14. Glitch nei DAC

Glitch: avviene per esempio se gli interruttori sono più veloci ad commutare verso 0 che verso 1.



esempio di glitch durante una commutazione di codice.

Il glitch nasce perché più bit non commutano esattamente nello stesso istante.

Un caso critico è il passaggio a metà scala, per esempio con 3 bit:

$$011 \rightarrow 100.$$

Idealmente l'uscita dovrebbe passare direttamente da $3q$ a $4q$. Se però gli interruttori che passano da 1 a 0 sono più rapidi di quelli che passano da 0 a 1, per un brevissimo intervallo il codice interno può diventare

$$000,$$

producendo un impulso spurio molto grande sull'uscita analogica.

Il problema non è quindi la quantizzazione statica, ma il **disallineamento temporale delle commutazioni**. Le Dispense ricordano che questi impulsi possono essere difficili da filtrare e possono richiedere circuiti dedicati di deglitching.

17. Risposta da orale

Un convertitore digitale-analogico trasforma una parola binaria in una tensione proporzionale al numero rappresentato. Nella rete pesata ogni bit controlla una corrente proporzionale al proprio peso binario, mentre la rete R/2R ottiene lo stesso risultato usando soltanto due valori resistivi e sfruttando il dimezzamento successivo della corrente. Per la conversione analogico-digitale di segnali variabili è necessario un Sample & Hold che acquisisca il campione e lo mantenga durante la conversione. Il SAR realizza una ricerca binaria usando un DAC interno e un comparatore; il flash confronta l'ingresso simultaneamente con tutte le soglie ed è quindi molto veloce ma richiede $2^b - 1$ comparatori; il pipeline suddivide la conversione in più stadi e converte successivamente il residuo. Il doppia rampa, usato nei multimetri per misure accurate, integra prima la tensione incognita per un tempo fisso e poi la tensione di riferimento fino al ritorno a zero, ottenendo $V_x = -V_R N / N_0$. Le prestazioni reali dei convertitori sono descritte da parametri statici come offset, gain error, INL e DNL e da parametri dinamici come SNR, SINAD, ENOB, SFDR e THD. Nei DAC sono inoltre importanti rise time, settling time, slew-rate e glitch.