

REQUISITI ELEMENTARI DELL'HARDWARE DI UNA ALU

- Registri per conservare gli operandi in ingresso e parziali
 - registri a scorrimento
- Bit di controllo per controllare quali operazioni svolgere
- MUX o opportune reti combinatorie per l'interpretazione dei bit di controllo
- Una rete combinatoria che effettui le operazioni (di solito un Parallel Adder)

FLOATING POINT UNIT DI UNA ALU

- LA FLOATING POINT UNIT È UN'ESTENSIONE DELLA ALU CAPACE DI ESEGUIRE OPERAZIONI SU NUMERI IN VIRGOLA MOBILE, CIOÈ RAPPRESENTATI COME 117.2^5 — ^{MANTISSA} — ^{ESPONENTE}

ARCHITETTURA GENERALE

LA FLOATING POINT UNIT È SPESSO REALIZZATA COME DUE ALU IN CASCATA.

- UNITÀ ESPONENTE → ESEGUE SOLO ADDIZIONI / SOTTRAZIONI E CONFRONTI FRA ESPONENTI. SERVONO PER ALLINEARE I DUE OPERANDI PRIMA DI SOTTRARLI O SOTTRARLI E PER NORMALIZZARE IL RISULTATO
- UNITÀ MANTISSA → ESEGUE ARITMETICA IN VIRGOLA FISSA SU M

SOMMA IN VIRGOLA MOBILE: IL PASSO CRITICO DELL'ALLINEAMENTO

PER CALCOLARE $A+B$ CON $A = 17.2^5$ $B = 17.2^6$ BISOGNA PRIMA PORTARE LE DUE MANTISSE ALLA STESSA POTENZA DI 2

→ DIFFERENZA D'ESPOONENTI

$\Delta = E_A - E_B$ SE $\Delta > 0$ E_B È IL PIÙ GRANDE → SI DESCAANO I BIT DI M_B

→ SCORRIMENTO (SHIFT)

→ SOMMA / SOTTRA LE MANTISSE

→ SCRIVI IL RISULTATO


A	B	A · B
0	0	0
0	1	0
1	0	0
1	1	1

A	B	A+B
0	0	0
0	1	1
1	0	1
1	1	1

- Il sommatore elementare è noto come "halfadder": dati due bit in ingresso, presenta in uscita la somma e il riporto.
- Il passo successivo è il "full adder", per cui, dati in ingresso i due bit e il riporto, calcola in uscita somma e riporto
- Connettendo in serie n full adder attraverso le linee del riporto, è possibile effettuare la somma di due operandi a n bit: si ottiene il cosiddetto "parallel adder"

FULL ADDER - SCHEMA LOGICO


	A	B	Carry in	Sum	Carry out
1	0	0	0	0	0
2	0	0	1	1	0
3	0	1	0	1	0
4	0	1	1	0	1
5	1	0	0	1	0
6	1	0	1	0	1
7	1	1	0	0	1
8	1	1	1	1	1



A	B	C_{in}	$\phi_2 = A+B$	$SUM = \phi_2 + C_{in}$	$A \cdot B$	$C_{in} \cdot \phi_2$	$(A \cdot B) + (C_{in} \cdot \phi_2)$
0	0	0	0	0	0	0	0
0	0	1	0	1	0	0	0
0	1	0	1	1	0	0	0
0	1	1	1	0	0	1	1
1	0	0	1	1	0	0	0
1	0	1	1	0	0	1	1
1	1	0	0	0	1	0	1
1	1	1	0	1	1	0	1

Il Parallel Adder (o Ripple Carry Adder)

- La somma complessiva dipende dal tempo che ogni singolo full adder impiega a generare il riporto per lo stadio successivo (ritardo)
- Se δ è il ritardo del singolo modulo, il ritardo impiegato da un Parallel Adder a n bit è dato da $n \delta$



Schema di base di una ALU a n bit

