پیادهسازی سختافزاری الگوریتم شبکه عصبی برای تشخیص تصویر مجموعهداده MNIST بر روی FPGA

دانشجو: على شايان پور استاد راهنما: دكتر زينالعابدين نوابي دانشكده مهندسي برق و كامپيوتر، دانشگاه تهران



مقدمه

امروزه با توسعه فراگیر و سریع هوش مصنوعی و پیچیدگی مدلها، کتابخانهها و روشهای زیادی برای ماژولار کردن و سادهسازی عملیاتهای هوش مصنوعی به وجود آمده است. این سادهسازیها در زبانهای سطح بالا مانند پایتون در نهایت منجر به از دست دادن سرعت اجرا در محاسبات میشود. هر چند کتابخانهها با انجام موازیسازیهایی در سطح سیستم، باعث تسریع این فرآیند شدهاند اما این سرعت باز هم برای مدلهای بسیار پیچیده و مخصوصا برای پردازشهای Real Time، بسیار پایین است. راهکارهایی که برای این موضوع وجود دارد استفاده حداکثری از پردازشهای موازی و GPU است اما استفاده از این سختافزارها بسیار هزینهبر است.

در این پروژه به پیادهسازی سختافزاری شبکه عصبی MLP و CNN پرداختهایم. همچنین به دلیل flexibility زیادی که سختافزار دارد می توان با اضافه کردن یا کم کردن واحدهای محاسباتی، به سرعت بیشتری (به بهای هزینه بیشتر) رسید. سعی بر آن است که تمامی پیادهسازی ها در این پروژه با استفاده از حداقل سختافزار بوده که باعث هزینه کمتر و مصرف توان کمتر می شود. از طرفی با وجود کمترین واحدهای محاسباتی همچنان سرعت به طرز چشمگیری بیشتر از نرمافزار است.

شرح پروژه

برای بررسی توانایی برد PYNQ-Z2 در بهبود سرعت تشخیص اعداد، دو مدل متداول هوش مصنوعی مورد آزمایش قرار گرفت، که به اختصار شرح داده شدهاند:

Multilayer Perceptron (MLP) �

Convolutional Neural Network (CNN) *****

تعداد لایهها و نورونهای مختلفی برای مدل MLP بررسی شد. در بهترین حالت، مدل مورد بررسی به دقت %97.36 بر روی دادههای training رسید، در حالی که مشاهده شد بر روی دادههای test عملکرد خوبی ندارد، که میتواند نشانه overfitting باشد.

با توجه به تستها و نوع کارکرد شبکه عصبی CNN، این شبکه کاربرد، نتیجه و دقت بسیار بیشتری برای پردازش تصویر و تشخیص اعداد دستنوشت MNIST داشتند و برای ادامه کار گزینه مناسبتری است.

برای این پروژه، از یک CNN که دو بار بر روی ورودی عملیات کانولوشن و max pooling انجام میدهد، و سپس یک لایهی dense و بعد SoftMax روی آن اعمال می کند، استفاده شده است. این مدل پس از train شدن به دقت y99.08% بر روی داده ای traing رسید، و در عمل نیز نتایج خیلی بهتری بر روی داده های واقعی از خود نشان داد.


طراحی بر روی سختافزار

برد PYNQ، که بر پایه ی چارچوب PYNQ، که بر پایه ی چارچوب ساخته شده است، از دو بخش اصلی تشکیل می شود:
• Processing System یا Processing System دارای پردازنده ی ARM Cortex-A9 دارای سیستم عامل Linux است و قابلیت اجرای برنامه های به زبان پایتون را دارد. این برنامه ها، بخش های سخت افزاری روی برد PYNQ را مدیریت می کنند.

• Programmable Logic یا PL، که قابلیت برنامهریزی به صورت سختافزاری را دارد و مبتنی بر FPGA میباشد.

MIO	GigE SD SDIO SD SDIO GPIO UART CAN CAN 12C 12C SPI SPI SPI Memory Interfaces SRAM/ NAND	Processing Syste Clock Generation 2x USB 2x GigE 2x SD IRQ Central Interconnect	<u> </u>	Application Processor Unit FPU and NEON Engine MMU ARM Cortex-A9 CPU 32 KB 32 KB I-Cache D-Cache GIC Snoop Controller, AWDT, Timer 512 KB L2 Cache & Controller OCM 256K Interconnect SRAM Memory Interfaces DDR2/3, DDR3/, LPDDR2 Controller DAP DevC Programmable Logic to
	Q-SPI CTRL	DV	NO.	Memory Interconnect

به طور کلی برای انجام محاسبات سختافزاری از قابلیتهای مدرن برد PYNQ-Z2 استفاده می کنیم. با استفاده از PS هم می توان محاسبات را انجام داد و هم می توان به صورت کنترلی از آن استفاده کرد و لایهای که میخواهیم روی آن شتاب دهی را انجام دهیم، انتخاب کنیم. به صورت کلی داده ها از طریق PS دریافت شده و داخل حافظه قرار داده می شوند؛ سپس با تنظیم کردن DMA اطلاعات را با پروتکل AXI-4 Stream به سمت شتاب دهندههای خود ارسال کرده و پس از اتمام پردازش و ارسال جواب توسط آنها داده ها را دریافت می کنیم. علاوه بر آن می توان ماژول ها را پشت سر هم قرار داد و با استفاده از GP AXIS IF طراحی شده داده ها را بدون نیاز به سیگنال کنترلی دیگری به مرحله بعد ارسال کرد و Handshaking به صورت اتومات انجام می شود. شکل کلی سیستم در شکل α



CNN Accelerator | Programmable Logic (PL)

شکل ۵: شکل کلی پیادهسازی سختافزاری شبکه عصبی CNN به صورت ترکیبی از کنترل PS و اجرای PL

نتايج

زمان انتقال دادهها از Memory به واسطه DMA به یک ماژول AXIS برابر با می اشد و زمان دریافت دادهها نیز برابر با 1.438 ms میباشد. لازم به ذکر است که فرکانس کاری مدار 100 MHz میباشد. نتایج بدست آمده نشان میدهد که انجام محاسبات زیاد در لایه های مختلف شبکه به صورت سختافزاری نسبت به حالت پیادهسازی نرمافزاری سرعت بیشتری دارد. با پیادهسازی شبکه کانولوشن مدنظر به صورت سختافزاری، در PC با مشخصات Intel Core i7-8750H @ 2.20GHz به اندازه حدود ۷۲۰۰۰ برابر افزایش سرعت خواهیم شد؛ در صورتی که صرفا لایههای Convolution را به صورت سختافزاری پیادهسازی کنیم، در PC به اندازه ۴۰ برابر و در PS به اندازه ۴۸ برابر بهبود سرعت خواهیم داشت.

- کاملا نرمافزاری بر روی PC: PC میلی ثانیه
 - کاملا نرمافزاری بر روی PS: ثانیه
- كاملا سختافزارى بر روى PL: ميلى ثانيه

جدول ۱- زمانبندی اجرای لایههای مختلف به صورت نرمافزاری

Layer	Name	Dimension	PC Time (ms)	PS Time (ms)	Time (ms)
Layer #0	Convolution	in: 784, out: 194688	396.3614	14,135.5	1.95472
Layer #0 activation	ReLU	in: 21632, out: 21632	7.0078	169.7	0.43264
Layer #1	MaxPooling	in: 21632, out: 21632	6.0443	164.6	0.43264
Layer #2	Convolution	in: 5408, out: 2230272	1,520.4479	36,425.4	22.3568
Layer #2 activation	ReLU	in: 7744, out: 7744	2.9997	84.2	0.15488
Layer #3	MaxPooling	in: 7744, out: 6400	2.9995	59.5	0.14144
Layer #4	Flatten	in: 1600, out: 1600	0	1.1	-
Layer #5	Dense	in: 1600, out: 10	5.0367	88.8	0.176
Layer #5 activation	Softmax	in: 10: out: 10	0	0.1	0.005

جمع بندي

در این پروژه به بررسی و مقایسه شبکههای عصبی MLP و CNN در کاربرد تشخیص تصویر پرداختیم و ماژولها و لایههای مختلف را از لحاظ نرمافزاری و سختافزاری مقایسه کردیم.

از نکات مهمی که به آن پی بردیم این بود که چه لایههایی Bottleneck طراحی ما بوده و بهتر است آن را به صورت سختافزاری پیادهسازی کرد. از طرفی چه لایهای را میتوان به صورت نرمافزاری پیادهسازی کرد تا از پیچیدگی زیاد کاسته شود. به طور خاص در این پروژه با این معماریCNN دیدیم که یکی از Bottleneck های اصلی سیستم، هر دو لایه Convolution بود و زمان بسیار زیادی را صرف محاسبات می کرد؛ در طراحیهای Real اصلی سیستم، هر دو لایه بیشتر خود را نشان می دهد. یکی از تکنیک های مورد استفاده برای حل این مشکل طراحی و پیاده سازی سخت افزاری لایه زمانبر و قرار دادن آن به صورت Accelerator در کنار واحد CPU می باشد.

. در آینده می توان علاوه بر قسمت Evaluation، قسمت train کردن را نیز به صورت سخت افزاری پیاده سازی کرد؛ زیرا یک بخش عظیمی از زمان در train کردن سپری می شود و می توان از این موضوع به خوبی استفاده کرد و زمان train کردن را فوق العاده کاهش داد. همچنین با استفاده از پارامتری بودن تمام طراحی های انجام شده می توان با تغییر دادن پارامترها و کم و زیاد کردن لایه ها و همچنین استفاده از شبکه ها و معماری های دیگر، زمان اجرا را برای حالت های دیگر محاسبه کرد تا این اطلاعات دید خوبی برای طراحان داشته باشد.

مراجع اصلي

- 1. http://www.pynq.io/
- 2. https://zynq.io/
- 3. https://www.xilinx.com/support/university/xup-boards/XUPPYNQ-Z2.html
- 4. https://pyng.readthedocs.io/en/v2.3/
- 5. https://github.com/alexforencich/verilog-axis
- 6. https://www.hackster.io/whitney-knitter/axi4-lite-interface-wrapper-for-custom-rtl-in-vivado-2021-2-8a7009
- 7. https://www.xilinx.com/video/software/axi4-stream-interfaces.html