线

江

羰

鉄

江

## 西安电子科技大学

考试时间 120 分钟

试

颙

| 题号 | _ | <br>= | 四 | 总分 |
|----|---|-------|---|----|
| 分数 |   |       |   |    |

- 1. 考试形式: 闭卷 ✓ 开卷口; 2. 本试卷共四大题, 满分 100 分;
- 3. 考试日期:
- 玍

月

日: (答题内容请写在装订线外)

## 一、 选择题(每小题2分,共10分)

- 1. 以下典型 CMOS 逻辑电路结构中,多级不能直接级联的是 [ ]
- (A) 全互补 CMOS 逻辑电路结构.
- (B) 多米诺逻辑电路结构.
- (C) 伪 NMOS 逻辑电路结构.
- (D) 动态 CMOS 逻辑电路结构.
- 2. 以下几种典型 MOS 集成电路设计实现方法中,设计与实现复杂度最高的是
- (A) 门阵列.
- (B) 标准单元.
- (C) 全定制.
- (D) 门海.
- 3. 在集成电路版图设计  $\lambda$  规则中,如果生产工艺的特征尺寸为  $0.6 \mu m$ ,那么  $\lambda$  的具体数值是 [
  - (A)  $0.3 \mu m$ .
  - (B)  $0.6 \mu m$ .
  - (C)  $0.9 \mu m$ .
  - (D)  $1.2 \mu m$ .

| 4. 以下 A/D 转换器电路结构中,转换速度最慢的是 [    | ]              |
|----------------------------------|----------------|
| (A) 算法 A/D 转换器.                  |                |
| (B) 双积分型 A/D 转换器.                |                |
| (C) 逐次比较型 A/D 转换器.               |                |
| (D) 快闪式(flash)A/D 转换器.           |                |
|                                  |                |
| 5. 以下典型 CMOS 逻辑电路结构中,存在静态直流功耗,   | 属于有比电路的是       |
| [ ] (A) 全互补 CMOS 逻辑电路结构.         |                |
| (B) 多米诺逻辑电路结构.                   |                |
| (C) 伪 NMOS 逻辑电路结构.               |                |
| (D) 动态 CMOS 逻辑电路结构.              |                |
|                                  |                |
| 二、 填空题(每小题 4 分, 共 20 分)          |                |
| 1. 集成电路设计生产中的光刻工艺,是实现将           | 图形转换           |
| 到上各种薄膜图形的工艺步骤,其中所用的光             | 比刻胶分为          |
| 和两种。                             |                |
|                                  |                |
| 2. 集成电路掩模版图设计正确性检查主要包括检查版图       |                |
| 的、是否存在电路连接错误的                    |                |
| 取元器件参数(包括寄生参数)及相关连接的             |                |
| 与版图电路比较的4项主要内容                   | <del>Š</del> . |
|                                  |                |
| 3. 按照设计实现方法不同,可将集成电路分为从晶体管线      | 级进行设计与优化的      |
| 和在厂家提供的半成品基础上进行设计优               |                |
| 两种类型,其中采用在通用母片基础上完成最终设计的包        | 见括有布线通道的       |
|                                  |                |
|                                  |                |
| 4. 表示 A/D 转换器精度的指标是分辨率,对于 n 位的 A | /D 转换器,若其满刻    |
| 度输入电压为 UFSR,则其量化电平 UQ=           | ,理论量化误差是       |
| , A/D 转换器的分辨率每提高一位               | ,其量化信噪比提高      |
| dB。表示 A/D 转换器速度的指标是              | 0              |

| 5. MC | S 晶体管的性能与 | _有很强的依赖关系。  | 当沟 |    |
|-------|-----------|-------------|----|----|
| 道的_   | 越小,       | 管子的特征频率和跨导_ | ,且 | 集成 |
| 度     | o         |             |    |    |


## 三、 简答题(每小题10分,共40分)

1. 在集成电路设计的不同阶段中,需要反复进行电路的仿真测试。请指出所要进行的仿真具体有哪一些,各自的功能和特点是什么?(10分)

2. 请简述二氧化硅(SiO2)薄膜在集成电路中的作用,以及采用热氧化法生成 SiO2 薄膜的工艺特点(10分)。

3. 从1位全加器求和与进位的逻辑表达式中可以提取出两个只与本位加数与被加数相关的函数——进位产生函数 G 和进位传递函数 P,请写出 G 和 P 函数的逻辑表达式,并说明它们与本位求和后的进位输出及本位进位输入之间的关系。(10分)

4. 请说明以下电路实现的功能以及电路中各个 MOS 管的作用 (10 分)。



## 四、 设计题(2小题,共30分)

1. 请设计出实现如下逻辑表达式的动态 CMOS 结构的晶体管级逻辑电路 (15 分)。

$$F = \overline{(A + B \bullet C) + (D \bullet E)}$$

2. 请绘制 8-bit, 2 进制补码并行加/减法器的电路结构框图(15分)。