|  |  |
| --- | --- |
| **Описание: Gerb-BMSTU_01** | **Министерство науки и высшего образования Российской Федерации**  Калужский филиал  федерального государственного бюджетного  образовательного учреждения высшего образования  ***«Московский государственный технический университет имени Н.Э. Баумана (национальный исследовательский университет)»***  ***(КФ МГТУ им. Н.Э. Баумана)*** |

**ФАКУЛЬТЕТ** ***ИУК «Информатика и управление»\_\_\_\_\_\_\_\_\_\_\_\_***

**КАФЕДРА** ***ИУК3 «Системы автоматического управления» \_\_\_\_\_***

**ОТЧЁТ**

**ЛАБОРАТОРНАЯ РАБОТА № 4**

**«Описание цифровых устройств в среде пакета WebPACK ISE на языке VHDL»**

**ДИСЦИПЛИНА: «Логическое проектирование цифровых систем управления»**

|  |  |  |
| --- | --- | --- |
| Выполнил: студент гр. ИУК3-51Б | | \_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_ (Смирнов Ф.С.)  (Подпись) (Ф.И.О.) |
| Проверил: | | \_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_ (Коновалов В. Н.)  (Подпись) (Ф.И.О.) |
| Дата сдачи (защиты):  Результаты сдачи (защиты): | | |
|  | - Балльная оценка:  - Оценка: | |

Калуга , 2023

**Цель:** Сформировать и закрепить практические навыки работы с программным пакетом WebPACK ISE

**Задачи:**

1. Изучить устройство стенда ЛСЦ-003;
2. Изучить методы взаимодействия с пакетом WebPACK ISE;
3. Создать принципиальную схему в среде редактора ECS;
4. Выполнить испытание реализованного цифрового устройства на стенде ЛСЦ-003;

**ТЕОРЕТИЧЕСКАЯ ЧАСТЬ**

Изучим устройство стенда ЛСЦ-003, используя схему расположения основных элементов стенда (рис. 1)



Рисунок 1 - Схема расположения основных элементов стенда ЛСЦ-003

Для начала работы с пакетом WebPACK ISE необходимо запустить окно *Навигатора проекта* (рис. 2)


**

Рисунок 2 - Основное окно Навигатора проекта пакета WebPACK ISE

Основное взаимодействие происходит в окне исходных модулей проекта. Расположение модулей имеет иерархическую структуру, включая описание проектируемого устройства и описание тестовых воздействий, используемых в процессе моделирования.

**ПРАКТИЧЕСКАЯ ЧАСТЬ**

Таблица 1 – Таблица истинности семисегментного индикатор

|  |  |  |  |  |  |  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- |
| **X8** | **X4** | **X2** | **X1** | **a** | **b** | **c** | **d** | **e** | **f** | **g** |  |
| 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | **0** |
| 0 | 0 | 0 | 1 | 1 | 0 | 0 | 1 | 1 | 1 | 1 | **1** |
| 0 | 0 | 1 | 0 | 0 | 0 | 1 | 0 | 0 | 1 | 0 | **2** |
| 0 | 0 | 1 | 1 | 0 | 0 | 0 | 0 | 1 | 1 | 0 | **3** |
| 0 | 1 | 0 | 0 | 1 | 0 | 0 | 1 | 1 | 0 | 0 | **4** |
| 0 | 1 | 0 | 1 | 0 | 1 | 0 | 0 | 1 | 0 | 0 | **5** |
| 0 | 1 | 1 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | **6** |
| 0 | 1 | 1 | 1 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | **7** |
| 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | **8** |
| 1 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | **9** |
| 1 | 0 | 1 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | **A** |
| 1 | 0 | 1 | 1 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | **B** |
| 1 | 1 | 0 | 0 | 0 | 1 | 1 | 0 | 0 | 0 | 1 | **C** |
| 1 | 1 | 0 | 1 | 1 | 0 | 0 | 0 | 0 | 1 | 0 | **D** |
| 1 | 1 | 1 | 0 | 0 | 1 | 1 | 0 | 0 | 0 | 0 | **E** |
| 1 | 1 | 1 | 1 | 0 | 1 | 1 | 1 | 0 | 0 | 0 | **F** |

Напишем код дешифратора для 7-ми сегментного индикатора.

library IEEE;

use IEEE.STD\_LOGIC\_1164.ALL;

use IEEE.STD\_LOGIC\_ARITH.ALL;

use IEEE.STD\_LOGIC\_UNSIGNED.ALL;

-- Uncomment the following lines to use the declarations that are

-- provided for instantiating Xilinx primitive components.

--library UNISIM;

--use UNISIM.VComponents.all;

entity Decomp is

Port (

X8 : in STD\_LOGIC;

X4 : in STD\_LOGIC;

X2 : in STD\_LOGIC;

X1 : in STD\_LOGIC;

A : out STD\_LOGIC;

B : out STD\_LOGIC;

C : out STD\_LOGIC;

D : out STD\_LOGIC;

E : out STD\_LOGIC;

F : out STD\_LOGIC;

G : out STD\_LOGIC

);

end Decomp;

architecture Behavioral of Decomp is

begin

A <= (not X8 and X4 and (not X2) and (not X1))or (X8 and X4 and (not X2) and X1) or (X8 and (not X4) and X2 and X1) or (not X8 and (not X4) and (not X2) and X1);

B <= (not X8 and X4 and X2 and (not X1))or (not X8 and X4 and (not X2) and X1) or (X8 and X4 and (not X1)) or (X8 and X2 and X1);

C <= (X8 and X4 and X2 )or (X8 and X4 and (not X2) and (not X1)) or (not X8 and (not X4) and X2 and (not X1));

D <= (not X8 and (not X4) and (not X2) and X1)or (not X8 and X4 and (not X2) and (not X1)) or (X8 and (not X4) and X2 and (not X1)) or (X4 and X2 and X1);

E <= (not X8 and X1)or(not X4 and (not X2) and X1) or (X4 and (not X2) and (not X8));

F <= (X8 and X4 and (not X2) and X1)or (not X8 and (not X4) and X1) or (not X8 and X2 and X1) or (not X8 and (not X4) and X2);

G <= (not X8 and (not X4) and (not X2))or (not X8 and X4 and X2 and X1) or (X8 and X4 and not X2 and not X1);

end Behavioral;




Рисунок 1 – проверка кода в ModelSim