

智能仪器设计基础（一）

西安交通大学



主讲人：曾翔君

05

智能仪器的微处理器系统 —数字电路基础

01

数字信号的传递方式




- 单端逻辑电路的信号传输以电源地为公共参考，它应用广泛，涵盖了TTL（双极性晶体管）工艺和CMOS（互补PMOS+NMOS）工艺制造的各种数字集成电路，且制定了各种不同等级的电平标准，这些电平标准与电路的供电电源电压 V_{CC} 相关
- 差分逻辑电路则以互补的两条输出信号线之间的差分电压大小规定了逻辑“1”和“0”，它们主要被应用于高速数字电路且具有较好的抗共模干扰的能力

表 6-1 普通单端 TTL、LVTTTL、CMOS 和 LVC MOS 电平标准（输入规范）

电平标准	电源电压 V_{DD}		V_{IL} (V)	V_{IH} (V)
	N: 正常范围 (V)	W: 宽范围 (V)		
TTL-5V	4.75-5.25	4.5-5.5	0.8	2.0
CMOS-5V	2-6	2-6	0.9 ($V_{DD}=4.5V$)	3.15 ($V_{DD}=4.5V$)
LVTTTL/LVC MOS-3.3V	3.0-3.6	2.7-3.6	0.8	2.0
LVC MOS-2.5V	2.3-2.7	1.8-2.7	0.7 ($V_{DD}=N$)	1.7 ($V_{DD}=N$)
LVC MOS-1.8V	1.65-1.95	1.2-1.95	0.35 V_{DD}	0.65 V_{DD}
LVC MOS-1.5V	1.4-1.6	0.9-1.6	0.35 V_{DD} ($V_{DD}=N$)	0.65 V_{DD} ($V_{DD}=N$)

03

输出电平和驱动能力




数字逻辑电路的负载能力和输入电流测试


表 6-2 普通单端 TTL、LVTTTL、CMOS 和 LVC MOS 电平标准（输出规范）

电平标准	V_{DD} 测试条件及温度 T ($V_{DD}=\text{Min}$, $T=25^{\circ}\text{C}$)	低电平输出要求		高电平输出要求	
		I_{OL}	$V_{OL}(\text{V})$	I_{OH}	$V_{OH}(\text{V})$
TTL -5V	4.75V 或 4.5V	8mA	<0.8	0.4mA	>2.4
CMOS -5V	4.5V	20uA	<0.1	20uA	>4.4
		4mA	<0.26	4mA	>3.98
LVTTTL-3.3V	3.0V	2mA	<0.4	2mA	>2.4
LVC MOS-3.3V	3.0V	100uA	<0.2	100uA	>2.8
LVC MOS-2.5V	2.3-2.7V	2mA	<0.7	2mA	>1.7
	1.8-2.7V	100uA	<0.2	100uA	>1.6
LVC MOS-1.8V	1.65-1.95V	2mA	<0.45	2mA	> $V_{DD}-0.45$
	1.2-1.95V	100uA	<0.2	100uA	> $V_{DD}-0.2$
LVC MOS-1.5V	1.4-1.6V	2mA	<0.25 V_{DD}	2mA	>0.75 V_{DD}
	0.9-1.6V	100uA	<0.2	100uA	> $V_{DD}-0.2$


单端数字逻辑芯片的输入/输出电路(1)




(a) Totem Pole




(b) Push-pull



(c) Open-drain




(d) Open-emitter



(e) Tri-state

单端数字逻辑芯片的输入/输出电路(2)




CMOS电路的等效动态开关模型

- CMOS输出导通电阻 R_{on} 与输入栅极结电容 C_{in} 构成一个一阶RC电路，其时间常数 $\tau=R_{on}\cdot C_{in}$ 会对逻辑电路的速度带来重要的影响
- 输入结电容 C_{in} 会通过 R_{on} 从电源吸收功率，进而又通过 R_{on} 全部消耗，在传输高速信号时，会带来不可忽视的功耗，可估计为： $P=C_{in}\cdot(V_{DD})^2/2\cdot f$ ，其中 f 为信号的频率


05

基本的门电路和存储器(1)




```
assign C=A&B;
```

与门




```
assign C=A|B;
```

或门





```
assign B=~A;
```

非门（反相器）




```
`timescale 1ns /100ps  
assign #2 B=A;
```

缓冲器（带时延调节）




```
tri C;  
assign C=(B==1)?A:'bz';
```

三态门



```
assign D=(C==1)?A:B;
```

多路选择器



```
assign D=(A^B)|(~C);
```

复合门电路(例)

1.说明:

未申明时A-D信号线均为wire型

wire定义: 普通信号线

tri定义: 三态信号线

2.电平定义:

低电平: 'b0'

高电平: 'b1'


高阻态: 'bz'

未知态: 'bx'

基本门电路及其Verilog HDL的描述

05


基本的门电路和存储器(2)



```

module D_trigger(clk,d,q,nq,s,r)
input clk,d,s,r;
output q,q_n;
reg q;
always@ (posedge clk)
begin
    if(r) q<=1b'1;
    else if(s) q<=1b'0;
    else q<=d;
end
assign q_n=~q;
endmodule

```





```




module D_trigger(clk,d,q,q_n,rst)
input clk,r,s,rst;
output q,q_n;
reg q;
always@ (posedge clk)
begin
    if(r==1&&s==0) q<=/rst&1b'0;
    else if(r==0&&s==1) q<=/rst&1b'1;
    else q<=q;
end
assign q_n=~q;
endmodule

```



触发器的Verilog HDL语言描述



SRAM和DRAM的基本存储单元的区别

E²PROM的原理和存储结构

- 控制栅和漏极上加编程电压，利用热电子注入或隧道效应来给浮栅充电
- 浮栅电荷可保持**10**年以上
- 反复读写会引起寿命的下降（**10**万次左右的循环寿命）






铁电存储器的特性和存储单元结构

- 采用铁电晶体作为存储介质，利用铁电效应存储数字位“1”和“0”
- FRAM的写入和读出速度非常快，几乎与普通RAM的速度相当
- FRAM反复读写几乎不影响其寿命
- FRAM利用电场进行编程，因此具有超低功耗
- FRAM的缺点是其工艺比较复杂，且与常规CMOS集成工艺不兼容
- 集成度远远低于Flash存储器，造成其容量比较小

表 6-4 典型非易失性存储器的性能比较

器件名	类型	读时间	容量、擦除和编程时间	寿命	保持时间	电源功耗
AT28HC256	E ² PROM	70ns	32K×8, 1~64 字节页编程 页编程时间: 3~10ms	1~10 万次	10 年	5V/ 80mA
MX29GL256F	NORFlash	90ns	32M×8, 分为 256 个段 字编程: 10us; 段擦除: 0.5s	10 万次	20 年	3.3V/ 10mA
HY27UF081G2A	NAND Flash	随机: 25us 顺序: 30ns	128M×8, 64 页×1024 块 页编程: 200us; 块擦除: 2ms	10 万次	10 年	3.3V/ 10mA
FM3808	FRAM	70ns	32K×8, 写时间: 70ns 读写周期: 130ns	1000 亿次	10 年	5V/ 10mA


存储器阵列 (1)



SRAM阵列组成和外部总线时序

08

存储器阵列 (2)





DRAM存储器的结构

引脚	功能
CK, /CK	时钟信号。CK和/CK为差分时钟输入，所有的地址和控制信号在CK的上升沿和/CK下降沿的被采样，而输出数据则在CK和/CK的双边沿均能输出
CKE	时钟使能。高有效，使能或禁止内部时钟电路、输入缓冲器和输出驱动器。
/CS	芯片选择
/RAS,/CAS,/WE	控制输入，与/CS一起定义了对芯片的控制命令输入
DM	对写入数据的屏蔽。在写操作时，若采用到此信号为高，则数据将不被写入芯片。
BA0,BA1	BANK选择。其编码决定SDRAM中的哪一个BANK被选中（例子为4个BANK）
A0~A11	地址输入。决定了存储单元的行A0-A11和列地址A0-A8（例子共有4K×512个单元存储单元）
DQ0~DQ15	双向数据总线（每个存储单元为16个位）
DQS	数据选通信号。读操作时为输出信号，与输出数据边沿对齐；写操作时为输入信号，与输入数据中心对齐

- DRAM存储器利用电容保存的信息一般只能保留几十毫秒，所以需要不断进行状态的刷新，这使得其内部设计了复杂的自动执行电路，而外部微处理器对DRAM进行读写访问也需要与内部自动刷新等功能进行冲突的协调，这些因素促使DRAM的外部接口电路不同于SRAM和Flash ROM所采用的异步读写时序，而是采用同步时序，此类DRAM也被叫做同步DRAM（SDRAM）

命令 \ 引脚名	/CS _□	/RAS _□	/CAS _□	/WE _□	CKE _□
ACT _□	L _□	L _□	H _□	H _□	X _□
READ _□	L _□	H _□	L _□	H _□	X _□
WRITE _□	L _□	H _□	L _□	L _□	X _□
PRE _□	L _□	L _□	H _□	L _□	X _□
REFA _□	L _□	L _□	L _□	H _□	H _□
REFS _□	L _□	L _□	L _□	H _□	L _□



SDRAM的读写访问时序 (例)



谢谢观看