

智能仪器设计基础（一）

西安交通大学


主讲人：曾翔君

05

智能仪器的微处理器系统 —通用数字电路设计（II）

基于宏单元模型时序逻辑电路设计（1）

【例】一个交通灯电路包括红灯R、绿灯G和黄灯Y三个输出，它们被1秒为周期的时钟推动循环点亮。其中红灯亮3秒，进而绿灯亮3秒，最后黄灯亮1秒。下图给出了时序图。设计一个同步时序逻辑电路来实现该交通灯的功能。



基于宏单元模型时序逻辑电路设计 (2)

步骤一：输出逻辑电路设计

CK	Q_{1n}	Q_{2n}	Q_{3n}		R	G	Y
1	0	0	0		1	0	0
2	0	0	1		1	0	0
3	0	1	0		1	0	0
4	0	1	1		0	1	0
5	1	0	0		0	1	0
6	1	0	1		0	1	0
7	1	1	0		0	0	1

$$R = \overline{Q_{1n}} \overline{Q_{2n}} + \overline{Q_{1n}} \overline{Q_{3n}}$$

$$G = (Q_{1n} \oplus Q_{2n}) Q_{3n} + Q_{1n} \overline{Q_{2n}}$$

$$Y = Q_{1n} Q_{2n} \overline{Q_{3n}}$$


- 每个时钟周期，逻辑电路都会进行一次状态的更新
- 无论输出是否变化，触发器的状态随着时钟周期被改变

01

基于宏单元模型时序逻辑电路设计 (3)

步骤二：状态转换图

步骤三：状态控制矩阵



CK	Q_{1n}	Q_{2n}	Q_{3n}	Q_{1n+1}	Q_{2n+1}	Q_{3n+1}
	0	0	0	0	0	1
	0	0	1	0	1	0
	0	1	0	0	1	1
	0	1	1	1	0	0
	1	0	0	1	0	1
	1	0	1	1	1	0
	1	1	0	0	0	0
	1	1	1	x	x	x

使用无关项：

$$Q_{1n+1} = Q_{2n} Q_{3n} + Q_{1n} \overline{Q_{2n}}$$


$$Q_{2n+1} = \overline{Q_{1n}} (Q_{2n} \oplus Q_{3n}) + Q_{1n} Q_{3n}$$

不使用无关项：

$$Q_{3n+1} = \overline{Q_{1n}} \overline{Q_{3n}} + Q_{1n} \overline{Q_{2n}} \overline{Q_{3n}}$$

- 冗余状态可以通过异步清零来复位——上电复位
- 当具有上电复位功能时，冗余状态可用于卡诺图化简


基于宏单元模型时序逻辑电路设计（4）



以二进制计数器为核心的同步逻辑电路

- 状态控制逻辑电路实际上是一个二进制计数器
- 宏单元模型可通过计数器来实现


基于查找表模型的时序逻辑电路设计（1）




同步时序逻辑的电路设计查找表模型

基于查找表模型的时序逻辑电路设计 (2)

【例】



霓虹灯时序图



利用查找表设计同步时序电路实例

基于查找表模型的时序逻辑电路设计（3）


x	Q_{2n}	Q_{1n}	Q_{0n}		Q_{2n+1}	Q_{1n+1}	Q_{0n+1}
0	0	0	0		1	0	0
0	1	0	0		1	1	0
0	1	1	0		1	1	1
0	1	1	1		0	0	0
1	0	0	0		1	1	1
1	1	1	1		1	1	0
1	1	1	0		1	0	0
1	1	0	0		0	0	0

状态控制矩阵

A15-A0	D7-D0	A15-A0	D7-D0
0000H	0000 0100b	000BH	0000 0100b
0001H		000CH	0000 0000b
0002H		000DH	
0003H		000EH	0000 0100b
0004H	0000 0110b	000FH	0000 0110b
0005H		0010H	
0006H	0000 0111b	⋮	⋮
0007H	0000 0000b	7FFFH	
0008H	0000 0111b	8000H	
0009H		⋮	⋮
000AH		FFFFH	

存储器中查找表的内容

逻辑电路的Verilog语言描述 (1)



//////////////////////////////// Verilog电路级描述源代码示例 //////////////////////////////////

```
module Light (CK,x,L1,L2,L3) //模块名和输入输出信号定义
```

```
input CK, x;
```

```
output L1,L2,L3;
```

```
reg q1,q2; //状态锁存器的定义
```

```
assign L1=~((~q1)|(~q2)); //宏单元模型输出组合逻辑电路的描述
```

```
assign L2=q1;
```

```
assign L3=q1&q2;
```

```
always@ (posedge, CK) //状态反馈和输入的组合同步电路设计以及状态机的更新
```

begin

```
q1<=(~x)&(q1^q2) | x& (q1^~q2); //符号^为异或计算, ^~为同或计算
```

```
q2<=~q2;
```

end

endmodule

03

逻辑电路的Verilog语言描述 (2)

////////// Verilog行为级描述源代码示例 //////////////////////////////////////

```
module Light (CK,x,L1,L2,L3)  //模块名和输入输出信号定义
input CK, x;
output L1,L2,L3;
reg [1:0]state_counter;      //状态计数器的定义
wire [2:0]singal;
always @(posedge CK)        //在输入信号作用下状态机的切换以及更新
begin
    if(x==0&& state_counter!=3)    state_counter<= state_counter +1;
        else if(x==0&& state_counter==3) state_counter<= 0;
        else if(x==1&& state_counter!=0) state_counter<= state_counter -1;
        else                        state_counter<= 3;

case (state_counter)    //当前状态所对应的输出信号状态赋值
    2'b00: signal<=2'b000;
        2'b01: signal<=2'b100;
        2'b10: signal<=2'b110;
        2'b11: signal<=2'b111;
endcase

end
assign L1=singal[2];      //输出信号
assign L2=singal[1];
assign L3=singal[0];
endmodule
```

03

逻辑电路的Verilog语言描述 (3)

////////// Verilog行为级描述源代码示例 //////////////////////////////////////

module Light (CK,RST0,RST1,R,G,Y) //模块名和输入输出信号定义

input CK, RST0,RST1;

output R,G,Y;

reg [2:0]state_counter; //状态计数器的定义

wire [2:0]singal;

always @(posedge CK) //在输入信号作用下状态机的复位、切换以及更新

begin

if(RST0==1 & RST1==0 | state_counter==7) state_counter<=0;

else state_counter<=state_counter+1;

end

always @(posedge CK) //当前状态所对应的输出信号状态赋值

begin

if(state_counter<=3) signal<=3b'100;

else if(state_counter<=6) signal<=3b'010;

else signal<=3b'001;


end

assign R=singal[2]; //输出信号

assign G=singal[1];

assign Y=singal[0];

endmodule





谢谢观看