


Livello di micro-architettura


INPUT/OUTPUT

Interfaccia di I/O

- Ogni dispositivo di I/O è collegato al bus di sistema attraverso un'interfaccia
 - **Interfaccia**: insieme di circuiti logici con funzione di **adattamento** dei segnali del dispositivo al bus



Interfaccia di I/O



49

Indirizzamento dei dispositivi di I/O

- La comunicazione tra il processore (o la memoria) e un dispositivo di I/O avviene attraverso i registri (o porte) presenti nell'interfaccia del dispositivo
- I registri del dispositivo sono accessibili in lettura e scrittura, al pari delle celle di memoria
 - a ciascun registro è associato un numero che lo identifica (indirizzo)
- L'indirizzamento delle porte di I/O può avvenire secondo due modalità:
 - **memory-mapped-I/O**
 - **isolated I/O**

50


Memory-mapped I/O

- I registri di un modulo di I/O sono considerati come normali celle di memoria, quindi identificati da un indirizzo
 - Lo **spazio di indirizzi** è in parte riservato alla memoria e in parte alle porte di I/O
- Il set di istruzioni macchina non comprende istruzioni dedicate per la lettura/scrittura delle porte di una periferica
 - Si utilizzano le **stesse istruzioni** definite per accedere alla memoria
- Tecnica utilizzata inizialmente nel PDP-11 e abbandonata successivamente nei microprocessori a 8 e 16 bit più diffusi
 - Attualmente è utilizzata nelle macchine RISC

51

Memory-mapped I/O: esempio


- Larghezza del bus indirizzi = 16 bit
- Dimensione dello spazio di indirizzi (n. locazioni)
 - $2^{16} = 2^6 \cdot 2^{10} = 64K = 65536$
- Indirizzi numerati da 0 a 65535



52

Memory-mapped I/O: esercizio

- Bus indirizzi: 32 bit
- Se i due bit più significativi sono 00 → indirizzamento a I/O
- Quante celle di memoria (RAM) sono indirizzabili?



53

Isolated I/O

- Lo spazio di indirizzamento delle porte di I/O è **separato** da quello della memoria principale
- Si utilizzano appositi segnali di controllo per indicare se un indirizzo si riferisce a una locazione di memoria o a una porta di I/O
 - **MREQ**, **IORQ**
- Il set di istruzioni macchina comprende alcune istruzioni dedicate alle operazioni di I/O
 - Per accedere alle porte dei dispositivi di I/O si utilizzano apposite istruzioni di lettura e scrittura

54

Sincronizzazione con l'I/O

- I dispositivi di I/O operano in modo **asincrono** rispetto al processore
- Si rende quindi necessario un meccanismo di **sincronizzazione** tra CPU e dispositivi
 - Un dispositivo di input (es. tastiera) deve avvertire il processore quando un dato di ingresso (carattere) è disponibile
 - Un dispositivo di output (es. stampante) deve avvertire il processore quando ha terminato di produrre dati in uscita
- La sincronizzazione si realizza attraverso i registri di stato e di controllo dell'interfaccia di I/O del dispositivo

55

Tecniche di sincronizzazione con l'I/O

- I meccanismi di sincronizzazione si differenziano per il diverso livello di coinvolgimento della CPU nell'operazione di I/O
 - **I/O programmato**
 - I dati sono scambiati tra il modulo di I/O e la CPU
 - La CPU assume il pieno controllo dell'operazione di I/O, compreso il rilevamento dello stato del dispositivo, l'invio di un segnale di lettura/scrittura e il trasferimento dei dati
 - **I/O guidato da interrupt**
 - I dati sono scambiati tra il modulo di I/O e la CPU
 - Quando il dispositivo è pronto per una operazione di I/O, l'interfaccia del dispositivo invia alla CPU un segnale di interruzione
 - **Accesso diretto in memoria (DMA)**
 - I dati sono scambiati direttamente tra il modulo di I/O e la memoria principale, senza coinvolgere la CPU

56

I/O programmato

- Il controllo dell'operazione di I/O è **totalmente demandato** alla CPU
- Durante un'operazione di I/O la CPU ripete le seguenti operazioni:
 - Invio di un segnale di controllo per attivare il dispositivo interessato e determinare l'operazione da effettuare
 - Lettura del registro di stato dell'interfaccia del dispositivo
 - Test dei bit di stato per verificare se il dispositivo è pronto
 - Lettura (o scrittura) del dato
 - trasferimento del dato dal buffer del dispositivo a un registro del processore (o viceversa)

57


I/O guidato da interrupt

- Quando un dispositivo di I/O ha bisogno di essere servito, la sua interfaccia invia alla CPU un segnale asincrono detto **interrupt**
- Per segnalare un interrupt
 - un numero viene inviato alla CPU mediante il bus dati
 - la CPU interrompe l'esecuzione del programma corrente e salva il contesto computazionale
 - la CPU salta all'esecuzione di una procedura di servizio dell'interrupt (**Interrupt Service Routine - ISR**)
- Terminata l'esecuzione della ISR, la CPU riprende l'esecuzione del programma corrente
- In questo modo si ha una maggiore efficienza nell'esecuzione dei programmi:
 - la CPU può continuare a eseguire altre istruzioni del programma in corso d'esecuzione, mentre un'operazione di I/O è ancora in corso

60

Ciclo di istruzione con interrupt

- Per eseguire una ISR, viene aggiunto **un ciclo di interruzione** al ciclo di istruzione



63


Gestione di interrupt annidati

- Un metodo per gestire interrupt annidati consiste nella **disabilitazione delle interruzioni**
- Le interruzioni sono disabilitate prima di eseguire una ISR, e riabilite al termine della ISR
 - Si usa un **flag** di disabilitazione degli interrupt presente nella **PSW**
- L'interruzione che si verifica durante l'esecuzione di una ISR rimane pendente e verrà servita solo dopo aver riabilitato gli interrupt
- Le interruzioni sono servite semplicemente in ordine sequenziale
 - Svantaggio: Non tiene conto delle priorità

75

Gestione di interrupt annidati

- Un altro metodo per gestire interrupt annidati consiste nel tener conto delle **priorità** assegnate ai vari dispositivi di I/O
 - Se durante l'esecuzione di una ISR arriva una richiesta di interrupt, questa viene servita solo se ha priorità maggiore dell'interrupt correntemente servito
 - La procedura di servizio di un interrupt può essere interrotta solo da un interrupt proveniente da un dispositivo con priorità maggiore



76


Direct Memory Access (DMA)

- L'I/O guidato da interrupt, nonostante sia più efficiente del semplice I/O programmato, richiede ancora l'intervento della CPU
 - Ciò risulta particolarmente sconveniente se il trasferimento dei dati riguarda la **memoria**
- Per il trasferimento di grandi quantità di dati è necessaria una tecnica più efficiente: l'accesso diretto alla memoria o **DMA (Direct Memory Access)**

80

Direct Memory Access (DMA)

- Il trasferimento di un blocco di dati tra memoria e modulo di I/O è effettuato da un controllore HW, detto **DMAC (Direct Memory Access Controller)**
 - Il DMAC è collegato al bus di sistema
 - Il DMAC sostituisce il processore nel caso di trasferimenti tra memoria e modulo di I/O
 - Il DMAC è in grado di simulare il processore



81

Direct Memory Access (DMA)

- Il processore interviene solo all'inizio e alla fine del trasferimento di un blocco di dati:
 - invia al DMAC le informazioni riguardanti
 - il tipo di operazione (R/W)
 - l'indirizzo del dispositivo
 - la locazione di memoria a partire dalla quale si legge o si scrive il blocco
 - il numero di parole da leggere o scrivere
 - esegue altre istruzioni sino a quando il DMAC non gli invia un segnale di trasferimento completato

82

Moduli di un elaboratore

