NPU V1.5 数据组织格式专项：各类数据在各级存储里怎样摆

> Owner: WangYizhao | 2026-10-24 | NPU Architecture V1.5 | 状态：专项说明稿，汇总各模块篇已定的格式；格式以各模块篇为准，§7 是一致性核对的评审输入，§8 是未定项。10-24 按 55 / 56 / 57 号统一调整：打包规则 P-1…P-6 与 SFD（§3.1）、树记录 128 节点格式（§6 (e)）、attention 行状态 264 B（§4.3）、梯度例外 MXFP8（§5.3）、§7 第 4 条已按 B-05 改。

0 读这份文档之前

- 目的。V1.4 的数据格式分散在十几篇里：DDR 布局在 MAE_ENG 篇，入站变换在 MAE_NI_INT 篇，L2 区域在 L2_SRAM 篇，WB / AB 的映射在 L1_WB、L1_AB、L1 集成三篇，pod 内存储在 MXU_FEED 篇与 MXU Spec，出口格式在 MXU_EXIT 篇，部分和归约在 HUB_RHUB 篇，列表与调用记录在 HUB_NOC 篇与 CIF 篇，量化规则在整体集成篇第 5 章。本篇按数据类型把它们串成一条线：权重、激活与残差、KV、部分和与梯度、列表与记录，每类从 DDR 或共享内存一路写到 pod 寄存器堆，说清每一级怎么摆、在哪一点由谁换成下一级的格式。
- 读者是有 NPU 设计经验、第一次接触本项目的工程师。读完 §1 应能说出存储分几级、每级的物理粒度；读完 §2 到 §6 的任一节，应能对一个具体字节说出它在下一级落到哪里。
- 本篇不新增硬件条款。句末括号写出处（例如"（L1_WB 篇 §4.2.2）"），数字只抄已定值；各篇之间口径不一处不在本篇改，逐条列在 §7。
- 矩阵符号：T 为 token 数，K 为归约维，M 为输出通道维，D 为参与反传的 token 数，k / m 为一次小块的归约 / 输出通道大小，K_t 为前向在训练窗口内的 K 分块长度。权重 W 为 $M \times K$，前向 $Y_{T\times M} = X_{T\times K} W^{\mathsf{T}}$，反传 $dX_{D\times K} = dY_{D\times M}\, W$。图中输出通道的编号写 m0、m1…，输入通道（归约维）的编号写 k0、k1…，两者对称；不用 i，免得被读成 input channel。行主序映射式里的行号（即输出通道）也写 m；单独出现并带取值的 m（如缺省 $m = 256$）仍是一次小块的输出通道数。引用的四张转置专题图（FIG-V15-TRANSPOSE-FLOW、FIG-V15-L1_WB-TRAINWIN、FIG-V15-MXU_FEED-S2、FIG-V15-DATAFLOW-MKT）也已统一改为 m0、m1…。"K 组"指 32 个输入通道一组。attention 一节的 key、head_dim 维与 tile 另用 key / d / j 标注，不与上面的 k、m 混用。
- 图解体例：每个关键布局配一张缩小例的数值图（矩阵缩成几行几列、bank 缩成几个），格子里写具体数值，按处理顺序分面板；图下逐面板给读法，并注明实际尺寸，机制与缩小例相同。图中数字都由 `_build/draw_layout_*.py` 生成，脚本对数值做断言自检（落位往返、无 bank 冲突、字节合计、编码往返、分块求和与直接计算逐位相同）。已有的转置专题图（FIG-V15-TRANSPOSE-FLOW、FIG-V15-L1_WB-TRAINWIN、FIG-V15-MXU_FEED-S2、FIG-V15-DATAFLOW-MKT）直接引用，不重画。
- 字节口径与源文一致：KB 按各篇原文（MXU Spec 记 1 KB = 1000 B），L2 容量记 2 MiB。

1 存储层次一览

一个字节从 DDR 到阵列要经过四级存储，每级的物理粒度不同，格式在级与级之间的固定几个点上变换。

1.1 DDR 与共享内存

DDR 16 GB，只经 MAE 生成请求、NI 的 M0 口访问，核没有 DDR 口（整体集成篇 §4.1）。DRAM 有效字节按 64 B 计：每笔 AXI 请求 32 B，同一 64 B 单元的两笔背靠背发出、中间不插别的请求，全部读写按地址升序成批（MAE_ENG 篇 §4.2.1）。M0 入流不超过 19.2 B/拍。共享内存指系统 SRAM（256 KB）与 DDR P1 的共享区，只经 M1 口读写，每方向不超过 0.8 B/拍；调用描述符、调用输入输出记录、KV 计划都在这里（CIF 篇 §3.1、§5.3、§5.4）。DDR 里每类数据有自己的布局号，MAE 按布局号生成地址（MAE_ENG 篇 §4.1.5、§4.11）。

1.2 NI 入站路径

读回数据先进入站 FIFO（M0 口不小于 16 KB、M1 口 4 KB），再按请求带的目的标签分发：SDN 合计 32 B/拍，可按字节通道把一个 32 B 拆给 4 核，可同拍多播；每核有 1 KB 的 NI 写缓冲，是 WB 中权重与 K / V 的唯一写入口（MAE_NI_INT 篇 §2、§4.1；L1_WB 篇 §4.2.5）。入站路径上改变字内容或方向的只有三处：KRR（K 的解码、旋转、再量化）、V 展开（lo 常数与尺度修正）、WSH 权重形态级（训练核那一份权重的块尺度、置换与转置）；V^{T} 的列位散写只是地址计算（MAE_NI_INT 篇 §4.6.11）。WSH 有自己的暂存（RF 实例，32 个 bank 对 × 136 bit，双缓冲，17.4 KB），一次只装一个转置子段，子段长度 $L_w \le 512$，不限定 K_t（MAE_NI_INT 篇 §4.6.7）。

1.3 中央 L2

物理 2 MiB，由 32 个单端口 bank 组成，每个 bank 32 B 宽 × 2048 深；每 8 个 bank 一个象限（512 KiB），象限 q 硬连 D-40 下行第 q 道（L2_SRAM 篇 §4.1.1）。2 MiB 不再分 chunk 区与固定区两块定额，全部是一个由分区表按（模型, 调用种类, 位点）划分的池：随阶段换角色的区域（token chunk 池、KV 区、部分和溢出、$\tilde{s}$ 暂存、Verify 常驻、外设输入区、$d\tilde{g}$ / du 环等）与跨调用保留的区域（阈值套库、各列表环、属主核结果区、调用输入区、训练行掩码镜像环、PIN 小窗口）都只有基址、长度与保留属性，没有固定容量（L2_SRAM 篇 §4.1.2、§4.2.1、§4.3.1）。写入只有一个 32 B/拍的 hub 写口，NI 另有一条 32 B 客户通道；读出是四个象限读引擎（各 32 B/拍）与 NI 返回车道。每个区域一对单调计数：写完成以"该单位最后一个 32 B 行落 bank"为准，读完成以"该单位最后一次读出的信用全部返还"为准，单位随区域（KV 区 32 B 行、chunk 池完整 token 记录、列表环记录、结果区与调用输入区对象）（L2_SRAM 篇 §4.5.1）。V1.4 起 L2 不存任何权重平面（L2_SRAM 篇 §4.2.3、§4.2.8）。

1.4 L1

每核 448 KB，WB 288 KB 与 AB 160 KB 互不相交，都是单端口多 bank SRAM，双缓冲一律是同一组 bank 里的两个地址区（L1 集成篇 §4.1.1）。

- WB：64 个 68 bit 宽的 bank（每 bank 8 B 数字 + 4 bit 尺度字段），两两成对拼成一个 136 bit 字，共 32 对、每 bank 542 行；另有每 bank 挂一块 68 bit × 128 深的可切换区（数字位共 64 KB），按位点划给 WB 或 AB（L1_WB 篇 §1.1、§4.1）。136 bit 字是 WB 最小独立读写单位：作行字时是 32 个 4 bit 码 + 一个 E8M0，作 I 模式段时一段占 16 对（32 个 bank）、同一行地址、272 B。
- AB：本体 8 个 128 B 宽 × 96 深的单端口宏（每个 12 KB，带字节写掩码），加划给 AB 的可切换区；记录按 8 B 字存放、按 token 连续（L1_AB 篇 §4.1.1、§4.2.1）。

- LAND：D-40 落地 FIFO（重放 VC 不少于 88 flit，约 2.75 KB/核；flit 32 B）与段片解析器、段解包器，只用 RF（L1 集成篇 §4.2.1）。

1.5 pod 寄存器堆

每核 4 个 pod（pod 0 / 1 为 I-only，pod 2 / 3 为 I+S-T），每个 pod 一组 RF（MXU Spec §2.9）：hi 段环 2,176 B（8 段 × 272 B，按 4 块 × 段奇偶分 8 个 bank；S-T pod 由行片环兼作）；lo 存储 2,048 B（2 类段奇偶 × 32 列位 bank × 4 段）；激活解包存储 1,536 B（8 token × 8 段 × 32 位置 × 6 bit；位点元素位宽 8 时 2,048 B，建议值，整体集成篇第 5.3.9 条）；段指针 384 bit；F1b 状态库 640 B（128 项 × 40 bit）；E6 出口队列 256 B（8 条 × 16 个 BF16）；S-T pod 另有行片环 4,352 B（64 个 1R1W 小宏 × 深 4 × 136 bit）与移位旁带 144 B（8 条目 × 18 B，按 54 号 C54-16）。全芯片 RF 约 208.9 KB，SRAM 3,982 KB，SRAM + RF 对 4 MiB 余约 3.4 KB（整体集成篇 §4.1；L2_SRAM 篇 §5.2）。

1.6 格式在哪几点变换

- 出口侧量化点（MXU_EXIT 篇）：F1b 终值或 BF16 → MXFP6 紧凑记录（位点元素位宽 8 时 MXFP8 E4M3）、残差格式（纯 MXFP6，残差加在 BF16 中完成后一次量化）；q 的出口格式；归约未完成的部分和 → BF16 停放；反传归约完成的梯度（dX 末组、dH、dP、dQ / dK）→ MXFP6（缺省单平面，例外单遍 MXFP8）〔按用户 10-23 / 10-24 裁定改，55 号、57 号 R57-04〕。
- VNU_QNT：Q → MXFP6（恒单平面，不拆）；K → K-v2.1（POST）或 2+2（PRE）；V → MXINT8 g128 两平面或 4 bit g128；P′ → 两个 MXFP6 平面；NLU 反传逐元素输出（dY、dS，以及 RoPE′ / QK-Norm′ 之后的 dQ / dK）→ MXFP6〔按用户 10-23 / 10-24 裁定改，55 号〕。
- NI 落地：列字单元前置的 E8M0 分进 I 模式段的尺度字段，行尺度向量的 E8M0 并进行字的尺度字段（MAE_NI_INT 篇 §4.4.4）。
- KRR：K 存储码 → 旋转后的 MX 4+4；V 展开：4 bit → MXINT8 两平面。
- WSH：训练核那一份权重 → 消费形态块 + 32 B 旁带。
- 各核 NI 写缓冲入口：V 列字按 π 散写成 V^{T} 段；训练块的旁带字节并进各字尺度字段。
- LAND 段解包器：紧凑记录 → pod 激活解包存储的按位置格式。
- WB 出口旋转器：对角 skew 读出的行字转回余数位置。
- R-hub：4 路 BF16 部分和 → MXFP6 g32。

2 权重

2.1 DDR 的两大布局族与尺度分存

权重平面按稀疏轴选布局，归为两族（MAE_ENG 篇 §4.11.1；整体集成篇 §4.3）：


- 列字布局（P-49）：输入轴稀疏的平面，即 q / k / v、o、down 的 hi 与 lo，$s_K = 1$ 时的 gate hi，DFlash2 的 fc 与 kernel_projection，LM Head MXINT8 表的 hi。一段 = 16 个输出通道 × 32 个输入通道 × 4 bit = 256 B 数字；一个"列字"是同一输入通道 k 下 16 个输出通道的码（8 B）。DDR 里一列 32 B = 4 核 × 8 B，同一行块序号下跨核按列交织；32 列组成一个 1 KB 列字单元（4 核各一段，共 64 个输出通道）。
- 行主序：输出轴稀疏的平面，即 up hi、gate / up lo（P-25 整行）、K 切分模型的 gate / up hi 与 lo（32 列段轮转，段 s 属核 $s \bmod s_K$，一个 64 B 突发 = 4 段）、LM Head MXINT8 表的 lo 与 LM

Head 行主序 hi 副本。一行 = 一个输出通道沿输入通道展开的数字，64 B 对齐（Qwen gate / up 一行 1,280 B = 20 × 64 B）。

尺度与数字分开存放、只存一份（50 号 §11.5b，10-22 裁定）：列字布局平面每个 1 KB 列字单元前置 64 B = 64 个 E8M0（4 核 × 16 个输出通道），挂在 hi 平面，lo 平面只有数字，读 lo 时重读对应 hi 单元的 64 B 前置（约 +6%）；行主序平面另有一个按行连续的行尺度向量平面，每行 $K/32$ 个 E8M0（Qwen 80 B），hi 与 lo 共用。"行字内嵌 E8M0"与"1 KB 单元前置 32 个 E8M0"的旧写法作废（MAE_ENG 篇 §4.11.1）。另有每行主序行 1 B 的 rowmax_w，编译期给出，落到 pod 行元数据表供 S-T 的 E_{base} 用（MXU_ARR 篇 §3.1 的尺度元数据一条）。

两族的 DDR 字节都按前向消费的方向存；反传要的 W^{T} 方向不在 DDR 另存副本，而在 NI 的 WSH 一次形成（§2.5）。

2.2 列字布局：DDR 单元 → SDN 拆核 → WB 段 → pod 段环




Owner: WangYizhao · 2026-10-22

图 FIG-V15-LAYOUT-WCOL 是 2 核 × 4 个输出通道 × 8 个输入通道的缩小例；实际为 4 核 × 16 个输出通道 × 32 个输入通道、一段占 16 个 bank 对，机制相同。读法：

- (a) 两个核各自的一段逻辑矩阵，行是输出通道 m0–m3，列是输入通道 k0–k7，每行一个 E8M0（颜色 = 指数）。一个"列字"就是某一列的 4 个码（实际 16 个 × 4 bit = 8 B）。
- (b) DDR 中的一个列字单元：先是前置尺度（缩小为 2 核 × 4 = 8 个 E8M0，实际 64 B），再逐列排列，列 k 内先核 0 的列字、再核 1 的列字（实际 4 核 × 8 B = 32 B）；相邻两列合成一个 64 B 突发。实际字节为 64 B + 32 × 32 B = 1,088 B，一段（每核）256 B 数字 + 16 B 尺度。lo 单元同样 32 列数字、没有前置。尺度紧贴单元之前，使训练位点上 WSH 在数字到达前就能算出块尺度信息（MAE_ENG 篇 §4.11.14 第 4 条）。
- (c) SDN 按字节通道把每列拆给各核（MAE_NI_INT 篇 §4.1.2），核 0 收到字节通道 0 的 8 个列字与前置中自己的 4 个 E8M0。NI 落地时 bank b 存列字 k_b（每 bank 8 B 数字），一个 bank 对的 8 bit 尺度字段装一个 E8M0；图中 bank 对 p 装输出通道 m_p 的 E8M0，高 4 位在 bank $2p$、低 4 位在 bank $2p+1$（例：2^{-6} 的 E8M0 编码 0x79 拆成 0x7 与 0x9）。这一段占 8 个 bank、同一行地址，一拍整段读出；实际一段 32 个 bank（16 个 bank 对）× 68 bit = 272 B（L1_WB 篇 §4.2.2）。列字与尺度半字节在 bank 上的具体对应条款未写，图中是满足"一拍整段、数字与尺度同拍"的一种排法【待审查】。
- (d) I 模式段读一拍读出整段，广播写进本位点全部 I 模式 pod 的 hi 段环（MXU_FEED 篇 §3.1 干线①）；行道 m 只乘本行一个 E8M0，组内整数和精确：图中 $y_{m_0} = 2^{-6} \times 18 = 9/32$ 等四个结果与按 (a) 直接计算逐位相同。实际段环每 pod 8 段、按 4 块 × 段奇偶分 8 个 bank，一段的 32 个列字按编译期静态排列分给 4 块 × 8 道，lo 列字进 lo 存储（MXU_FEED 篇 §4.1.1、§4.1.7）。

训练位点上，同一笔读同拍多播给属主训练核，前向核这一份的字节、方向、地址与训练关闭时完全相同（§2.5）。

2.3 行主序：数字行 + 行尺度向量 → WB 对角 skew → 行字口



Owner: WangYizhao · 2026-10-22

图 FIG-V15-LAYOUT-WROW 是 4 行 × 4 个 K 组（每组 4 个码）、4 个 bank 对的缩小例；实际一个行块 32 行、每 K 组 32 个码、32 个 bank 对，机制相同。读法：

- (a) DDR 的两个平面：数字平面只有码，行 m 是一个输出通道，沿 k 展开，粗线分 K 组 $s_0 \dots s_3$；行尺度向量平面每格是行 m 在 K 组 s 的 E8M0。前向读某行时同时读它的尺度向量；训练位点上 MAE 在每个 32 行块的首个 K_t 段之前一次读入 32 行的尺度向量（Qwen 2.5 KB），交 WSH 缓存，训练窗口内多读约 6%（MAE_ENG 篇 §4.3.9）。
- (b) NI 落地：行字 (m, s) = 第 s 组的码 + NI 从尺度向量取来的 E8M0（灰格是 8 bit 尺度字段），落 bank 对 $(m + s) \bmod 4$、行地址 s。实际映射为 bank 对 $(m + s) \bmod 32$、行地址 $\mathrm{addr}(m, s) = \mathrm{base} + \lfloor m/32 \rfloor \cdot n_{\mathrm{seg}} + s$（L1_WB 篇 §4.2.1，原式把行号记作 u）。
- (c) 同一映射上三种访问都不撞 bank 对：整段读（同一地址的全部行，4 个行字在 4 个不同对）；单个行字（只占 1 个对）；NI 写整行（一行的各组按地址逐个落相邻对 1 → 2 → 3 → 0）。脚本对三种访问逐一断言。
- (d) S-T 行字口：读地址 s_1 得到的 4 个行字在 bank 对上的次序是 m_3, m_0, m_1, m_2，WB 出口旋转器按段号旋转 1 位转回余数位置 $m \bmod 4$，同拍多播到两个 S-T pod 的行片环写入端；写入端槽 j 只从旋

转器输出 $\{j, j+4, \ldots, j+28\}$ 中 8 选 1（MXU_FEED 篇 §4.2.2）。实际每旋转器每拍 32 个行字 × 136 bit = 544 B，取数流水 ≤ 6 拍，写入链 15 级。

对角 skew 只用于前向核（行主序窗口与 S8 块）。训练核的重排窗口不用 skew（§2.5）。attention 期 K hi / K lo 的行字也走这个口（§4.3）。

2.4 其他权重副本与系数


- S8 副本：输入轴位点的 lo 另存每核 32 行块的版本，一列 64 B = 4 核 × 16 B（32 个输出通道 × 4 bit），装载时 lo 写两份；Verify 按 F 列稀疏读（MAE_ENG 篇 §4.3.1、§4.11.1）。落 WB 时按原样落位（形态模式"原样"），前向核按对角 skew 存放（L1_WB 篇 §4.2.1、§4.4.2）。
- LM Head 三份表：MXINT8 表（hi 为列字布局、lo 为行主序）算 logits；行主序 hi 副本只供 dH 的 S 行 gather（Qwen 约 1.36 KB/行，含尺度 4.25 bit/元素；镜像 +206.6 / 106.5 MB）；MXFP6 嵌入表每词 2,000 B（Qwen）+ $\sum x^2$ 与 $\sum |x\gamma|$ 各 FP32 4 B，经 SDN 送 NLU 嵌入流缓冲、不经 L1（MAE_ENG 篇 §4.4.5、§4.11.2）。
- 判别器权重按普通小线性层的布局（列字布局或行主序，由形态定）存独立区；Gemma 4 E2B 的逐层嵌入表按层连续、层内按 token id 行主序（MAE_ENG 篇 §4.11.2、§4.11.9）。
- DConv 动态系数：NLU 写 WB 系数区，每层每 token 20.5 KB，FEED 按权重侧经段读口读（MXU_FEED 篇 §3.1）。

2.5 训练核：WSH 一次形成消费形态，重排窗口只存块


训练开启的位点上，MAE 按"输出通道组（每组 m 个）→ K_t 分块 → 组内各行块的该 K_t 段"三层顺序发读，同一笔读经 SDN 同拍多播给前向核与该 K 组的属主训练核（训练核 c 只收 K 组 $g \equiv c \pmod 3$）；缺省 $m = 256$、$K_t = 512$；转置写平面的每个 K_t 段再按长度 L_w 的子段展开，WSH 每次只暂存一个子段，K_t 不受 WSH 暂存限制（MAE_ENG 篇 §4.3.9、§4.3.10）。请求顺序与两侧停放的数值例见数据流篇的 FIG-V15-DATAFLOW-MKT。

送训练核的那一份经 WSH 按形态模式四选一（MAE_NI_INT 篇 §4.6.2）：

- 拼接直通（列字布局 → S-T 队列）：同一核、同一 k 下相邻两个行块的 16 输出通道列字落进同一个 136 bit 字的两半，即 W^{T} 行字（k 固定、沿 32 个输出通道自然序），只给落地地址，不产生新字节。
- 置换写（行主序 → I 队列，gate / up 热 K 组）：一块的 32 个行字按类置换后的次序落位，只给落地地址。
- 转置写（行主序 → S-T 队列，以及列字布局 → I 队列）：暂存后经半字节转置布线写成 32 个 W^{T} 行字（或 32 个行字），是唯一产生第二份字节的模式。
- 原样：训练关闭、不参与训练的平面、S8 副本、优化器读源的 LoRA 副本。



暂存与转置的数值走查见整体集成篇 §4.6.3 的图 FIG-V15-TRANSPOSE-FLOW（4 × 4 缩小例，实际块 32 × 32、bank 对 32 个）：(b) 一个行块的一个子段（长 L_w）进暂存，行字 (m, s) 落 bank 对 $(m + s) \bmod 32$，同一 K 组的 32 个行字一拍整块读出；(c) 去 skew、半字节转置成 W^{T} 行字，同时由块内 32 个 E8M0 算出块最大值、叶移位量、类号与稳定置换；(d) 尺度错轴下分段求和与直接计算逐位相同。



Owner: WangYizhao · 2026-10-24

训练核 WB 的落位见 L1_WB 篇 §4.2.6 的图 FIG-V15-L1_WB-TRAINWIN（4 块 × 4 字缩小例，实际一块 32 字 × 136 bit、32 个 bank 对），要点：

- 重排窗口按（m 组, K_t 分块）分份轮换（份数 ≥ 2，由分区表给出，缺省 2），只放本核 K 组的份额；分 I 队列块区、S-T 队列块区、S8 区（L1_WB 篇 §4.4.1、§4.4.2）。
- 块布局：一块 = 一个 32 × 32 权重块的一个平面 = 32 个 136 bit 字（544 B），字 j 落 bank 对 j、32 个字同一行地址，不做 skew（训练核只整块读）：$\mathrm{addr}(b) = \mathrm{base}_Q + b$、$\mathrm{pair}(b, j) = j$。I 队列块存行字（输出通道固定、沿 32 个 k，按类置换后的次序），S-T 队列块存 W^{T} 行字（k 固定、沿 32 个输出通道自然序）。
- 旁带不另占存储：WSH 为每块算出的 32 B 旁带字按字节拆开，字节 j 由训练核 NI 写缓冲在落 bank 前并进第 j 个字的 8 bit 尺度字段，训练块的字因此不再各存本字 E8M0。S-T 队列块：块最大值 1 B、32 个叶移位量各 4 bit 共 16 B、标志；I 队列块：自然序 32 × 2 bit 类号表 8 B、≤ 3 个段 E8M0 共 3 B、块最大值 1 B、32 × 2 bit 兜底移位 8 B、标志（MAE_NI_INT 篇 §4.6.6；L1_WB 篇 §4.2.6）。字节在 32 B 内的编排随 ISA 定。
- 容量：每块每平面 544 B，即 4.25 bit/元素；每份长度由分区表给出，参考负载 Qwen 全码每份约 $256 \times 512 \times 8.5/8/3 \approx 46$ KB、两份约 93 KB（L1_WB 篇 §4.4.4）。

训练核 S2 一拍整块读 544 B，旁带同拍到手：干线 ⑦ 把 S-T 队列块的 W^{T} 行字原样送 S-T 行片环、叶移位量与块最大值进移位旁带（每条目 18 B，按 54 号 C54-16）；干线 ⑧ 把 I 队列块的每个行字劈成两半，即两个 I-only pod 的列字（$k_0 \ldots k_{15}$ → pod 0、$k_{16} \ldots k_{31}$ → pod 1），见 MXU_FEED 篇 §2 的图 FIG-V15-

MXU_FEED-S2。dH 的 S 行按（32 行块, 转置子段）经 WSH 转置写，落 dH 执行核的 S-T 队列块区（MAE_NI_INT 篇 §4.6.10）。

3 激活与残差流

3.1 紧凑 MXFP6 记录

激活在 L2 池与 AB 中只以紧凑记录存放，元素位宽按位点为 6 bit（MXFP6，缺省）或 8 bit（MXFP8 E4M3，兼容性预留，整体集成篇第 5.3.9 条），所有读者按同一格式定界（L1_AB 篇 §4.2.1）。一个 token 一条记录，按 8 B 字存放：

- 记录头 8 B：tokmax 1 B、非零数 2 B、记录长度 2 B、标志 1 B、token 序号 2 B。
- 每段（32 通道，与 g32 尺度组对齐）：段头 5 B（段 E8M0 1 B + keep 位图 4 B，空段的段头也在）；F 标志 $\lceil k_s/8 \rceil$ B（每个保留通道 1 bit，1 = 下一位点读 hi + lo）；值区 $\lceil w k_s/8 \rceil$ B（$w=6$ 时 E2M3 码按通道升序 6 bit 连续打包、段末补到字节边界；$w=8$ 时 E4M3 码按通道升序字节对齐，k_s B）。
- 记录末补到 8 B 字。

打包规则按 56 号 §2.3 的六条统一（传输协议篇 §2.2 / §4.1）：P-1 低位在前（6 bit 码按通道升序从字节低位起连续填，跨字节的码低位在前一字节）；P-2 组对齐（一段 = 一个 g32 组，段头 5 B 之后的 F 标志与值区各自补到字节边界）；P-3 单位补到 8 B 字（记录末补零，读者按记录长度字段定界）；P-4 尺度与数字同单位（段 E8M0 在段头，不另立尺度流）；P-5 自然对齐（$w=8$ 时 E4M3 码字节对齐）；P-6 稀疏不进链路层（keep 位图是格式层的事，链路层只按 nw8 计字节）。各流的格式由流格式描述 SFD（格式码、w、组大小、尺度放置、平面数、长度来源）在站点描述符与 MAE 模板里给出，接收端按它选解析器；紧凑激活记录为格式码 1（L1_AB 篇 §4.2.1）。〔按 56 号 §2.1 / §2.3〕

一段字节数为

$$B_{\text{seg}} = 5 + \left\lceil \frac{k_s}{8} \right\rceil + \left\lceil \frac{w\,k_s}{8} \right\rceil,$$

k_s 为该段保留的通道数，w 为位点元素位宽（6 或 8，缺省 6）〔按用户 10-24 裁定改，55 号 D55-03〕。稠密记录值区固定 24 B/段（$w=8$ 时 32 B/段）、无 keep 位图与 F 标志；Q 记录在记录头之后带 O-1 位图（head_dim 128 时 16 B）（L1_AB 篇 §4.2.1、§4.4.3）。Qwen q/k/v 位点每 token 每行块约 1,887 B（其中 F 标志 237 B）（L1 集成篇 §5.3；数据流篇 §2.2）。N 切分时每核独立写本核通道的子记录，一个 token 在 L2 共 4 条，接收端合并四个子头（tokmax 取最大、长度求和）（MXU_EXIT 篇 §4.5.2）。

紧凑记录只在出口侧量化点产生：$\times\,\mathrm{rsqrt} \times \gamma$ 之后每 32 通道量化成 MXFP6，按本 token 的档做 keep 比较，打包 F 标志，经本核上行进 L2，不直写 AB（MXU_EXIT 篇 §4.5.1、§4.5.2）。




图 FIG-V15-LAYOUT-ACTREC 取一个 token 的 4 段，字段尺寸按实际；实际 Qwen q/k/v 的输入为 2,560 通道 = 80 段，机制相同。读法：

- (a) 每段 32 通道，正好一个 MXFP6 g32 组；keep 之后段 0 到段 3 各剩 32、13、0、5 个通道。保留通道分 F（下一位点读 hi + lo）与 C（只读 hi），空白为 Z（不出值）。
- (b) 记录头 8 B（tokmax、非零数 50、记录长度 80、标志、token 序号）。段 3 展开为段头 5 B（E8M0 2^{-3} + keep 位图 4 B）、F 标志 1 B、值区 $\lceil 30/8 \rceil = 4$ B。四段依次 33 / 17 / 5 / 10 B，合计 73 B，补到 8 B 字共 80 B；空段也有 5 B 段头。记录头的"记录长度"让读者不必逐段解析就能跳过整条。
- (c) L2 chunk 池：组内位置 j 的 token 写象限 $j \bmod 4$，象限 q 硬连 D-40 道 q，四道各 32 B/拍把记录按段交错多播重放（L2_SRAM 篇 §4.2.2）。N 切分时一个 token 在 L2 有 4 条子记录，重放先发 4 个 8 B 子头，再按段号轮转发段片（HUB_NOC 篇 §4.2.3）。道内段片的先后为示意。
- (d) 段片按段头自定界，段片解析器按本核 CCU 给的 token → pod 表交 pod 的段解包器，段 s 写 token 窗口第 $s \bmod 8$ 槽；段解包器按 keep 位图把 5 个 6 bit 码展开到 32 个位置，表中给出每个保

留通道的原值、E2M3 码与解码值，"打包 → 解包"与原码逐位相同。每 pod 解包存储 8 token × 8 段 × 32 位置 × 6 bit = 1,536 B，各块直接读自己的 8 个位置（L1 集成篇 §4.2.3、§4.2.4；MXU_FEED 篇 §4.1.6）。

- (e) AB 中记录按 token 连续、按 8 B 字存；gate / up 期的双组池见 §3.2。

值区字节内的位序、keep 位图与 F 标志的位序、D-40 道上段片的交错次序，条款都没写到位级，图中是示意（§7 第 13 条）。

3.2 AB 中的激活记录

- 前向激活：L1 落地把 D-40 灌入的紧凑记录写进 AB，写口为每个 token 维护一个写游标（每核 32 个），把按段交错到达的数据写回按 token 连续的记录（L1_AB 篇 §4.2.3）。I 模式的重放激活不驻 AB，由段解包器直接写 pod 激活解包存储（L1 集成篇 §4.2.2）。
- 双组池：gate / up 期 AB 同时驻留两个 token 组，池 A 存本组 g 供 S-T 折叠读，池 B 收组 $g+1$ 的同流灌入；池 A 在组 g 折叠完后才可灌组 $g+2$，两池角色互换（L1_AB 篇 §4.3.3）。
- attention 期记录：Q 全维记录与 Q 粗算记录（NLU 按 O-1 位图去掉未选维后重打包，段 E8M0 取全组值、tokmax 取 qmax）各双缓冲；P′ 稀疏记录由 NLU 写，头 8 B + 两个逻辑段（半 tile h_0、h_1，每段 q_1 / q_2 两个 E8M0 + 4 B keep 位图（按列位交错 π 排列）+ F 标志全 1 + 两平面 6 bit 值），每行每 tile 40 到 56 B，留 3 份（L1_AB 篇 §4.4）。Batch 行与树节点共享 32 个槽。
- 训练状态：dY（MXFP6，缺省单平面〔按用户 10-23 裁定改〕）、x 因子与激活记录、训练 KV 的 64-key tile、attention 训练行状态（每行 Q 400 B + dO 1 KB + lse 16 B；dO 1 KB 按原 BF16 计，改 MXFP6 后约 400 B【待重算】〔按用户 10-23 裁定改〕）、训练入口区（每份 8 B 头）（L1_AB 篇 §4.5）。

3.3 残差流与停放格式

残差格式为纯 MXFP6 E2M3 g32，按 64 通道 tile 排列（每 tile 48 B 值 + 2 B E8M0 = 50 B），tile 之间连续；tile 内全部值参与组尺度，不设 BF16 极端值子记录、上限参数与截断计数，算法和硬件都不为个别大值另设逻辑（MXU_EXIT 篇 §4.2.2、§4.2.3；MAE_ENG 篇 §4.11.7）。Qwen 每 token 2,000 B（40 个 tile）。精度代价由算法侧承担：10-12 严格软仿硬 A 级中残差 MXFP6 一项 ΔKL Qwen3-4B +0.084、MiniCPM5-1B +0.054【实测】。〔按用户 10-23 裁定改：原"基面 + 每 (token, tile) 至多 n 个 BF16 极端值"撤销〕残差加之后只舍入一次：出口级读残差还原成 BF16，与以 BF16 导出的 o / down 终值在 BF16 中相加，结果一次量化成残差格式（MXU_EXIT 篇 §4.2.1；向量累加用 BF16 按用户 10-24 裁定，57 号 R57-04）。第 0 层 x_0 来自 MXFP6 嵌入表，由 NLU 请求、QNT 通用量化通道按同一残差格式编码（MXU_EXIT 篇 §4.2.4）；设计者提示（不是裁定）：嵌入表与残差同为 MXFP6 g32，若嵌入行次序与 tile 序一致，第 0 层可直接把嵌入行当残差、不经 NLU → QNT 重编码。

归约未完成的部分和（psum 1）一律以 BF16（RNE）存本核 L1 停放区，装回时按同一 E_{base} 展开成 40 bit；中间结果允许 BF16 暂存（L1 集成篇 §4.3.3；整体集成篇 §4.4）。

残差格式与停放格式 • tile 16 通道、组 8 的缩小例（实际 tile 64 通道、组 32，机制相同）

(a) 残差一个 tile：全部值按组量化成纯 MXFP6 E2M3（大值同样参与组尺度，不设 BF16 旁路；用户 10-23 裁定）

	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15
待量化值	0.41	-0.137	0.92	0.055	-0.6	0.28	-0.012	0.77	0.33	6.4	-0.21	0.09	-4.75	0.5	-0.66	0.18
E2M3 码	15h	29h	1Fh	04h	3Ah	11h	21h	1Ch	03h	1Dh	22h	01h	3Ah	04h	25h	01h
还原值	0.40625	-0.140625	0.9375	0.0625	-0.625	0.28125	-0.015625	0.75	0.375	6.5	-0.25	0.125	-5	0.5	-0.625	0.125
误差	-0.00375	-0.00363	0.0175	0.0075	-0.025	0.00125	-0.00362	-0.02	0.045	0.1	-0.04	0.035	-0.25	0	0.035	-0.055

组 0：E8M0 = 2^{-3}（a_{max} = 0.92），小值量化步 2^{-6}　　组 1：E8M0 = 2^{0}（a_{max} = 6.4，大值参与组尺度），小值量化步 0.125

缩小例字节：16 × 6 bit = 12 B + 2 个 E8M0 = 14 B，没有子记录。还原 = 每组 E2M3 码 × E8M0，tile 内不分大值与小值。首行为待量化值（出口级持 BF16，图中按十进制写出）。

代价：组 1 的尺度被 6.4 拉到 2^{0}，同组小值（米色格，通道 8、10、11、14、15）的量化步随之放大，例中 0.09 还原成 0.125。

这一精度代价由算法侧承担（10-12 严格软仿硬 A 级中残差 MXFP6 一项 ΔKL：Qwen3-4B +0.084、MiniCPM5-1B +0.054），硬件不补；

原"每 (token, tile) BF16 极端值子记录、上限参数、挑选网络、截断计数"整套撤销，23 号 R10 的极端值部分作废。

(b) 实际尺寸：每 64 通道 tile 48 B 值 + 2 B E8M0 = 50 B，tile 之间连续，不留子记录空位



= 50 B / tile（0.78125 B/元素）

Qwen3-4B 每 token 40 个 tile，共 2,000 B（MXU_EXIT 篇 §4.2.2）。按 64 通道 tile 序存放，残差往返、DDR 残差流与第 0 层 x_0 同格式。

设计者提示（非裁定）：嵌入表同为 MXFP6 g32，若行内次序与 tile 序一致，第 0 层可直接把嵌入行当残差，不经 NLU → QNT 重编码。

(c) 残差加：还原的 x（BF16）与 BF16 o（o / down 终值）在 BF16 中相加，结果一次量化成残差格式（组 0 的 8 个通道；R57-04）

x：残差还原（BF16）	0.40625	-0.140625	0.9375	0.0625	-0.625	0.28125	-0.015625	0.75
o：E6 交出（BF16）	-0.289062	-0.318359	0.59375	-0.0356445	0.404297	-0.0273438	0.166992	-0.419922
h = x + o（BF16）	0.117188	-0.458984	1.53125	0.0268555	-0.220703	0.253906	0.151367	0.330078
一次舍入 → MXFP6（2^{-2}）	0.125	-0.46875	1.5	0.03125	-0.21875	0.25	0.15625	0.34375
反例：先量化 o（2^{-3}）再加再量化	0.125	-0.4375	1.5	0.03125	-0.21875	0.25	0.15625	0.34375

一次舍入是合同（MXU_EXIT 篇 §4.2.1）：o 以 BF16 导出属允许的中间暂存，但不得先把 o 量化成 MXFP6 再加。反例里通道 1 的结果已不同（橙格）。

(d) 停放格式：psum 1 一律以 BF16（RNE）存本核 L1，装回时按同一 E_{base} 展开成 F1b 的 40 bit 定点项

F1b 项 A（40 bit 定点，LSB 对应 E_{base} 下第 T 位，示意）	BF16（8 位有效位，RNE）	装回展开 A′	误差 A′ − A
9,876,543 = 150 × 2^{16} + 46,143	151 × 2^{16}	9,895,936	+19,393
9,863,168 = 150 × 2^{16} + 32,768	150 × 2^{16}（恰在中点，取偶）	9,830,400	-32,768
9,928,704 = 151 × 2^{16} + 32,768	152 × 2^{16}（恰在中点，取偶）	9,961,472	+32,768

停放发生在 K 段末、训练窗口的 K_t 边界、训练核 m 组边界与 PS 溢出；只许本核 L1（down 部分和溢出 L2 例外），停放口 16 B/拍/pod；装回经预取源"BF16 → 40 bit 展开"，不为停放加口。

Owner: WangYizhao · 2026-10-24

图 FIG-V15-LAYOUT-RESID 是 tile 16 通道、组 8 通道的缩小例；实际 tile 64 通道、组 32 通道，机制相同（图按用户 10-23 裁定重画）。读法：

- (a) 一个 tile 的 16 个待量化值（图中按 FP32 写出，实际出口级持 BF16；含索引 9 的 6.4、索引 12 的 −4.75 两个大值）全部按组量化成 E2M3：组 0 的 E8M0 为 2^{-3}，组 1 的尺度被 6.4 拉到 2^{0}，同组小值的量化步随之放大（米色格，例中 0.09 还原成 0.125）。还原 = 每组 E2M3 码乘 E8M0，tile 内不分大值与小值，没有子记录。这一精度代价由算法侧承担，硬件不设旁路。
- (b) 实际一个 64 通道 tile：48 B 值 + 2 B E8M0 = 50 B，tile 之间连续；Qwen 每 token 40 个 tile，共 2,000 B；图下注嵌入行直接作残差的设计者提示。
- (c) 残差加：还原的 x 与 E6 交出的 BF16 o 在 BF16 中相加（R57-04；例中通道 5 的 o 由 −0.0283203 微调为 −0.0273438 = −7/256，使 8 个和都能被 BF16 精确表示，脚本断言 BF16 相加与 FP32 相加逐位相同；量化结果与组尺度不变），结果按组只量化一次（本例组尺度 2^{-2}）。反例"先把 o 量化成 MXFP6 再加"在通道 1 得 −0.4375 而不是 −0.46875，这正是一次舍入合同要排除的做法（MXU_EXIT 篇 §4.2.1）。
- (d) 停放：40 bit 的 F1b 项先 RNE 成 BF16（8 位有效位），装回时按同一 E_{base} 展开；三个例子中两个恰在中点、取偶。F1b 项最低位与 E_{base} 的对应关系条款未写，图中为示意（§7 第 14 条）。

4 KV

4.1 DDR 的两种格式

K 的存储模式按模型配置为 POST（RoPE 之后量化，K-v2.1，现行默认）或 PRE（RoPE 之前量化，2+2），V 位宽（MXINT8 g128 或 4 bit g128）是独立的模型级字段，缺省 POST 配 MXINT8、PRE 配 4 bit；Target 与 Draft 各自配置，随表镜像头装载（MAE_ENG 篇 §4.11.4；整体集成篇 §5.5）。




图 FIG-V15-LAYOUT-KVDDR 的字节按 head_dim 128 的实际尺寸画，码值是小例；head_dim 256 / 512 按比例放大。读法：

- (a) POST 格式，每类数据各占一个 DDR 平面、平面内按 key 连续：K hi 每 key 68 B（64 B 码 + 4 个 E8M0），供顺序流；K lo 每 key 64 B，64 B 对齐成原子单元，供录取后 gather；kmax 每（key, kv 头, 层）1 B 随 K 存；V hi、V lo 平面各 64 B/key（每 key 8 个 8 B 列字，lo 存 $\ell \oplus 8$）；V 的 E8M0 另成每（层, kv 头, 64-key tile）一个 64 B 数组，按字节使能写对应字节。合计每（key, kv 头, 层）262 B，Qwen 每 token $262 \times 8 \times 36 = 75{,}456$ B ≈ 75.5 KB，MiniCPM 12.6 KB（MAE_ENG 篇 §4.11.3）。树暂存区、Draft KV 与监督行 KV 同格式。

- (b) PRE 格式：K 高 2 bit 平面每 key 32 B 码 + 约 4 B 尺度（逐 token MX 族），按 key 连续，供粗算顺序流；K 低 2 bit 平面每 key 32 B，单独成平面，供录取后 gather；V 4 bit 码平面 64 B（布局同 POST 的 V hi 平面）+ g128 尺度 1 B，DDR 存 QNT 量化出的原尺度、不存 lo 平面；位置数组每 token 一个 20 bit 绝对位置，层与 kv 头共用，约 3 B/token、每 64-key tile 192 B。合计约 133 B，Qwen 每 token约 38.3 KB；逐通道逐页尺度族另存每页每通道的尺度与偏移（每 key 摊约 8 B），与 K 高平面同模板读（MAE_ENG 篇 §4.11.5）。
- (c) 码怎样拆成平面（整体集成篇 §5.2、§5.3.3）：MXINT8 码 $c = 16h + \ell$，hi 平面存 h、lo 平面存 $\ell \oplus 8$，MXU 按奇数码读 $(2h+1)\cdot 8 + (\ell - 8) = c$，例如 $c = -75$ 时 $h = -5$、$\ell = 5$、lo 存 0xD。K 2+2：4 bit 码 $c_4 = 4h + \ell$（$\ell \in \{0, \ldots, 3\}$），粗算只读高平面时按区间中点 $4h + 1.5$ 重建。V 4 bit 展开：$c_8 = 16c_4$，lo 半字节填常数 0x8，E8M0 减 4，数值不变、无舍入。脚本对 $c \in [-127, 127]$ 与 $c_4 \in [-7, 7]$ 全部穷举核对。
- (d) 进 WB 的 K 一律是 MX 4+4，WB 不感知 PRE / POST：每 key 4 个 136 bit 行字（32 维 × 4 bit + 1 个 E8M0）= 68 B，按 key 主序写；分 K hi 区（保留到 O-1 补付做完）、K lo 区与录取 key 全码区（hi + lo，68 + 64 B）。每（kv 头, tile）K hi 4,352 B；head_dim 256 / 512 时每 key 136 / 272 B（L1_WB 篇 §4.5.6、§4.6.4）。


区块摘要平面：每（层, kv 头, 区块）一条可结合摘要，固定存 MXINT8，块均值时每 key 摊 2 B（Qwen 576 B/token，约 +0.76%）；区块参考 128 key；Decode 未封口区块的部分和另存一区，每层每 kv 头 256 B（MAE_ENG 篇 §4.11.6）。

4.2 入站：KRR、高平面暂存与 V 展开

POST 模式 K 码从入站 FIFO 直接进 SDN。PRE 模式下 K 先经 KRR：解码（两种尺度族）→ 加回 μ → 按位置做 RoPE → 按格式减 μ → 置换与配对折叠 → 量化成 MX 4+4（$e = \lfloor \log_2 a_{\max} \rfloor - 6$、RNE、限幅 ±127、拆两平面、重算 kmax）；粗算阶段只输出 hi 平面、E8M0 与 kmax（MAE_NI_INT 篇 §4.5.2、§4.5.5）。粗算时原始高平面与尺度经 NI-FORK 原样旁写进 L2 KV 区的暂存位（每（kv 头, 64-key tile）约 64×36 B ≈ 2.3 KB，在飞份数与流数由分区表给出，参考 3 份约 7 KB / kv 头流），补读时只读低平面、与暂存的高平面合成全码（MAE_NI_INT 篇 §4.5.6；L2_SRAM 篇 §4.2.7）。V 以 4 bit 存储时，MAE 只读 hi 码与尺度，NI 写口向同一列位的 lo 区填常数 0x8，写 V 尺度表时把 E8M0 指数减 4（MAE_NI_INT 篇 §4.4.3）。训练核读 KV 落 AB，同样是旋转后的 MX 4+4 与展开后的 MXINT8 两平面（L1_AB 篇 §4.5.5）。

4.3 WB：V^{T} 散写与列位交错

P×V 用 I 模式 pod 做 $P' \times V$，V 要以与权重段同形的转置段存放；V 只有 P×V 一个按段方向的消费者，所以方向差在 NI 写入时一次消化（MAE_ENG 篇 §4.11.13 第 6 条）。



Owner: WangYizhao · 2026-10-22

图 FIG-V15-LAYOUT-VT 是 head_dim 8（2 个行块 × 4 维）、tile 16 key（2 个半 tile × 8 列位）、4 块的缩小例，缩小式 $\pi(j) = 2\,(j \bmod 4) + \lfloor j/4 \rfloor$；实际为 head_dim 128（8 个行块 × 16 维）、tile 64 key、半 tile 32 列位，

$$\pi(j) = 8\,(j \bmod 4) + \left\lfloor \frac{j}{4} \right\rfloor, \qquad j = \text{key} \bmod 32,$$

块号为 key mod 4，机制相同（L1_WB 篇 §4.5.2）。读法：

- (a) V 在 DDR 按 key 存，每 key 拆成 2 个列字（实际 8 个 8 B 列字，每个 16 维 × 4 bit），每 key 一个 E8M0；16 个 key 中录取 9 个，未录取的灰显、不读不写。颜色是块号 key mod 4。
- (b) NI 散写：key k 的第 r 个列字写进段 $V^{\mathsf{T}}(r, h = \lfloor k/8 \rfloor)$ 的列位 $\pi(k \bmod 8)$（实际为 $\lfloor k/32 \rfloor$ 与 $\pi(k \bmod 32)$）。四个段每段 4 维 × 8 列位，格上标该列位装的 key，空洞列位不写、keep 恒 0；每段的行 E8M0 恒为 0x7F（指数 0，"乘 1"），由 NI 写口按描述符填；lo 区同列位存 $\ell \oplus 8$（V 4 bit 时为常数 0x8）；V 尺度表每 key 一个，由 NLU 读去折进 P'，不进 MXU（L1_WB 篇 §4.5.3 到 §4.5.5）。
- (c) P×V：I 模式一拍读出整段，块 b 只取自己的列位，同块的 key（≡ $b \bmod 4$）彼此相邻，按块读时压紧；以维 d_5 为例，四块部分和 34、−34、−3、26，合计 23，与直接按 key 求和逐位相同。实际每（kv 头, tile）16 个 V^{T} 段 × (272 + 256) B = 8,448 B，不按并集压实；head_dim 256 / 512 时 16,896 / 33,792 B（L1_WB 篇 §4.5.1、§4.6.4）。散写只是 8 B 列字级的地址计算，不是位级转置，也不需要入口攒块。

P×V 位点上 V^{T} 段的读法与权重 I 模式段完全相同：驻留 token = （查询行, q 头），权重 16 行块 = V^{T} 的 16 维，K 扫描 = 本 tile 64 个 key，keep = 本行本 tile 的录取位（经 π），激活记录 = P' 稀疏记录，每行块按 $[h_0, h_1]$ 两段读，两平面进同一 F1b 项（MXU_FEED 篇 §4.4.1、§4.4.2）。

attention 期 WB 的其余区域：K hi 3 份、K lo 3 份、V^{T} 与 lo 区 4 份、V 尺度表 4 份（每（kv 头, tile）64 B，head_dim 256 / 512 时 128 / 256 B）、每行状态 O（BF16，$2d_h$ B）+ m / l（FP32 各 4 B）共 $2d_h + 8$ B（head_dim 128 时 264 B；原 FP32 的 520 B 按用户 10-24 裁定改）（L1 集成篇 §4.3.5；数据流篇 §2.2 第 5 步）〔按用户 10-24 裁定改，57 号 R57-04〕。

5 部分和、梯度与优化器状态

5.1 F1b 项与停放

F1b 每（输出行, 驻留 token）一项，每 pod 128 项 = 8 个驻留 token × 16 行，约 40 bit = 19（组内最大整数和）+ 10（≤ 301 组的增长）+ $T = 11$；状态库按 token 索引成宽字（4 宏 × 8 × 160 bit，1R1W）。$E_{\text{base}} = \text{rowmax}_w + \text{tokmax}_a$ 在行块（S-T 为 pass）开始前固定，各组子和右移 $E_{\text{base}} - (E_w + E_a)$ 截断后进项，结果与累加顺序无关；token 完成即当拍归一化成 BF16（RNE）进 E6（MXU Spec §3.4、§3.5）。

部分和离开 F1b 的停放点（psum 1，一律 BF16）：

- K 段停放：完成标记 + 目的地本核 L1，下一段首访时预取源取"BF16 → 40 bit 展开"（同一 E_{base}）；停放口 16 B/拍/pod（MXU Spec §3.5、§3.7）。
- 训练窗口内前向核的 K_t 停放：每个 K_t 边界把本组 m 行、本核全部驻留 token 的部分和写停放区，容量 $B_{\text{park}} = m \times T \times 2$ B（$m = 256$、$T = 32$ 时 16 KB），舍入 K/K_t 次（Qwen q/k/v 与 gate/up 5、o 8、down 19）（MXU_EXIT 篇 §4.6.1）。
- 训练核 dX 的 m 组边界停放：写入字节 $B_{\text{psum}} = K \cdot D \cdot (M/m) \cdot 2$，每元素舍入 M/m 次（缺省 Qwen q/k/v 24、o 10、gate/up 76、down 10）（L1 集成篇 §4.3.9）。
- down 的 PS 部分和：本核 L1 优先（≤ 381 KB，跨 WB / AB），溢出经上行 VC1 进 L2 部分和溢出区、读回经 D-40 单播；同一部分和 tile 只有一份活拷贝（L1 集成篇 §4.3.4）。
- IDX 压缩区：FΠ热行的 hi 部分和按累加器精度存放，组末按固定顺序并入主部分和后以 BF16 释放（L1 集成篇 §4.3.10）。




图 FIG-V15-LAYOUT-PSUM 中 R-hub 的 32 元素组缩成 4 元素，其余按实际尺寸，机制相同。读法：

- (a) 每 pod 128 项 = 8 token × 16 行，token t_3 的 16 行合成一个 640 bit 宽字，分在 4 个宏上。三个组子和（$E_g = E_w + E_a$ 分别为 −10、−12、−11）各自右移 $\Delta = E_{\text{base}} - E_g$ 后进项，两种累加次序都得 2,660,864（即 $5197/4096$），与精确和逐位相同：每个子和单独对齐截断后做整数加法，所以与次序无关。
- (b) 停放链：完成标记那一拍工作寄存器的值 → BF16 RNE → 本核 L1 停放区（16 B/拍/pod）→ 下一段首访时预取源取"BF16 → 40 bit 展开" → 进 F1b 项。下方列出 K 段停放、训练窗口前向 K_t 停放、训练核 m 组边界停放、训练侧部分和字节、IDX 压缩区五类，各自的舍入次数与字节式同上文。
- (c) R-hub：四核同一位置的 BF16 部分和按 $(c_0 + c_1) + (c_2 + c_3)$、每级 RNE 相加。元素 e0 的精确和是 32.375，加法树得 32.25，顺序累加得 32，所以次序必须固定。出口组 $a_{\max} = 32.25$ → E8M0 2^3，量化成 E2M3（e3 的 0.1875 恰在中点，取偶为 2）。出口 flit 32 B = 24 B 码 + 1 B E8M0 + 2 B 组序号 + 5 B 空余。
- (d) 优化器的附带平面挂在同组权重流上，与 LoRA 副本同布局、同组、同序（§5.3）。


5.2 R-hub 的入口与出口

K 切分（现行只用于 Qwen Prefill gate/up，1×4）的部分和自 E6 以 BF16 经本核上行 VC2 直接送 R-hub：入口条目 = 16 × BF16 = 256 bit，无标签，属主核号 2 bit 在 VC2 flit 头，每核入口 FIFO 不少于 16 条；四路头对齐后每 lane 按固定次序 $\mathrm{RNE}(\mathrm{RNE}(c_0 + c_1) + \mathrm{RNE}(c_2 + c_3))$ 相加，参与核缺位按 $+0$；同 token 相邻两条拼成一个 32 元素组，求 $a_{\max}$、定 E8M0、量化成 MXFP6 g32，出口载荷 25 B（32 × 6 bit + 1 B E8M0），32 B flit 的空余 7 B 中放 16 bit 组序号，经 D-40 VC2 回属主核，由落地口按类型位写 AB 停放区（HUB_RHUB 篇 §3.1、§4.1、§4.3）。

5.3 梯度与优化器状态

- 反传在算子之间流动的梯度缺省 MXFP6 E2M3 g32：归约完成的 dX（交下一组作 dY）、dP、dH 由出口侧量化点量化，NLU 逐元素反传的输出（dY、dS，以及 RoPE′ / QK-Norm′ 之后的 dQ / dK）由 QNT 量化，LOSS 的 dz 同为 MXFP6；dY 缺省按单个 MXFP6 平面进阵列（每 32 元素 25 B，原 BF16 拆两平面的遍数减半），经 SDN 直写训练核 AB；唯一的精度例外是由位点描述指定的单遍 MXFP8 E4M3（每 32 元素 33 B，字节对齐），BF16 / FP16 梯度不允许；dP / dS / dz 是否落入例外【待标定】、梯度组轴【待审查】（整体集成篇 §4.4；L1_AB 篇 §4.5.1）〔按用户 10-24 裁定改，55 号〕。归约未完成的部分保持 BF16：dX 在 m 组边界的停放（§5.1）、IDX 压缩区组末并入之前为累加器精度、dK / dV 跨 chunk 累加（下一条）。〔按用户 10-23 裁定改：原"反传 dY、dP、dH 与 dX 为 BF16，dY 按 p 个 MXFP6 平面多遍（默认两平面）"撤销〕
- dK / dV 累加区：按 [层][kv 头][key][K/V] 等价可寻址布局存 BF16，Qwen 每层每 token $8 \times 2 \times 128 \times 2$ B = 4 KB，基址与长度按 32 B 行对齐、按 key tile 分段；累加读与累加写配对，首 chunk 只写不读（MAE_ENG 篇 §4.9.1、§4.11.10）。
- LoRA 副本与优化器平面：副本 MXINT8 g32；m、v 为 FP32；可选 Q0.15 残差 2 B/参数（RES16）或 FP32 master 4 B/参数（FP32M），与副本同布局、同组、同序挂在同组权重流上进优化器流缓冲，不另开 DDR 流；两版轮换覆盖全部平面（MAE_ENG 篇 §4.3.5、§4.11.8）。OPT 执行核不是前向核时，该组 LoRA 副本经 NI 双写进两核 WB，形态模式"原样"，与训练用的消费形态分开存放（MAE_NI_INT 篇 §4.6.2）。
- 训练导出 / 导入段：编译期在 DDR 训练区分段，每段 64 B 区头含模型号、表版本、LoRA 版本、阈值套集合、样本 id、行数、层数、内容位图、字节数与写完成计数快照（MAE_ENG 篇 §4.9.3）。

6 列表、位图与记录



Owner: WangYizhao · 2026-10-24

图 FIG-V15-LAYOUT-REC 中位图与槽数是缩小示意（实际 tile 64 key、$N_{tree} \le 128$ 槽、K 约 20），字段宽度按条款，字段在字内的位序与字节序随 ISA 定，图中只是一种示意。读法：

- (a) 列表环的一条记录 = 8 B 头 + 载荷。头：模板号 4 bit、序号 16 bit、格式位 1 bit、计数 16 bit（按"条数 − 1"编码），共 37 bit，填到 8 B；格式位 0 时载荷是位图（每行 1 bit），为 1 时是行号（每项 3 B，Qwen 词表 151,936 < 2^{18}），有效条数 ≤ 65,535（MAE_ENG 篇 §4.1.4）。写者经本核上行 VC1 或 HUB-ATT → 单写口 → L2 中的列表环（环长由分区表给出），按写完成计数放行 MAE（HUB_NOC 篇 §4.3.5）。
- (b) 录取并集记录：每（层, kv 头, 64-key tile）一条，三个参与核的 64 bit 录取位图逐位 OR，得 15 个 key；IGE 对每个 key 取 K lo 64 B 与 V hi / lo 各 64 B，另整块读本 tile V 的 E8M0 数组 64 B，

本例 $15 \times 192 + 64 = 2{,}944$ B。OR 只依赖输入位图，与到达次序和核内录取方式无关，并集之后不封顶（HUB_NOC 篇 §4.4.1、§4.4.2）。

- (c) 行号载荷的例子：K 行补算记录每位置（或树节点）一条，载荷是该节点 K 项的词号，属主核按升序排好，每项 3 B；实际 $K = 20$ 时一条 8 + 60 = 68 B，按计数循环使用，不跨节点合并或去重（HUB_NOC 篇 §4.4.8；L2_SRAM 篇 §4.3.1）。
- (d) 区块列表记录：8 B 头 + $\lceil L/\text{区块} \rceil$ bit 的区块并集；紫色是强制集（sink 块、局部窗口块，核内直接置位），橙色是判决选中；HUB-ATT 按（层, kv 头, 查询波次）OR 后同时写区块列表环并经 VC3 广播给各核 CTL。实际 32K 上下文、区块 128 key 时 256 bit、一条 40 B；64-key 粒度 512 bit、一条 72 B（L2_SRAM 篇 §4.3.7；HUB_NOC 篇 §4.4.10）。
- (e) Verify 输入：树记录每槽 32 bit = 词号 18 bit + 父槽号 7 bit + TAG 2 bit + VALID 1 bit + 保留 4 bit，槽 0 为根，TAG 3 表示剪枝 / 无效；父槽表 128 × 7 bit = 112 B；节点档表 = 占槽数 8 bit + 128 × 2 bit = 33 B；祖先掩码按（query 组, key 组）分 32 × 32 bit 的块，每块 128 B、128 节点 16 块，第 i 行第 j 列为 1 当且仅当槽 j 是槽 i 的祖先或自身，TAG 3 的槽整行整列为 0；嵌入词号列表 8 B 头 + 每槽 3 B；24 节点约 0.5 KB、128 节点约 3.1 KB。图中 6 槽的祖先掩码由父槽表推出、脚本断言（CIF 篇 §4.11.4；L2_SRAM 篇 §4.3.3）。树来源选"M55 给树"时这些对象经 M1 落 L2 调用输入区（长度由分区表按本调用的记录量给出），每个对象落 bank 计一次写完成，M55 给的值优先；选"片上驻留"时由属主核 SMP 建树单元按同一格式写入并驻留（VNU_SMP 篇 §4.9）〔按用户 10-24 裁定改，57 号 R57-01 / R57-03 / R57-06〕。
- (f) Proposal 输出记录：头（调用号、执行状态、anchor token、预测位置数与 K）+ 位置主序 × K 项，每项词号 3 B + 归一化后的条件概率 2 B（SMP 温度缩放并归一化，编码由 VNU_SMP 篇定；用户 10-22 裁定 softmax 归 NPU），位置内按概率降序；DFlash2 8 个位置 × 20 项 × 5 B = 800 B，含头约 0.9 KB；同一记录在下一 Verify 拒绝采样时作 Draft 分布被 MAE 直接读回，批 Proposal 每行一份（CIF 篇 §4.11.3）。

其余已定的字节量：调用描述符参数约 16 个 32 bit 字（64 B）加 8 到 12 个 8 B 地址，一阶 128 到 160 B、上限 256 B，经 M1 读回后直达 LIC 预读区、不落 L2（CIF 篇 §4.11.1）；Batch 行表每行 16 B（行号、上下文长度、下一位置、私有段基址与长度、活动位），32 行 512 B（L2_SRAM 篇 §4.3.5）；Verify 结果记录含接受路径槽号与 token、AL、首个被拒槽号、bonus token、训练时的监督行集合与执行状态（CIF 篇 §4.11.6），调用末节点档表不回传，训练复现用 R34 的 MASK_CP 掩码留存〔按用户 10-23 裁定改，54 号 R-12〕；属主核结果区按"当前调用 + 上一调用未搬完"两份分配，长度由分区表给出（L2_SRAM 篇 §4.3.6）；Target α 入口梯度记录头 64 B、载荷 32 B 行对齐（CIF 篇 §4.11.8）；KV 计划动作项每项 32 B、每页 ≤ 64 项（CIF 篇 §4.11.9）；Target 键号列表每（行, 层, kv 头）一条，计数 16 bit 加升序的 16 bit 窗口内相对键号，0xFFFF 填充（MAE_ENG 篇 §4.11.10）；训练行掩码镜像每个掩码行块（默认 8 行）一条，Qwen 6,856 B/行/层（HUB_NOC 篇 §4.4.9；MAE_ENG 篇 §4.11.9）。

7 各级格式的一致性核对

以下是通读各篇时发现的口径不一或含糊之处，按影响大小排列。每条给出文件与小节、原文摘要与矛盾点；本篇没有改动任何一篇。

1. 列字单元前置尺度的个数。MAE_NI_INT 篇 §4.3.2 写"每个 1 KB 权重单元的 32 个 E8M0 在 DDR 中紧贴该单元之前存放，这一顺序由 WSH 的拼接直通使用"；MAE_ENG 篇 §4.11.1 / §4.11.14、MAE_NI_INT 篇 §4.6.3 / §4.6.5、MXU_ARR 篇 §4.4.4 与整体集成篇 §4.3 都按 10-22 裁定写"前置 64 B = 64 个 E8M0（4 核 × 16 个输出通道）"，并注明"1 KB 单元前置 32 个 E8M0"的写法作废。

MAE_NI_INT 篇 §4.3.2 漏改。MXU Spec §4.6（置换控制一条）也仍写"32 个 E8M0 … DDR / L2 超块区同序"，属 D50-3 阶段三待改项。

2. 行主序行是否内嵌尺度。MAE_ENG 篇 §4.11.14 第 2 条写"一行 = 一个输出通道沿输入通道展开的行字序列，每 32 个 k 一组、组后带该组的 E8M0（P-25 行格式），Qwen gate / up 一行 1,280 B"；同篇 §4.11.1 写数字行"尺度在行尺度向量平面"，"行字内嵌 E8M0"的写法作废。两处在同一篇内矛盾；而且 1,280 B 恰是纯数字（2,560 × 4 bit），内嵌尺度时应为 1,360 B，数字与"组后带 E8M0"的描述也对不上。〔已按 54 号 C54-22 改 MAE_ENG 篇：删"组后带该组的 E8M0"〕
3. 行主序读的字节口径与 S 行的尺度来源。数据流篇 §2.3 第 3 步写 K 行补算"取这 K 行的 lo 平面（行主序整行，Qwen 每行约 1.36 KB，$K = 20$ 时约 27 KB）"，但 lo 平面只有数字，Qwen 一行 1,280 B，$K = 20$ 时约 25.6 KB；1.36 KB 是 hi 含尺度（4.25 bit/元素）的口径。dH 的 S 行"每行每段一次读，$K_t = 512$ 时 272 B"（MAE_ENG 篇 §4.4.3、MAE_NI_INT 篇 §4.6.10、数据流篇 §8.0 第 8 步、整体集成篇 §4.6.3）对 MAE_ENG 篇 §4.3.9"$K_t = 512$ 时每行每段 256 B 数字（尺度不在行内）"：S 行取自 LM Head 行主序 hi 副本，尺度分存后每段数字是 256 B，尺度要另读行尺度向量；而 §4.3.9 的"每个 32 行块首段前先读行尺度向量"只写在 SRE 的三层顺序里，IGE 的 S 行 gather（§4.4.3）没有写读尺度向量，WSH 转置写需要的 32 个 E8M0 从哪来未交代。
4. WSH 转置写情形 (ii) 的暂存几何。MAE_NI_INT 篇 §4.6.4 第 5 条原写"两单元各占一个行地址"，两个单元的数字共 2,048 B，两个行地址只有 2 × 32 × 17 B = 1,088 B，装不下。〔已按 57 号 B-05 改：暂存按单元编址、每单元占两个行地址（每行地址 32 个 bank 对 × 136 bit，放该单元 32 列的一半），"每块一拍读出"按核取 4 个 bank 对组，转置机制不变；bank 排布的具体形式交设计者【待审查】〕
5. PRE 模式 K 高平面暂存的格式。L2_SRAM 篇 §4.2.7 同时写"把该 tile 的原始高平面与尺度按 DDR 原序原样旁写进暂存槽（与 DDR 存储形态逐位相同）"与"每 key 高平面码 32 B，单独占一个 32 B 行，尺度按 tile 集中存放"；MAE_ENG 篇 §4.11.5 写 DDR 中 K 高平面 32 B 与尺度约 4 B"按 key 连续存放"，MAE_NI_INT 篇 §4.3.2 写 NI-FORK"写入 L2 的顺序与到达顺序相同，不改字的内容"。按 DDR 原序每 key 36 B 连续写，码就不会对齐 32 B 行，补读一个 key 要读两行；按"码单独成行、尺度集中"写，就不再是原序原样。两种写法只能取一种。
6. K lo 行字的尺度字段。L1_WB 篇 §4.1.1 写"hi 与 lo 各带一份 E8M0"，§4.6.2 写录取 key 全码区每 key"68 B + 64 B"，KRR 输出"hi + lo + kmax"的 MX 4+4（MAE_NI_INT 篇 §4.5.2）；POST 格式的 K lo 在 DDR 每 key 64 B 只有码，尺度在 K hi 的 68 B 里（MAE_ENG 篇 §4.11.3）。K lo 写进 WB 是 4 个 136 bit 行字，其尺度字段填什么、由谁在什么时候填（POST 模式 K lo 不经 KRR，NI 落地时手里没有该 key 的 E8M0）没有写；"每 key 64 B"与"4 个行字 = 68 B"两种口径也不一。
7. S8 块的尺度字段。L1_WB 篇 §4.2.4 与 §4.4.2 写 S8 块"各字尺度字段仍是本字原 E8M0"；但 S8 副本一列 64 B = 4 核 × 16 B，每核 16 B 是同一 k 下 32 个输出通道的码（MAE_ENG 篇 §4.11.1），32 个元素各属不同输出通道、各有自己的 E8M0，"本字原 E8M0"没有定义；S8 又是 lo 平面，按尺度分存 DDR 里只有数字。S8 块落 WB 时尺度字段装什么、Verify 按 F 列读 S8 时尺度从哪取，需要补一句。
8. 训练核重排窗口容量的两种口径。V1.4 撰稿简报 §2.2 第 4 步与数据流篇图 FIG-V15-DATAFLOW-MKT 面板 (d) 写"$256 \times 512 \times 1.03/3 \approx 45$ KB，双缓冲约 90 KB"；L1_WB 篇 §4.4.4、整体集成篇 §4.1、数据流篇 §8.0 第 5 步与 §8.1 第 9 步写"按 8.5 bit/元素约 46 KB、双缓冲约 93 KB"，L1_WB 篇已注明前者少计了 lo 块的尺度字段。数据流篇的图文字未同步。
9. 调用输入随机数的容量。原 CIF 篇 §4.11.5、L2_SRAM 篇 §4.3.3 与整体集成篇 §4.2 给了三个不同上界（≤ 33 个约 132 B、至多 64 个记 256 B、≤ 128 B）。用户 10-22 指示消除逻辑区域的定容后，调用输入区按记录量由分区表给长度，三处统一为"每个采样位置一个、按 ≤ 4 B 记账"，本条已关闭。

10. NI-FORK 在 L2 上的写入通路。MAE_NI_INT 篇 §4.3.1 / §4.5.6 与 L2_SRAM 篇 §4.2.7 写高平面暂存"不占 NI-L2C"；L2_SRAM 篇 §3.1 与 §4.4.1 却把 K 原始高平面暂存列为"NI 写客户 → L2：一条 32 B 客户通道"的承载项；MAE_NI_INT 篇 §4.2.1 又说 NI-L2C 是 NI 与 L2 之间"唯一的一条 32 B 双向通道"。NI-FORK 是另有一个 L2 写口，还是与 NI 写客户通道共用，说法不一。
11. I 模式段在 WB bank 上的映射。L1_WB 篇 §4.2.2 只写"一拍读出整段（16 对、同一行地址）"，CCU_CTL 篇 §4.3.2 称之为"段内列主序"；列字 k 落哪个 bank、16 个 E8M0 怎样分进 32 个 4 bit 尺度字段、一个行地址的 32 对放两段时各占哪 16 对，都没有写，而 NI 落地并入尺度（MAE_NI_INT 篇 §4.4.4）与 WB 的段读口都依赖这一映射。图 FIG-V15-LAYOUT-WCOL 用的是一种示意排法。
12. V^{T} 段读时块与列位的对应。L1_WB 篇 §4.5.2 只写"块号为 $k \bmod 4$"；"块 b 占列位 $8b \ldots 8b+7$"是由 π 与 MXU 每块 8 道推出来的；MXU_FEED 篇 §4.1.7 说 P×V 位点的列位置排列"取列位交错 π"。宜在其中一篇明写同一对应。
13. 量化格式的位级约定缺口。整体集成篇 §5.3.2 的 MXFP6 只写"组尺度 E8M0 取 keep 相与之后的块内最大指数"，没给出与 MXINT8（$e = \lfloor \log_2 a_{\max} \rfloor - 6$）、4 bit（$-2$）并列的指数式；E2M3 的最大指数为 2，本篇的图按 $e = \lfloor \log_2 a_{\max} \rfloor - 2$ 画。紧凑记录值区 6 bit 码在字节内的位序、keep 位图的位序、F 标志按"保留通道序"还是"通道位置序"排、空段段头里 E8M0 的取值，L1_AB 篇 §4.2.1 都没写。
14. F1b 项的定点约定。MXU Spec §3.4 只写位宽 40 = 19 + 10 + T；最低位对应 $2^{E_{\text{base}}-T}$ 还是别的、子和右移是向下取整还是向零截断，没有写，而 BF16 停放装回的"按同一 E_{base} 展开"依赖这两点。
15. 字节口径的小差。V 的 gather 每 key 记 128 B（MAE_ENG 篇 §5.3）与 129 B（HUB_NOC 篇 §4.4.1，含 tile E8M0 数组摊 1 B）；残差子记录"另加约 0.1 KB"一条随用户 10-23 裁定（残差纯 MXFP6、不设极端值子记录）关闭；MXU Spec §9.1"全芯片 RF 208.4 KB、余约 3.9 KB"对整体集成篇 §4.1"约 208.9 KB"与 L2_SRAM 篇 §5.2"余约 3.4 KB"；L2_SRAM 篇 §4.2.6 的 $d\tilde{g}$ / du 环容量仍以 $R_{c,\max} = 70$ 记（数据流篇已改记 $D_{\max}$）。
16. MXU Spec 正文的 V1.3 字样。§1.3 模式表"反传 dX（J′ 慢边）"、§3.6"psum 1（… 慢边超块边界）"、§4.4"S2 双模式 … 慢边暂存区"、§4.6"W 侧在慢边暂存区落地口写入时置换一次"；头注已说明按 D50-3 留到阶段三，列此备查。

8 未定项

格式相关的未定项，按数据类型汇总（出处为登记该项的篇）。权重：I 模式段在 WB bank 上的列字与尺度半字节映射【待审查】（§7 第 11 条）；列字单元前置 64 个 E8M0 的内部次序（是否按核主序）【待审查】（MAE_ENG 篇 §4.11.1 未写）；尺度分存下前向各读口的落地并入与读字节增量（lo 重读 hi 前置约 6%、训练窗口内行尺度向量约 6%）【待核】（MAE_ENG 篇、MAE_NI_INT 篇 §7）；旁带字 32 B 内的字节编排与位序【待审查】（MAE_NI_INT 篇 §4.6.6，随 ISA）；行主序来源另存列字布局副本作为降低 SDN 第二份载荷的备选【待核】（MAE_ENG 篇 §7）；判别器权重的形态、布局与大小【待审查】（MAE_ENG 篇 §7）；重排窗口、dH 的 S 行块、OPT 读源段与 S8 区在 WB 288 KB 物理容量内的共存、前向核 K_t 停放区与其他分区的共存，只给建议值、归后续内存分配设计（整体集成 §8.8 通则二，54 号附录 D）〔按用户 10-23 裁定改〕；K/K_t 次舍入对推理精度的影响已由严格软仿硬 A 级探针给出（Qwen ΔKL +0.0064、MiniCPM −0.0033，95% CI 含 0，top-1 −0.19 / −0.22 pp）【实测，54 号 §2.8】并经用户 10-23 裁定接受，K_t 作位点参数、缺省 512〔按用户 10-23 裁定改，54 号 R-2〕。SDN 多播的拆分粒度已核（MAE_NI_INT 篇 §4.1.9，56 号 §3.4）：列字布局一笔 32 B 是同一列 k 的 4 核列字，只属一个 K 组、按 8 B 一道拆给 4 核；行主序平面一笔 32 B 含 64 个连续 k，跨 K 组 g 与 $g+1$，按 16 B 两道分投两个属主训练核；32 列段轮转平面一笔 32 B 是两个 16 B 段，同样两道。三种布局下拆分都是整 8 B 的连续段，所以

SDN 用 4 bit 通道掩码（每道 8 B）取代原 32 bit 字节掩码，原"字节使能【待核】"关闭。激活：MXFP6 的尺度指数式、紧凑记录的位序与空段 E8M0 取值【待审查】（§7 第 13 条）；D-40 道上段片的交错次序（SI 规则在 V1.4 各篇未展开）【待审查】；属主核采样状态区、残差组装缓冲与 attention 记录区在 AB 内的共存容量【待审查】（L1_AB 篇、L1 集成篇 §7）；Target α 入口梯度的张量类型（dLogits 或 dH）与训练入口区的行格式【待审查】（L1_AB 篇、CIF 篇 §7）；Gemma 4 E2B 夹心归一化与 PLE 支路的位置【待审查】（MXU_EXIT 篇 §4.2.6）。梯度（用户 10-23 / 10-24 裁定后）：反传梯度 MXFP6 的组轴与尺度规则（逐 token 沿通道或沿 token）【待审查】；dP / dS / dz 缺省 MXFP6 单平面，是否落入单遍 MXFP8 例外【待标定】（55 号）；dO / dQ 改 MXFP6 后训练行状态与训练状态区的建议容量【待重算】（L1_AB 篇 §4.5、MXU_EXIT 篇 §4.6.3）；attention 行状态 O 改 BF16 后（264 B/行）L1 集成篇 §4.3.6 的 attention 期总账已重算（57 号 B-40）。KV：PRE 高平面暂存的行格式（§7 第 5 条）与并发流数、head_dim 256 / 512 的实际占用【待审查】（L2_SRAM 篇 §7）；K lo 行字与 S8 块的尺度字段（§7 第 6、7 条）；录取 key 全码区随录取率的容量【待审查】（L1_WB 篇 §7）；head_dim 256 / 512 下 attention 期 WB 与 AB 的占用和 kv 头并行数【待审查】（L1_WB 篇、L1_AB 篇、L1 集成篇 §7）；段位移或 KV 压实后区块摘要重算还是标失效【待审查】（MAE_ENG 篇 §7）。部分和：F1b 项的定点约定（§7 第 14 条）；WSH 转置写情形 (ii) 的暂存排布（§7 第 4 条）。列表与记录：列表记录头的位序与载荷字节序、区块列表记录格式与在飞波次【待审查】（L2_SRAM 篇、HUB_NOC 篇 §7）；调用描述符、调用状态字与原因码的精确字节布局与位域【待审查】（CIF 篇 §7）；随机数的格式与位宽【待审查】（CIF 篇 §7，归 VNU_SMP 篇）；Proposal 输出已定为归一化概率（用户 10-22），2 B 概率编码与由此定的属主核结果区最终容量【待审查】（CIF 篇、L2_SRAM 篇 §7）；Batch 合并键中段号的位宽【待审查】（HUB_NOC 篇 §7）。