MAE 片外接口（NI_EXT）需求

> Owner: WangYizhao｜2026-11-05｜正式稿第一版，待用户审阅。按用户 11-05 夜确认的目录（`../V17_3_MODULE_TOC_MAE_NI_EXT_20261104.md` 第三版）编写；依据 `Claude_Design_Spec/V1.7_3/Modules/MAE_NI_EXT.md`（冻结基线）、片上数据传输协议篇 `DATA_TRANSFER_PROTOCOL.md`（下称"协议篇"）、L2 正式稿、`Claude_Design_Spec/V1.8_DESIGN_REVISIONS.md`（V18-TP-09 / 24 / 25、V18-L2-02），SoC 事实以 `Chip_Framework_Design/SoC_Architecture_20261027/SOC_ARCHITECTURE_20261027.md` 为准（V1.8 §3）。

NI_EXT 是 NPU 与 SoC 之间唯一的数据口外沿，有三个 AXI 口：主口 M0（256 bit，独占 DDR P0）、主口 M1（64 bit，经片上互联到 HSRAM、DDR P2 与 FMC 主端窗口）、从口 PIN（64 bit，供系统 DMA 与 FMC 从端以任意逻辑地址、任意长度直写中央 L2 的外设输入区），以及它们的时钟边界与宽度适配。**NI_EXT 只做协议转换、时钟边界、宽度适配与外设窗口检查；不生成请求、不决定目的、不改数据；选口只看每条请求的选口位。**

1 组成与位置

1.1 NI_EXT 是 MAE 组的一个单元，全芯片一份

MAE 组由 MAE_ENG（访存引擎）、NI_INT（片内网络接口）与 NI_EXT 组成。NI_EXT 全芯片一份。三个口在 NPU 一侧只共用 NI_INT 的 NI 入站缓冲 NIB 与 L2 客户通道 NI-L2C，彼此没有直接数据通路。**与 MAE 组外的连接经 MAE 组的对外口**；口的个数与共享方式由 MAE 集成篇定义（待写）。

1.2 三个口都是协议转换，只是发起方不同

口	谁发起	NI_EXT 做的转换
M0、M1（AXI 主口）	**MAE_ENG**：地址、长度、选口位、目的标签都由它给	MAE 的 32 B 请求 ⇄ AXI 事务：发读写地址与写数据，收回读数据与写响应、按标签交回。**读写两个方向都经过 NI_EXT**，M0 上的权重、KV 等大流量主要是读
PIN（AXI 从口）	**片外主设备**：系统 DMA、FMC 从端	AXI 写 → L2 写：地址换算成 L2 逻辑地址、WSTRB 换成字节写使能；附带外设窗口检查与 B 响应时点


1.3 做什么、不做什么

- 做：协议转换、跨时钟、宽度适配、外设窗口检查。
- 不做：不生成请求，不决定读哪些数据、写到哪里（MAE_ENG）；不补字、不读改写——按 AXI 地址与字节选通生成字节写使能；不转置、不量化、不解码。
- 不连外设数据口、不发起外围 DMA、不直连 eMMC。NPU 不作为 M55 的从设备被推送数据；APB 只承载控制，经 CIF。

1.4 SoC 侧的名字与分工

在 SoC 架构稿中本 NPU 称 **L3PU**；M0、M1 同名，PIN 即"L3PU SRAM 口"。SoC 互连内部、桥与时钟 / 位宽转换、PLL、时钟树与切频驱动归 SoC 设计者（用户 10-25）。

2 数据从哪来、到哪去



MAE 组各单元篇的连接图用同一个外框（用户 11-05）：框外画 MAE 组的全部直接对端——上方命令与标量网（hub 控制道）、LIC、CIF，左侧 DDR 控制器 P0、片上互联总线、系统 DMA / FMC 从端，

下方中央 L2 与四核 IDN 接收桥；本单元不用的对端画成灰框。对端之后的去向不画。

- **框内**是 NI_EXT 与直接往来的 MAE_ENG、NI_INT：MAE_ENG 给读写请求、收写响应；NI_INT 收读返回与 PIN 的存储字、给要写出的数据。
- **跨出框的连线**：左侧三个 AXI 口各一进一出；上方与 CIF 之间是外设窗口的配置与事件（虚线），主口错误报到命令与标量网（虚线）。
- LIC、中央 L2、四核 IDN 接收桥画灰：NI_EXT 不直接连它们。PIN 写进 L2 经 NI_INT 的 NI-L2C；读回的数据由 NI_INT 交 L2 或经 IDN 进核。

2.1 MAE 组内的接口

接口	对端	方向	内容
读写请求	MAE_ENG	入	每笔 32 B，带选口位、目的标签与完成计数号；同一 64 B 单元的两笔背靠背、成批按地址升序； 描述符上的"占用外设窗口 / 释放外设窗口"标记
写响应	MAE_ENG	出	每笔写的 AXI 写响应，连同完成计数号
读返回	NI_INT（NIB）	出	32 B 一笔，带发出时的目的标签
PIN 存储字	NI_INT（NI-L2C）	出	**每个存储字带自己的 L2 逻辑地址与字节写使能**（协议篇 §2.2、§5.4）
写出数据	NI_INT	入	要写出的 32 B 数据与字节使能

2.2 经 MAE 组对外的接口

接口	对端	方向	内容
M0	DDR 控制器 P0	出 / 入	AXI4 主口，256 bit，独占专线
M1	片上互联总线	出 / 入	AXI4 主口，64 bit
PIN	系统 DMA、FMC 从端	入 / 出	AXI4 从口，64 bit；回 B 响应或 SLVERR
外设窗口	CIF	入 / 出	入：窗口（起始逻辑地址, 长度）、开关、写计数阈值；出：外设写事件、

接口	对端	方向	内容
			首个违规的地址与原因
主口错误	命令与标量网（经 NI 的端点）	出	口号、地址、原因，报 LIC（§10）

2.3 由别的模块保证的事项

事项	由谁保证
请求的地址、长度、目的与选口位；持续大流量只填 M0	MAE_ENG
同一 64 B 单元两笔背靠背、升序成批	MAE_ENG
调用输出"数据在前、状态字最后"与完成判定	MAE_ENG、LIC
外设窗口落在外设输入区内	编译链分配的 L2 地址与 M55 软件（CIF）
窗口寄存器、PIN 事件的中断	CIF
收回外设窗口时在飞写先全部回响应	CIF
NI-L2C 仲裁与外设写等待上界的实现	NI_INT
DDR 控制器的在飞深度、互联拓扑与仲裁、桥与时钟 / 位宽转换、DDR 三口优先级、复位树、NPU 断电时的错误响应代答	SoC 方
共享内存的缓存属性与 M55 侧缓存维护	CIF / M55

3 端口与时钟合同

3.1 三个口一览

口	方向	对外位宽	时钟	对端	承载
M0	主	256 bit	核时钟 f_{core}，参考 1 GHz，与 DDR P0 同频同源	DDR 控制器 P0（独占）	持续大流量：权重、KV、激活与残差往返、训练载荷

口	方向	对外位宽	时钟	对端	承载
M1	主	64 bit	f_{IO}【待确认】	片上互联总线 → HSRAM P2、DDR P2、FMC 主端窗口	小流量、时延敏感：调用描述符与输入、结果记录、表装载、元数据、输出缓冲追加
PIN	从	64 bit	f_{IO}（与 M1 同频）	系统 DMA、FMC 从端	外设数据直写 L2 外设输入区；调试读

M1 与 PIN 对外 64 bit、二者同频，公共接口时钟记作 f_{IO}，数值【待确认】；不选 200 MHz / 800 MHz / 1 GHz，不定它与核时钟的关系（用户 10-25；SoC 稿亦不标频率）。APB 32 bit，经 CIF。

3.2 DDR 三口与时钟域

- DDR 三口分工（SoC 10-30）：**P0 256 bit 归本 NPU 的 M0 专用，在 DDR 控制器上优先级最高**；P1 512 bit 接小核 NPU 侧 AXI 互联；P2 64 bit 接片上互联总线（M55、系统 DMA、本 NPU 的 M1）。三口共享同一份 DDR 带宽（LPDDR5 x32 · 6400 MT/s）。
- 三个时钟域：核时钟 f_{core}（参考 1 GHz、最低 200 MHz）、f_{IO}、APB 时钟。
- NPU 内部存储字宽 32 B，地址以字节计，默认按 32 B 对齐使用、支持非对齐紧密访存（协议篇 §2.5），与端口位宽无关。

3.3 M1 / PIN 的时间写成拍数 ÷ f_{IO} 加往返

M1 / PIN 上传 n B 的时间 = $4\lceil n/32 \rceil$ 个 64 bit 数据拍 ÷ f_{IO} + 片上互联往返 $t_{\mathrm{rt,IO}}$（$t_{\mathrm{rt,IO}}$【待确认】，用户 10-25）。各类记录的字节数由 CIF 与数据流篇给出，本篇不汇总。

4 M0 主口：DDR P0 专线

4.1 本口由 MAE_ENG 发起，NI_EXT 只做协议转换，读写两个方向都经过它

M0 是 AXI4 主口、读写各一，经独占的 256 bit 专线接 DDR 控制器 P0，一笔一拍 32 B。

4.2 每笔 32 B，同一 64 B 单元的两笔背靠背

- 每次请求固定 32 B，不加宽请求或数据总线。
- **同一 64 B 单元两笔地址连续的请求保持背靠背发出**，由 DDR 控制器合成一次 64 B 突发。
- 写支持字节使能；单个字节的写不做读改写。

4.3 接口能力、DDR 带宽与在飞是三件事

（用户 10-25）

- **接口能力** $B_{\mathrm{M0,if}} = 32\ \mathrm{B} \times f_{\mathrm{core}}$：1 GHz 时 32 GB/s；$f_{\mathrm{core}} < 600$ MHz 时低于 19.2 GB/s 分析点，M0 接口成为瓶颈。
- **在飞**：读、写各 32 笔 × 32 B = 1 KB，取 SoC 侧 DDR 控制器的在飞深度配置值，NPU 不在其上自行加深。维持 B_{DDR} 需端到端读延迟 $t_{\mathrm{rd}} \le 1024\ \mathrm{B}/B_{\mathrm{DDR}}$（19.2 GB/s 时约 53 ns）。
- **有效吞吐**：

$$B_{\mathrm{M0,eff}} \le \min\left(32\ \mathrm{B} \cdot f_{\mathrm{core}},\ B_{\mathrm{DDR}} - B_{\mathrm{P1}} - B_{\mathrm{P2}},\ 1024\ \mathrm{B}/t_{\mathrm{rd}}\right)$$

B_{P1}、B_{P2} 为 P1、P2 两口占用的 DDR 带宽。19.2 GB/s 只是 DDR 分析工作点，不是 M0 接口上限；验收不预设 DDR 有效率。

4.4 M0 是唯一承载持续大流量的口

哪类流量填 M0 由 MAE_ENG 按选口位保证，流量清单在 MAE_ENG 篇。

5 M1 主口：共享内存、表装载与元数据

5.1 本口由 MAE_ENG 发起，可达 HSRAM P2、DDR P2 与 FMC 主端窗口

M1 是 AXI4 主口、读写各一，对外 64 bit、接口时钟 f_{IO}；经片上互联总线可达 HSRAM P2、DDR P2 与 FMC 主端窗口。到 DDR 经 P2，与 M55、系统 DMA 共享 P2，并与 P0 / P1 共享 DDR 总带宽（SoC 10-27 总线矩阵）。**NI_EXT 只做协议转换，读写两个方向都经过它。**

5.2 一笔 32 B 拆成 4 拍；共享内存一侧的逻辑地址可以不按 32 B 对齐

- 一笔 32 B 拆成 4 拍 INCR 突发，每拍 8 B；读返回在 NI 内拼回 32 B 再交 NI_INT。
- **共享内存里的源或目的地址可以不按 32 B 对齐**（V18-TP-25）：读入时 NI 按目的 L2 逻辑地址把字节放进存储字、带字节写使能；写出时按目的地址把字节放到对应位置，WSTRB 只选有效字节。例如生成循环的输出缓冲每次追加一个 3 B 的 token。

一笔 32 B 的写只写其中 18 B（存储字内字节 3–20）时，4 拍的 WSTRB（位 i 对应该拍的第 i 字节）：

拍	覆盖的字节	有效字节	WSTRB
0	0–7	3–7	`1111 1000`
1	8–15	8–15	`1111 1111`
2	16–23	16–20	`0001 1111`
3	24–31	无	`0000 0000`

5.3 承载的流量

M55 放在共享内存里的小流量、时延敏感数据：调用描述符与输入、结果记录、模型配置表与模板镜像、KV 计划与 KV 元数据、段位置回写、输出缓冲追加写。**这类数据不走 APB**，APB 只写指针与门铃。各类记录的内容、落点与写出次序在 CIF、MAE_ENG 与数据流篇。

5.4 接口能力与在飞

- 每方向 $8\ \mathrm{B} \times f_{\mathrm{IO}}$；有效吞吐另受片上互联竞争与目标从方限制。
- **描述符与表装载的读不得因同口写事务占满在飞资源而阻塞**；在飞名额（参考 ≤ 8 笔）与 AXI ID 分配【设计者定】。

6 按选口位分流

选口位（port 位）是 MAE_ENG 给每条读写请求带的 1 bit，指定这笔事务从 M0 还是 M1 发出；NI_EXT 只看这一位分流，不看数据。 默认 M0。

口	能到哪里	适合
M0	DDR（经 P0 独占专线）	持续大流量
M1	HSRAM、DDR（经 P2）、FMC 主端窗口	小而时延敏感的记录

HSRAM 与 FMC 主端窗口只能经 M1 到达；DDR 两条路都能到，大流量走 M0、M55 放在 DDR 共享区的小记录可走 M1。同一类数据在不同场合可能放在共享内存或 DDR，所以**选口不写死在 NI_EXT 里，由 MAE 的命令按数据所在位置填**。

7 PIN 从口：外设以任意逻辑地址与长度直写 L2


7.1 支持的事务

- AXI4 从口，对外 64 bit，接口时钟 f_{IO}。
- 只支持 INCR；FIXED 与 WRAP 回 SLVERR。独占访问回 OKAY，表示独占失败。读只用于调试。
- **支持字节使能、非 2 的 n 次方字节数与任意逻辑地址起点的写**（用户 11-05 夜，V18-TP-25）。

7.2 地址换算与拼字：L2 逻辑地址 = 窗口起始逻辑地址 + (A − A_PIN)

L2 逻辑地址 = 窗口起始逻辑地址 + $(A - A_{\mathrm{PIN}})$，A 为 AXI 地址，A_{PIN} 为 PIN 口在 SoC 地址图中的基址；超过窗口长度即越窗（用户 11-05 夜：统一叫逻辑地址）。

- 64 bit 数据拍按逻辑地址放进所属存储字的对应字节位置，WSTRB 转成该存储字的字节写使能。
- **每个存储字带自己的逻辑地址与字节写使能交 NI-L2C**（NI 放 TUSER 与 TKEEP，L2 的 NI 写口按地址落位、不累加，协议篇 §5.4），经 NI-L2C 进 L2 各象限的写集合器，与 L2WP 的先后按搬运命令的抢占优先级定；不经 hub 写口、不给 L2 加口。
- **NI_EXT 不补字、不读改写，未写字节保持原值**（L2 正式稿 §5.4）。拼字的组织【设计者定】。



窗口在 [堆 0][象限 2]，起始逻辑地址 1280、长 256 B。一笔 70 B 的写从逻辑地址 1356 开始，按 8 B 拍边界是 10 个 AXI 数据拍（1352、1360、…、1424）：首拍只有字节 4–7 有效，末拍只有字节 0–1 有效。落进 L2 时跨三个存储字——逻辑地址 1344–1375 里写 1356–1375（字节写使能 12–31）、1376–1407 整字、1408–1439 里写 1408–1425（字节写使能 0–17），其余字节保持原值。另一笔从逻辑地址 1540 开始，越过窗口末 1535，整笔回 SLVERR、数据丢弃，L2 不变。脚本断言写入字节与 AXI 数据逐字节相同。

7.3 外设窗口 = 起始逻辑地址 + 长度

外设输入区对系统 DMA 与 FMC 从端开放的一段，由 M55 经 CIF 设置。**窗口 = 起始逻辑地址 + 长度**，长度以字节计，窗口不跨堆与象限；位宽随指令与 SoC 集成（用户 11-05；"分区表"撤）。

7.4 窗口检查：违规整笔回 SLVERR，不拖住互联

- **越窗、窗口关闭时的写或读、FIXED / WRAP，一律整笔回 SLVERR、写数据丢弃**；记录首个出错地址与原因，经 CIF 上报。
- **违规不靠拉低 WREADY 拖住对端**；合法写在 NI-L2C 拥塞时按 AXI 握手拉低 WREADY，让对端停发。

7.5 窗口占用、释放与写计数事件

- MAE 执行带"占用外设窗口"标记的描述符时关窗；执行带"释放外设窗口"标记的描述符时按 CIF 寄存器语义重新开窗。
- 累计写字节数到达 CIF 设置的阈值时，产生一次外设写事件。

7.6 写响应晚于数据可见

最后一个存储字经 NI-L2C 交出、再过到 L2 写口的固定流水时延之后，才回 B 响应；L2 不回通知，"已落地"由 NI 按末拍 + 固定时延判定（协议篇 §7.4）。同一 AXI ID 按序。突发末拍到达后，在有界时间内交出不满的尾字（带字节写使能），不等后续突发。

7.7 优先级与等待上界

- PIN 写与 DDR 写 L2 同属 NI-L2C 写客户、共用 L2 的 NI 写口，优先级低于 hub 下行与核侧读写。
- **外设写等待 ≤ 256 拍【待标定】**：这是对 SoC 外部访问的时延承诺（用户 11-03 D1.5）。仲裁与老化方法【设计者定】，须同时满足 NI 写持续带宽（归 MAE 与系统带宽预算）与 hub 下行四道不饿死。
- **PIN 读只用于调试，在全部 L2 客户中优先级最低**，只要求最终完成、不阻塞其他客户，不定等待上界。

7.8 在飞

写 4 笔、读 2 笔（SOW）。

8 时钟边界与宽度适配

8.1 M0 一侧：同步同源，保留可配的异步能力

M0 与 DDR P0、核时钟同频同源，大核 NPU 与 P0 之间的跨时钟由 SoC 方在 DDR 端口处完成。NI-M0 在同步同源配置下零跨域代价，**保留可配的异步跨域能力或等效余量【待确认】**，待 SoC 确认端口处的实现后由设计者定案。

8.2 M1 / PIN 一侧：按任意时钟比率异步

按任意时钟比率异步实现，跨域只用 FIFO，不用握手停顿换带宽。PIN 的时钟域转换在 NPU 接口单元内由 NPU 方完成；M1 接入片上互联一侧的时钟 / 位宽转换由 SoC 方完成（用户 10-25 保留跨时钟边界）。

8.3 宽度适配

口	内部 ↔ 对外
M0	与内部 32 B 等宽，不拆拼
M1	一笔 32 B ↔ 4 拍 64 bit；不对齐时按逻辑地址放字节、给 WSTRB（§5.2）
PIN	64 bit 拍按逻辑地址放进存储字并生成字节写使能，不补字（§7.2）

8.4 字节序与对齐

小端，低地址在低位字节；宽度转换不改变字节序与地址对齐。M0 的请求按 32 B 对齐发出；M1 可按任意逻辑地址发出（AXI 非对齐起始 + WSTRB）。

8.5 全频段功能正确

f_{core} 为 200 MHz 到 1 GHz 的任一档都功能正确；以拍计的结构参数（在飞深度、FIFO 深度、流水级数）不随频率改变，以时间计的性能按 f_{core} 缩放；跨时钟 FIFO 按"两侧独立、各自可变"设计。

8.6 切频的前提

NPU 处于空闲或就绪态、三个口无在飞事务、PIN 窗口关闭；切频前后不需重装表或重配 CIF。**切频流程与复位序列归 CIF 与 SoC 集成。**

9 事务的共同规则

- **写响应是落地点**：NPU 对共享内存或 DDR 的每笔写，以收到 AXI 写响应为"已落地、对他方可见"的时刻；NI_EXT 把写响应连同完成计数号交回 MAE_ENG。
- 读返回按发出时的目的标签交 NIB，NI_EXT 不解释目的；同一 AXI ID 内按序；跨 ID 的乱序由 NIB 吸收，不外溢。
- 逐位无损：读写数据在跨时钟、宽度拆拼前后逐字节相等，字节使能逐位保持。
- 只做协议与适配：不转置、不量化、不解码、不补字。

10 错误、计数与复位

- **错误**：
  - PIN 违规（越窗、关窗、FIXED / WRAP）的首错地址与原因经 CIF 上报 M55。
  - **主口收到 SLVERR / DECERR 时记口号、地址与原因，经 NI 的命令与标量网端点报 LIC，按致命错误处理**（协议只分致命一类，V18-TP-09）。
- **计数**：没有独立的性能计数；PIN 累计写字节计数只与 CIF 设置的阈值比较。
- **复位**：三个口在各自时钟域内同步释放；任一口复位期间不向对端发出半个事务；NPU 电源域关断或复位期间，PIN 的访问由系统侧错误响应逻辑代答 SLVERR。复位源与序列归 CIF 与 SoC 集成。

11 要求值与验收

11.1 要求值

项	要求值	说明
M0 接口能力	$32\ \mathrm{B} \times f_{\mathrm{core}}$；在飞读写各 32 笔	在飞取 DDR 控制器配置值
M1、PIN	每方向 $8\ \mathrm{B} \times f_{\mathrm{IO}}$；PIN 在飞写 4、读 2	f_{IO}【待确认】
跨域 FIFO 延迟	≤ 6 个核拍；同步同源配置下可为 0	【待标定】
外设写等待	≤ 256 拍	【待标定】
门数	≤ 50 k 门（NAND2 等效）：M0 约 15–25 k、M1 约 8–12 k、PIN 约 8–12 k；另加约 1.5 KB 寄存器堆	建议值，不含 SRAM / RF 宏

与上下游匹配的速率（跨模块，只作背景）：NI-L2C 写客户一侧需求 $19.2 + 16\,f_{\mathrm{IO}}[\mathrm{GHz}]$ B/拍，$f_{\mathrm{IO}} \le 0.8$ GHz 时不超过一条 32 B/拍写口；超出时 M1 / PIN 以 AXI 就绪信号握手让对端停发（NI_INT、MAE 预算）。

11.2 验收

对象	方法	用例
端口与时钟（§3、§8）	审查	端口宽度、读写通道与时钟关系
M0 事务（§4.2）	断言	请求恒为 32 B；同一 64 B 单元两笔背靠背
字节写（§4.2、§5.2）	逐位比对	单字节尺度写后相邻字节不变、无读改写事务
选口（§6）	断言	随机选口位，事务只出现在对应口
PIN 与 M1 的非对齐写（§5.2、§7.2）	逐位比对	随机起点、长度与 WSTRB 的写；写入字节与 AXI 数据逐字节相同，未写字节保持原值；逻辑地址按换算式
窗口检查（§7.4、§7.5）	错误注入	越窗、关窗、FIXED / WRAP 整笔 SLVERR 且 L2 不变；窗口占用 / 释放序列；写计数到阈值恰好一次事件
全频段（§8.5）	周期仿真	随机 $f_{\mathrm{IO}}/f_{\mathrm{core}}$ 比率与 200 MHz–1 GHz 各档功能正确
写响应时点（§7.6、§9）	周期仿真	写响应回交晚于 AXI 写响应；PIN 的 B 响应晚于最后一个存储字写入 L2（末拍成交 + 固定时延）
乱序与复位（§9、§10）	周期仿真	跨 ID 乱序返回不外溢；复位注入下无半个事务

12 为什么

- **三个口都是协议转换，主口由 MAE_ENG 发起**（用户 11-05 夜确认）：NI_EXT 的职责边界与"传什么、发给谁、写到哪由 MAE 定"（用户 11-03）一致；把"谁发起"写清，读者不会把 NI_EXT 当成只发数据的出口。
- **M0 独占专线与 64 B 合并**：DRAM 效率由 64 B 突发决定、AXI 一拍只有 32 B；大流量要一条不与其他主方竞争互联的通路（SOW；SoC 10-27）。
- **接口能力、DDR 带宽与在飞分开写**（用户 10-25）：降频时接口能力同比下降，DDR 带宽由三口共享，1 KB 在飞只覆盖约 53 ns 读延迟。

- **M1 与选口位**：调用记录每轮只有几 KB、时延敏感但不占带宽，走 M1 不占 M0 的权重流时隙，也不走 APB；同一类数据可放共享内存或 DDR，所以按选口位选口。训练张量载荷走 M0 不走 M1：M1 慢且与系统主方共享 P2。
- **PIN 支持任意逻辑地址与长度**（用户 11-05 夜："这个明显是一个兼容式设计，可以不用，但是不能没有"，V18-TP-25）：外设数据（图像、音频、Token ID 等）的起点与长度不由 NPU 决定；L2 带字节写使能后，NI_EXT 只需把字节放到位、给出使能，既不补字也不读改写。取代同日的"由 M55 按 32 B 对齐"。
- **统一叫逻辑地址**（用户 11-05 夜："不应该叫偏移，统一叫逻辑地址是更合理的设计"）：窗口与换算都用 L2 逻辑地址表述，与协议篇、L2 篇同一种地址。
- **PIN 违规整笔回错、不拖住互联**：越界写不能改写 NPU 正在用的 L2，错误访问不能卡住片上互联；系统 DMA 一报完成 M55 就会通知 NPU 用数据，所以 B 响应等数据真正可见；PIN 写优先级低但不能无限期饿死，所以有等待上界（用户 11-03 D1.5）。
- **时钟边界保留**（SOW；用户 10-25）：参考频率相同不等于可以去掉跨域逻辑；f_{IO} 未定，所以 M1 / PIN 按任意比率异步。
- **主口错误按致命处理**（V18-TP-09）：协议只分致命一类，由 LIC 经 CIF 报 M55 决定。
- **SoC 事实以 10-27 SoC 架构稿为准**（V1.8 §3）：本 NPU = L3PU；M1 可达 HSRAM P2、DDR P2、FMC 主端；无 LSRAM。
- 本篇各项要求来自 SOW / SoC 稿约束与一步推导，均未仿真。