VNU 优化器单元（OPT）需求

> Owner: WangYizhao｜2026-11-04｜重写稿，待用户审阅。按用户 11-04 确认的目录编写（`../V17_3_MODULE_TOC_VNU_OPT_20261104.md` 第二版）；改变现行设计的事项汇总在 `Claude_Design_Spec/V1.8_DESIGN_REVISIONS.md`（V18-OPT-01、V18-NLU-03、V18-VNU-01、V18-VNU-02）。
> 11-05 按片上数据传输协议篇（`DATA_TRANSFER_PROTOCOL.md`，V18-TP-01…16）同步：与 L1 的口改为 RRAM 口、地址由 CCU 推理、入口 stall；跨核归约结果改经命令与标量网回送；撤 L1 段上的"保留标记"，副本段的不覆盖改由编译链按"最后读者完成"事件保证；撤分区表（§2、§2.3、§5、§8）。
> 11-05 晚第二轮同步（协议篇 §2.1、§3.2、§4.2、§7.3、§9.7，V18-TP-17…20）：32 B 单位改称存储字；读经激活类读口、写进 A 类写集合器里本单元的入口 FIFO、wr_stall 回本单元（§2、§5、§7）。
> 11-05 第三轮同步（协议篇 §4、§6.1、§8.1、§8.2，V18-TP-21 / 24）：与 CRU 的标量双向经 CCU 中转——合并值由 CCU 写进合并值寄存器，OPT 不设结果寄存器（梯度范数平方的部分和由 NLU 累加，用户 11-05 定），OPT 在命令与标量网上无端口；"反压"作机制名处改称握手（§2、§5、§6）。
>
> 用户 11-04："最大程度放权，OPT 可以直接给它接口规范，然后设计者来自行决定权重更新该怎么做；AdamW 无需作为强制需求，可以由设计者基于算法仿真来设计"。所以本篇只规定接口、时序协议与集成精度。

1 组成与位置

1.1 OPT 对一组参数做一步更新

OPT（Optimizer Unit，优化器单元）对一组可训练参数做**一步更新**：输入当前参数 $\boldsymbol{\theta}$、同形的梯度矩阵 $\mathbf{G}$ 与优化器状态，输出新参数 $\boldsymbol{\theta}'$ 与新状态。

例如一个线性位点 $Y = XW$（W 为 $K \times M$）旁加 LoRA 支路 XAB，A 为 $K \times r_{\mathrm{LoRA}}$、$B$ 为 $r_{\mathrm{LoRA}} \times M$；训练只更新 A、B，OPT 的一组参数就是 A 或 B 的一段，$\mathbf{G}$ 是对应的 $\mathrm{d}A$ 或 $\mathrm{d}B$。**组**是随同一段权重流到达、一次更新完的一段参数，由指令给出。

1.2 更新算法不规定，由设计者基于算法仿真确定

AdamW 不是强制需求。 以下都由设计者基于算法仿真确定，只要满足 §4 的集成精度（用户 11-04，V18-OPT-01）：

- 更新规则；
- 是否做梯度裁剪；
- 优化器状态存什么、用什么格式；
- 新参数写回时怎样舍入；
- 是否另存更高精度的参数平面。

1.3 OPT 不做什么

- 不做反传，不形成梯度矩阵（训练核的 MXU 与 NLU）；
- 不做跨核归约（CRU）；
- 不发 DDR 读写请求（MAE 与 NI），不参与调度。

1.4 OPT 是 VNU 组的一个单元，每核一个

一个计算核由 CCU、MXU 组、L1 组、VNU 组四组拼成。OPT 是 VNU 组的六个单元之一，其余五个是 NLU、SEL、QNT、SMP、LOSS。**OPT 与 VNU 组外的模块交换数据，都经 VNU 组的对外接口**；VNU 对外口的个数与共享方式由 VNU 集成篇定义（待写）。

每个计算核一个 OPT，全芯片 4 个，物理相同；按指令启用，不启用时不工作。**OPT 同一时刻只执行一种功能**，先后由指令与 CCU 排定（用户 11-04，V18-VNU-03）。本篇不写指令字段，指令定稿后另补。

1.5 不另开 DDR 读流，不新增引擎与链路

OPT 不引入新的 DDR 读流、MAE 引擎或片上链路（用户 09-28 / 09-29 复用哲学）：


- 当前参数读 L1 中前向已读入的一份，不从 DDR 重读；
- 状态与梯度随同组权重流同序进入；
- 写回走现有的上行通路。

DDR 只多出状态、梯度与可选平面的字节。

1.6 与 NLU 的合作通路

OPT 的算法需要开方、除法、归约等运算时，可经合作通路借用 NLU 的元件。**NLU 与 OPT 怎样合作或折叠，由指令设计考虑，具体指令由两个模块的设计者配合确定；本篇只留出这条通路**（用户 11-04，V18-NLU-03）。

2 接口规范



虚线框是 VNU 组：

- **框内**是 OPT，以及和它直接往来的 NLU（合作通路）。
- **跨出框的连线**都是 VNU 组的对外接口：
  - 上方：本核 CCU 给的指令与标量（虚线），OPT 报出的读完、组完成事件、跨组共享量与入口 stall；以及与 CRU 之间的标量**经本核 CCU 中转**（用户 11-05，传输协议篇 §6.1、§8.1）：CRU 合并后的跨核归约结果（FP32）回到 **CCU 的短消息队列，由 CCU 按类型与轮标签写进 OPT 的合并值寄存器**，再发出使用该值的指令；要跨核合并的部分值（梯度范数平方的部分和）由 NLU 累加并放进 NLU 的结果寄存器，**OPT 不设结果寄存器**（用户 11-05 定）。**OPT 在命令与标量网上没有端口**，合并值不落 L1（图中 CRU 只与 CCU 相连）。
- **下方的 L1 口**：OPT 经 **VNU 的 RRAM 口**（RRAM 即核内 SRAM 口协议，传输协议篇 §3）访问 L1 的 A 类空间：读经 L1 外的选择器用一个激活类读口；**写**进 L1 的 A 类写集合器里本单元自己那条 32 B 入口 FIFO，集合器每拍按优先级把各写者的队头分到对应 bank 的道上，FIFO 将满时拉 **wr_stall** 回本单元（只到本单元，不到 CCU；传输协议篇 §3.2）。参数副本、经入站分发网（IDN）落入 L1 的状态与梯度都从这个口读；新参数与新状态也经这个口写入 L1，再由 L1 发送侧经 C2H 发出（MAE 的发送命令直接送本核 CCU，由 CCU 发读）、经 L2 写回 DDR（用户 11-04 / 11-05，V18-L1-03、传输协议篇 §6.1）。

- **RRAM 口的用法**：每次读写的 en / wea / addr 都由本核 CCU 发出，OPT 写 L1 时只给 din（一个存储字，32 B）与本条记录的长度，进 A 类写集合器里 OPT 的入口 FIFO，将满时 wr_stall 回 OPT、OPT 保持；读出固定 1 拍；**每条由 CCU 发读的入口给 CCU 一根 stall_vnu[i]**，入口缓冲占到"深度 − L"时拉起，L【设计者定】；写侧只有 wr_stall，不到 CCU（传输协议篇 §3、§4）。

2.0 组内链路只限定位宽

OPT 与同组单元之间经组内链路交换数据，链路只规定位宽：全组统一每拍 256 bit（32 B），另加握手位（用户 11-04，V18-VNU-02）。链路上是什么格式、什么精度，由两端的控制逻辑按指令解码。

2.1 输入

输入	从哪来	经哪个口	格式规定到什么程度
当前参数副本	L1 中前向已读入的一份	VNU 的 RRAM 口	**MXINT8 g32 合同格式**： 每元素 8 bit 码， 拆成高位、低位两个 4 bit 平面；每 32 个元素共享一个 E8M0 尺度
梯度矩阵 $\mathbf{G}$	训练核累加完成后写 DDR， 随同组权重流到达	IDN 落入 L1，经 VNU 的 RRAM 口读	**暂定 BF16；是否优化到 MXFP6 g32 由设计者决定**（用户 11-04）。 与副本同布局、同组、同序
优化器状态与可选持久平面	DDR， 随同组权重流到达	同上	**内容、格式、 每参数字节由设计者定**； 与副本同组同序。 没有状态的算法可以不用
跨核归约结果	CRU 合并后的值， 例如全局梯度范数平方 $\|\|g\|\|^2$	合并值寄存器（CCU 写）： 合并值进 CCU 短消息队列，CCU 按类型与轮标签写入， 写好后才发使用它的指令； 不落 L1	FP32； **设计者的算法需要时使用**； OPT 不设有效位、 不因标量未到而 stall
标量与超参	指令	本核 CCU	个数与含义由设计者定， 例如学习率、 与训练步数相关的系数、 衰减系数；**OPT 不跨组保留标量**

这里的梯度矩阵指参数梯度，例如 $\mathrm{d}A$、$\mathrm{d}B$，与参数同形；不是反传时读入的激活，也不是在算子之间流动的梯度，那两类已是 MXFP6。若设计者改用 MXFP6，只在累加完成后量化一次，跨块累加面仍为 BF16，并在 §3 的仿真中验证 AL。

2.2 输出

输出	去向	格式规定到什么程度
新参数副本	经 RRAM 口写 L1，由 L1 发送侧经 C2H 发出（发送命令送 CCU，CCU 发读），经 L2 写回 DDR；**写到 DDR 哪里由 MAE 命令给出**	**MXINT8 g32 合同格式，是底线，不放开**（用户 11-04）：码、E8M0 尺度与尺度规则按整体集成篇的量化合同，前向 MXU 直接读它。设计者可另存更高精度的持久平面，但交给前向的一份必须是 MXINT8。 舍入方式由设计者定
新状态与可选持久平面	同上	设计者自有格式
读完信号	本核 CCU	副本读完，作为该副本段的"最后读者完成"事件（传输协议篇 §7.1）
入口 stall	本核 CCU	每条由 CCU 发读的入口一根 stall_vnu[i]
组完成事件	本核 CCU，转 LIC	本组全部输出已写回（§2.3）
跨组共享量	本核 CCU，转 LIC 持有，随后续各组的指令下发	设计者的算法需要跨组共享的量时才有，例如裁剪系数

副本的重量化由 OPT 执行：输出必须是合同格式的副本，重量化随更新算法在 OPT 内完成，按与 QNT 相同的量化规则（V18-QNT-04 所列例外之一）。

2.3 时序协议：放权后仍固定的部分

1. **启动条件**：以下三者齐了才开始一组更新；不齐时等待，等待拍数计入迟到计数：
   - 指令标明本组更新；
   - 本组所需的标量已给齐。跨核归约结果（若算法使用）**由 CCU 写进合并值寄存器之后，CCU 才发本组的更新指令**，所以这一条在指令到达时已成立，OPT 不检查有效位；
   - 本组的副本、状态与梯度已在 L1 中就绪（写完成事件，由 CCU 判定）。
2. **读完才释放**：OPT 读完副本才发读完信号；**读完信号就是该副本段的"最后读者完成"事件**，编译链安排的下一组数据只在这个事件之后才写进同一段地址（传输协议篇 §7.1：目的空间是否空闲归编译链与指令，L1 不带段标志）。
3. **全部输出写回完成后才报组完成事件。**
4. **前向不读到半更新的参数**：OPT 只承诺第 3 条；版本怎样轮换、新版写到哪、前向读哪一版，由 MAE、LIC 与 CCU 保证。
5. 副本不在本核 L1 时，由 MAE 在现有通路内送进本核 L1，**OPT 只读本核 L1**。
6. OPT 不区分参数属于哪个模型、哪种训练方式，同一套接口与时序。

2.4 由别的模块保证的事项

以下事项 OPT 不检查，由对应模块保证：

事项	由谁保证
梯度矩阵的形成与跨块累加	训练核（MXU、NLU）

事项	由谁保证
跨核归约的部分和与合并	NLU（默认）、CRU
合并值按类型与标签写进合并值寄存器，写好后才发使用它的指令（OPT 不设结果寄存器）	CCU（传输协议篇 §8.2、§11）
标量的产生、持有与下发；跨组共享量的持有与下发	LIC、CIF
更新哪一组、在哪个核、何时更新	LIC 与数据流篇
读写 L1 的地址（基址 + 字节累加）与 dout 去向	CCU
副本段在读完信号之前不被覆盖；下一组数据的写入等读完信号（最后读者完成）	编译链（LIC 操作 15 的预取距离与缓冲轮转）、CCU
状态、梯度与可选平面随组权重流同组同序到达	MAE
副本不在本核 L1 时送进本核 L1	MAE
写回地址与版本轮换	MAE、LIC
前向读本组前等组完成事件	CCU、LIC
MXINT8 码与尺度规则	整体集成篇的量化合同
写 L1 的数据经 C2H 发出	L1 发送侧（MAE 发送命令送 CCU，CCU 发读）
同一单元的不同功能不在时间上重叠	CCU 与指令
VNU 对外口的个数与共享方式；组内链路条数与互连	VNU 集成篇（待写）

3 更新算法：由设计者基于算法仿真确定

3.1 设计者要交付的

- 所选的更新规则、状态内容与格式、写回舍入方式；
- 支撑它满足 §4 的算法仿真结果；
- 同步更新的算法参考模型。

3.2 可以调的范围

- 逐元素或按组的更新规则；
- 是否使用状态，用几份；
- 是否使用跨核归约结果，例如是否做全局范数裁剪；
- 副本写回的舍入：就近舍入、无偏舍入或其他；
- 是否另存持久平面，例如更高精度的参数主值或余数。

3.3 不可以改的

- §2 的接口与时序协议；
- 交给前向的参数副本是 MXINT8 合同格式；
- 不另开 DDR 读流、不新增 MAE 引擎与片上链路（§1.5）。

3.4 现行参考：设计者的起点

设计 Spec V1.7_3 的 VNU_OPT 篇有一套现行参考：AdamW 加全局范数裁剪，以及四种写回形态，即就近舍入写回、无偏写回、副本加 16 bit 余数、FP32 主值。有限仿真（SIM-OPT-MXINT8-MASTER-ONLINE-QUALITY-20261012）中四种形态的 AL 相对参照依次为 −1.36%、+0.04%、−0.54%、+0.27%。**这些只作设计者的起点，不是本篇的条款。**

4 精度要求

OPT 的更新方案集成到在线训练后，Draft 接受长度 AL 相对 AdamW（按 FP32 理想值更新）的下降 < 5%（用户 11-04）。

- 这是 OPT 对 VNU 统一口径（集成后掉点 < 0.1%，V18-VNU-01）的放宽。
- 中间计算精度不规定，由设计者定。
- 硬件实现与算法参考模型逐位一致，作为验证手段；参考模型随硬件实现同步。

5 资源与速率

5.1 每拍处理能力与 DDR 字节匹配相关模块

OPT 每拍能更新的参数数、每参数每步的 DDR 字节，须匹配相关模块的需求，由 OPT 设计者与以下模块对接确定。下表的参考值按现行 AdamW 估算，只作背景：

相关模块	接口	现行参考值
MAE（IDN 灌入）	状态与梯度	DDR 峰值 19.2 B/拍；现行每参数灌入 10 B（两份 FP32 状态 8 B + BF16 梯度 2 B），约 1.9 个参数/拍
数据组织篇	训练区 DDR 预算	现行每参数每步 21.03 B（就近舍入 / 无偏写回）、25.03 B（加 16 bit 余数）、29.03 B（FP32 主值）
L1（经 VNU 的 RRAM 口）	副本读、 状态与梯度读、 写回数据写	激活类读口 32 B/拍，与其他客户分时；现行副本读平均约 0.36 B/拍；读出固定 1 拍；入口将满时拉 stall_vnu[i]；写进集合器 FIFO，将满 wr_stall
L1 发送侧经 C2H 发出、L2	写回	L2 共享写口的占用归 HUB 与数据流篇
数据流篇	组窗口	一组更新能否在下一次前向读本组之前完成

5.2 OPT 自己承诺：及时读走落地数据，不让 IDN 落地停顿

状态与梯度经 IDN 落入 L1 的 A 类空间，OPT 经 VNU 的 RRAM 口读取（用户 11-05 确认）。落地段的地址由 MAE 命令给出、按环形轮转，回绕由 NI 按段长取模；IDN 接收桥的 TREADY = 入口 FIFO 未满（NWB 攒字缓冲将满也拉低），正常情况下几乎恒高；落地来源在集合器里优先级最高（传输协议篇 §5.4、§6.2）。**IDN 何时可以写入一段，由编译链按预取距离与 OPT 的读完事件安排（LIC 操作 15）；OPT 须按编译链排定的节奏读走已落地的状态与梯度并及时报读完，使下一轮落地不因 OPT 而推迟；读取不丢失、不重复。**

6 计数与复位

- **计数**：迟到计数，即启动条件不满足而等待的拍数。
- **复位**：OPT 不跨组保留状态；跨组共享的量由 LIC 持有。
- **不设运行时错误事件**：§2.4 所列前提由对应模块保证，验收时用断言检查。

7 要求值与验收

7.1 要求值

项	要求值	说明
接口	§2.1、§2.2	输入输出固定； 状态格式由设计者定
参数副本	MXINT8 g32 合同格式	底线，不放开
时序协议	§2.3	启动条件、读完才释放、 全部写回后报完成
精度	在线训练后 Draft AL 相对 AdamW（FP32）下降 < 5%	中间精度由设计者定
每拍处理能力与 DDR 字节	匹配相关模块（§5.1）	由 OPT 设计者对接确定
组内链路	每拍 256 bit + 握手位	全组统一
L1 口与握手	RRAM 口：读经激活类读口，每条由 CCU 发读的入口一根 stall_vnu[i]；写进 A 类写集合器里本单元的入口 FIFO（只给 din 与长度），将满 wr_stall 回本单元	L【设计者定】
跨核归约结果	合并值寄存器（CCU 写）；OPT 不设结果寄存器（部分和由 NLU 累加）；FP32，不落 L1；OPT 在命令与标量网上无端口、无有效位	传输协议篇 §8.1、§8.2
门数	参考 ≤ 90 k 门（NAND2 等效）	按现行 AdamW 估算， 只作参考

7.2 验收

对象	方法	用例
启动条件（§2.3）	断言	三条件之一缺失时不启动，并计入迟到计数；使用跨核归约结果的组，更新指令晚于 CCU 写合并值寄存器
RRAM 口与入口 stall（§2）	周期仿真；断言	写只给 din 与长度；stall_vnu 拉起后入口缓冲不溢出
读完才释放（§2.3）	断言	读完信号之前该副本段无覆盖写；相邻两组
组完成事件（§2.3）	断言	组完成事件晚于全部输出写回
副本格式（§2.2）	逐位检查	输出副本的码与尺度符合量化合同
更新算法（§3）	与设计者交付的算法参考模型逐位比对	随机组；边界值（全零梯度、大幅值参数）
集成精度（§4）	算法侧在线训练对拍	Draft 同步训练与独立训练；对照 AdamW（FP32）
不另开 DDR 流（§1.5）	审查	无 OPT 专用 DDR 读流、MAE 引擎与片上链路
IDN 落地不因 OPT 停顿（§5.2）	周期仿真	DDR 峰值灌入
门数（§7.1）	综合	待 RTL

8 为什么

- **最大程度放权，只给接口**（用户 11-04）：优化器是算法侧仍在演进的部分，固定 AdamW 会限制设计者按仿真选更合适的方法。所以本篇只规定别的模块依赖的东西：接口、时序、交给前向的格式和集成精度。
- **接口与时序固定**：
  - 前向 MXU 直接读 MXINT8 副本，这个格式一变就牵动 MXU、L1 与 MAE，所以 MXINT8 是底线（用户 11-04）；
  - 前向不能读到只更新了一半的参数，所以全部写回后才报完成；
  - 已读进片上的数据不从 DDR 重读（用户 09-28 / 09-29），所以 OPT 读前向那份副本，状态与梯度搭同组权重流进入。
- **精度放宽到 5%**（用户 11-04）：对照仍是 AdamW；给设计者留出在精度、DDR 字节与门数之间取舍的空间。
- **现行方案作起点**：设计 Spec 保留 AdamW 与四种写回形态及其仿真结果，设计者可以从这里出发。
- **与 NLU 只留合作通路**（用户 11-04）：开方、除法等可借 NLU 的元件，怎样配合由指令设计与两个模块的设计者确定。
- **组内链路只限定位宽**（用户 11-04）：状态格式由设计者定，链路不区分格式，换算法不改链路。

- **对外接口经 VNU 组封装**（用户 11-04）：OPT 访问 L1、向核外写回都经 VNU 的共用口；对外口怎样划分由 VNU 集成篇统一定义。
- **按传输协议篇同步**（用户 11-05，V18-TP-01…16）：核内与 L1 之间只有 RRAM 一种口，地址只在 CCU 一处推理；CCU 不看下游余量，所以每条入口给 CCU 一根 stall；L1 没有段级状态，"不被覆盖"由编译链按最后读者完成事件安排，所以原 L1 段上的保留标记撤销，OPT 的读完信号就是这个事件；跨核归约结果是 FP32 标量，不占 L1 与数据网。
- **标量经 CCU 中转**（用户 11-05："直接发给 CCU，由 CCU 直接配置 VNU 内部需要计算数据的寄存器吧……VNU 的控制命令本来就来自 CCU，那么刚好可以统一调配"，V18-TP-21）：OPT 在命令与标量网上不设端口；合并值到达与本组更新指令在 CCU 一处排序，OPT 不需要有效位、不因标量未到而 stall。