实验 3 状态机实验

1 实验目的

- 1. 熟悉 verilog 编程, 调试
- 2. 熟悉 FIFO 工作原理
- 3. 实现功能较复杂的数字电路

2 实验环境

AMD Vivado2022.2

3 原理说明

FIFO 也即 first in first out, 先进先出, 在本实验中主要采取了一种新的, memory 型的变量, 由此我们可以利用地址来进行索引, 进而进行写入和读出操作, 也利用程序内部的 input 和 output 的 enable 和 valid 信号来进行写入和读出的控制, 在接下来的接口定义中有进一步说明

4 接口定义

在本次实验的模块中,接口都是完全相同的,因此合成一个来说明,接口如下

4.1 序列检测器

```
      1 input clk,

      2 // 时钟信号

      3 input rstn,

      4 // 异步复位信号,但是在实际设计中是同步复位,但不影响结果

      6 input [7:0] data_in,

      7 //8位输入信号(这个输入在实验三中变成16位)

      8 input input_valid,

      9 //外部对输入的控制信号

      10

      11 output reg [15:0] data_out,
```

```
12 //16位输出信号(这个输出在实验三中变成8位)
```

- 13 input output enable
- 14 //外部对输出的控制信号

另外, 在本次实验中还有比较重要的设计文件内部的变量, 具体如下

```
1 reg [15:0]mem [31:0]
2 //表示存储, 在本次实验的三个子实验中, 都是深度位16位的32个数据
3
4 reg write state
5 //这个信号用于控制写入低8位还是高8位,每次写入之后取反(在实验1,2中)
6 reg read state
7 //这个信号用于控制读出低8位还是高8位,每次读出之后取反(在实验3中)
8
9 reg write addr
10 //这个信号用于控制写入的地址, 每次写入之后加1
11 reg read addr
12 //这个信号用于控制读出的地址, 每次读出之后加1
13
14 reg input enable
15 //设计文件内部的写入控制信号, 在本实验中用于检测是否写满
16 reg output valid
17 //设计文件内部的读出控制信号, 在本实验中用于检测是否读空
```

5 调试过程以及结果

本次实验整体而言较为顺利,但是在实验一中发现设计文件并不能很好地实现读出的过程,经过调试发现是因为所写的逻辑功能有问题,一开始在 if-else 语句中产生了不正确地,矛盾的语句,因此只能读入不能写出,后来修改了逻辑语句的位置,就可以很好地实现功能,接下来给出三个子实验的波形图和对它们的说明,此外,本次实验也需要注意调节 testbench 中随机数变化的频率.

值得是注意的是,在实验二和实验三种需要保证写完了之后可以从头继续重新读,因此在这里采用了一种增加 write_period 和 read_period,用于记写满和读空次数的变量,通过比较这两个变量就可以实现多重的写入与读出

5.1 FIFO: 写满才能读出




图 1: FIFO1: 写入的初始阶段

在这个波形图中,一开始读入的是 81 信号,后来是 09 信号,在 write_addr=1 中写入了 0981 在这个波形图中输出有效,而读出的第一个数据就是第一个写入的数据 0981,可以初步




图 2: FIFO1: 读出的初始阶段

判断所设计的 fifo 是满足我们实验要求的

5.2 FIFO: 读写不影响

在这个实验中需要注意的是不能读出空的 fifo, 所以在读出的时候需要保证 read_addr 要小于 write_addr, 波形图如下 可以看到, 一开始写入 24, 之后是 81, 之后再第一个读出有效的



图 3: FIFO2

时候读出8124,满足实验要求

5.3 FIFO: 写入读出频率比

在这个实验中转化为每次写入 16 位, 之后输出 8 位, 调节 testbench 使得写入和读出的频率为 2:3, 结果如下




图 4: FIFO3

一开始写入8465, 之后读出65, 在读出84, 之后进入写入的阶段, 输出一直是01保持不变




图 5: FIFO3: 分频展示

这个波形图展示了我们的写入和读出的频率为 2:3, 说明我们的设计基本符合条件

6 实验总结

在本次实验中, 学习了 fifo 的原理以及设计方法, 另外值得一提的是, 我们对 memory 的使用也对未来有很大的帮助, 在一定程度上掌握了有关地址索引的只是. 另外, 在本次实验中对 testbench 的调试占较大一部分, 对 testbench 的设计与调试有了更深的理解

7 源代码

7.1 设计文件

7.1.1 FIFO1: 写满才能读出

```
1 module fifo(
      input clk,
2
      input rstn,
3
4
5
      input [7:0] data in,
      input input valid,
6
7
      output reg [15:0] data out,
8
      input output enable
9
      //input_valid和output enable是外部的控制信号
10
      );
11
12
13
      reg [15:0] mem [31:0];
14
      //表示每组数据的长度为16,一共有32组数据
15
      reg [6:0] write addr;
16
      //表示写入时候的地址, 因为一共有32组,
17
      //所以在这里需要用5位来表示数据地址
18
      reg [6:0] read addr;
19
20
      reg write;//用于表示当前fifo的状态是写入还是读出
21
      req read;
22
      reg input enable;
23
      reg output valid;
24
25
      reg write state;
26
```

```
//因为是8位8位写入,
27
       //所以用这样一个数据来表示写入在低8位还是高8位
28
29
30
       always @(negedge rstn or posedge clk)begin
31
           if(rstn==0)begin
32
               write addr <= 6'b000000;</pre>
33
               //初始化读入和读出,这个保证了先入先出
34
               read addr <= 6'b000000;
35
               input enable <= 1;</pre>
36
               //表示一开始是从读入开始的
37
               output valid <= 0;</pre>
38
               //表示一开始不读出, 只写入
39
               write state <= 0;</pre>
40
           end
41
           else begin
42
           if (write == 1) begin//读到是写入状态
43
                   if(write state == 0)begin
44
                        write state <= ~write state;</pre>
45
                        mem[write addr][7:0] <= data in[7:0];</pre>
46
                   end
47
                   else begin
48
                        write state <= ~write_state;</pre>
49
                        mem[write addr][15:8] <= data in[7:0];</pre>
50
                        if(write addr < 31)begin</pre>
51
                        //如果是前32个广度,继续读入
52
                            write addr <= write addr+1;</pre>
53
                        end
54
                        else begin
55
                        //发现地址超过31,说明写满了,转化为读出
56
                            input enable <= 0;</pre>
57
                            output_valid <= 1;</pre>
58
59
                            write addr <= 0;</pre>
60
                        end
                   end
61
62
           end
           else if(read == 1)begin
63
```

```
data out[15:0] <= mem[read addr][15:0];</pre>
64
                  if(read addr < 31)begin</pre>
65
                      read addr <= read addr+1;</pre>
66
                  end
67
                  else begin
68
                      read addr <= 0;</pre>
69
                      input enable <= 1;</pre>
70
                      output_valid <= 0;</pre>
71
                  end
72
73
             end
             else begin
74
             end
75
             end
76
77
        end
78
             always @(*) begin
79
             write = input_valid && input_enable;
80
             end
81
82
             always @(★) begin
83
             read = output valid && output enable;
84
             end
85
86
87 endmodule
```

7.1.2 FIFO2: 读写不影响

```
1 module fifo2(
       input clk,
2
       input rstn,
3
4
       input [7:0] data in,
5
       input input valid,
6
7
       output reg [15:0] data out,
8
       input output_enable
9
       //input valid和output enable是外部的控制信号
10
```

```
11
      );
12
13
      reg [15:0] mem [31:0];
14
      //表示每组数据的长度为16,一共有32组数据
15
      reg [6:0] write addr;
16
      //表示写入时候的地址, 因为一共有32组,
17
      //所以在这里需要用5位来表示数据地址
18
      reg [6:0] read addr;
19
20
      reg write;//用于表示当前fifo的状态是写入还是读出
21
      reg read;
22
      reg input enable;
23
      reg output valid;
24
25
      reg write state;
26
      //因为是8位8位写入,
27
      //所以用这样一个数据来表示写入在低8位还是高8位
28
      reg [3:0]write period;
29
      reg [3:0]read period;
30
31
32
      always @ (negedge rstn or posedge clk)begin
33
          if(rstn==0)begin
34
              write addr <= 6'b000000;</pre>
35
              //初始化读入和读出,这个保证了先入先出
36
              read addr <= 6'b000000;</pre>
37
              input enable <= 1;</pre>
38
              //表示一开始都可以读入,读出
39
40
              output valid <= 1;</pre>
              write state <= 0;</pre>
41
              write period <= 0;</pre>
42
43
              read period <=0;</pre>
          end
44
          else begin
45
          if(write == 1)begin//读到是写入状态
46
                  if(write state == 0)begin
47
```

```
48
                      write state <= ~write state;</pre>
                      mem[write addr][7:0] <= data in[7:0];</pre>
49
                  end
50
                  else begin
51
                      write state <= ~write state;</pre>
52
                      mem[write addr][15:8] <= data in[7:0];</pre>
53
                      if (write addr < 31) begin//如果是前 32个广度,继续读入
54
                          write addr <= write addr+1;</pre>
55
                      end
56
                      else begin
57
                      write_addr <= 0; //后面的写满, 从头再写
58
                      write period = write period +1;//表示写完了一圈
59
                      end
60
              end
61
          end
62
          if(read == 1)begin
63
          //write和read并不是if-else的两端,
64
          //在这种语法下二者应该可以同时进行
65
              if((read addr < write addr) || (read period < write period)) be</pre>
66
              //用于判断接下来要读出的地址是不是没有写入数据
67
                  data out[15:0] = mem[read addr][15:0];
68
                  if (read addr < 31) begin //检测是不是读空
69
                      read_addr <= read addr+1;</pre>
70
                  end
71
                  else begin
72
                      read addr <= 0;//表示读完了一个周期
73
                      read period = read period+1;//读的周期加1
74
75
                  end
              end
76
              else begin//如果要读出的是空的,就不读出
77
              end
78
79
          end
80
          end
81
       end
82
83
          always @(★) begin
84
```

```
85  write = input_valid && input_enable;
86  end
87

88  always @(**) begin
89  read = output_valid && output_enable;
90  end
91

92  endmodule
```

7.1.3 FIFO3: 写入读出频率比

```
1 module fifo3(
      input clk,
2
      input rstn,
3
4
      input [15:0] data in,
5
      input input valid,
6
7
      output reg [7:0] data_out,
8
      input output enable
9
      //input valid和output enable是外部的控制信号
10
      );
11
12
13
      reg [15:0] mem [31:0];
14
      //表示每组数据的长度为16,一共有32组数据
15
      reg [5:0] write addr;
16
      //表示写入时候的地址, 因为一共有32组,
17
      //所以在这里需要用5位来表示数据地址
18
      reg [5:0] read addr;
19
20
      reg write;//用于表示当前fifo的状态是写入还是读出
21
      reg read;
22
      reg input enable;
23
      reg output valid;
24
      reg [3:0]write_period;
25
      reg [3:0]read period;
26
```

```
27
      reg read state; // 因为是8位8位写入,
28
       //所以用这样一个数据来表示写入在低8位还是高8位
29
30
31
      always @(negedge rstn or posedge clk)begin
32
          if(rstn==0)begin
33
              write addr <= 5'b0000000;</pre>
34
              //初始化读入和读出,这个保证了先入先出
35
              read addr <= 5'b000000;
36
              input enable <= 1;</pre>
37
              //表示一开始都可以读入,读出
38
              output valid <= 1;</pre>
39
              read state <= 0;</pre>
40
              read period <= 0;</pre>
41
              write period <= 0;</pre>
42
43
          end
          else begin
44
          if(write == 1)begin//读到是写入状态
45
              mem[write addr][15:0] <= data in[15:0];
46
              //每次写入16位数据
47
                      if(write addr < 31)begin</pre>
48
                      //如果是前32个广度,继续读入
49
                          write addr <= write addr+1;</pre>
50
                      end
51
52
                      else
                           begin
                      write addr <= 0;</pre>
53
                      write period = write period + 1;
54
                      //如果已经写满了,就不能继续写了
55
                      end
56
57
              end
58
          end
59
          if(read == 1)begin
          //write和read并不是if-else的两端,
60
           //在这种语法下二者应该可以同时进行
61
              if(read addr < write addr || read period < write period) begin</pre>
62
              //用于判断接下来要读出的地址是不是没有写入数据
63
```

```
if(read state == 0) begin
64
                          read state <= ~read state;</pre>
65
                          data_out[7:0] <= mem[read addr][7:0];</pre>
66
                     end
67
                     else begin
68
                          read_state <= ~read_state;</pre>
69
                          data out[7:0] <= mem[read addr][15:8];</pre>
70
                          if(read_addr < 31)begin</pre>
71
                              read_addr <= read_addr+1;</pre>
72
73
                          end
                          else begin
74
                          read addr <= 0;</pre>
75
                          read_period = read_period+1;
76
                          end
77
                     end
78
                 end
79
                 else begin//如果要读出的是空的,就不读出
80
                 end
81
            end
82
83
            end
84
            always @(*) begin
85
            write = input valid && input enable;
86
            end
87
88
89
            always @(*) begin
            read = output valid && output enable;
90
91
            end
92
93 endmodule
```

激励文件 7.2

7.2.1 FIFO1: 写满才能读出

```
1 module test sim fifo(
2
3
      );
```

```
4
       reg clk,rstn;
5
       reg [7:0] data;
6
       wire [15:0] out;
7
       reg input_valid, output_enable;
8
9
       fifo test sim fifo(
10
            .clk(clk),
11
            .rstn(rstn),
12
            .input_valid(input_valid),
13
            .output_enable(output_enable),
14
            .data_in(data),
15
            .data_out(out)
16
        );
17
18
        always #2 begin
19
            clk = \sim clk;
20
            end
21
22
        initial begin
23
           clk = 1'b0;
24
25
           rstn = 1'b1;
           input valid = 1'b0;
26
           output enable = 1'b0;
27
           #1 rstn = 1'b0;
28
            #2 rstn = 1'b1;
29
30
        end
31
        always begin
32
            #3;
33
           data = $random() %9'b1_0000_0000; //输入是8位
34
        end
35
36
        always begin
37
            #5;
38
            input valid = 1'b1;
39
40
            #6;
```

```
input valid = 1'b0;
41
            output enable = 1'b1;
42
            #6;
43
            input valid = 1'b1;
44
            output enable = 1'b0;
45
            #3;
46
47
48
        end
49 endmodule
```

7.2.2 FIFO2: 读写不影响

```
1 module test fifo2(
 2
 3);
 4
       reg clk,rstn;
 5
       reg [7:0] data;
 6
       wire [15:0] out;
7
       reg input valid, output enable;
 8
 9
       fifo2 test_sim_fifo(
10
            .clk(clk),
11
            .rstn(rstn),
12
            .input valid(input valid),
13
            .output enable(output enable),
14
            .data in(data),
15
            .data out(out)
16
        );
17
18
        always #2 begin
19
            clk = \sim clk;
20
            end
21
22
        initial begin
23
            clk = 1'b0;
24
            rstn = 1'b1;
25
```

```
input valid = 1'b0;
26
           output enable = 1'b0;
27
           #1 rstn = 1'b0;
28
           #2 rstn = 1'b1;
29
        end
30
31
        always begin
32
           #4;
33
           data = $random() %9'b1_0000_0000; //输入是8位
34
35
        end
36
        always begin
37
           #6;
38
           input valid = 1'b1;
39
           output enable = 1'b0;
40
           #6;
41
           input valid = 1'b1;
42
           output enable = 1'b1;
43
           #3;
44
           input valid = 1'b0;
45
           output enable = 1'b1;
46
           //$finish;
47
48
        end
49 endmodule
```

7.2.3 FIFO3: 写入读出频率比

```
1 module test fifo3(
2
       );
3
4
       reg clk,rstn;
5
       reg [15:0] data;
 6
       wire [7:0] out;
7
       reg input_valid, output_enable;
8
 9
       fifo3 test sim fifo(
10
```

```
.clk(clk),
11
            .rstn(rstn),
12
            .input valid(input valid),
13
            .output enable(output_enable),
14
            .data_in(data),
15
            .data out(out)
16
17
        );
18
        always #2 begin
19
            clk = \sim clk;
20
            end
21
22
        initial begin
23
           clk = 1'b0;
24
           rstn = 1'b1;
25
           input valid = 1'b0;
26
            output enable = 1'b0;
27
            #1 rstn = 1'b0;
28
           #2 rstn = 1'b1;
29
        end
30
31
        always begin
32
            #2;
33
           data = $random() %17'b1 0000 0000 0000 0000; //输入是8位
34
        end
35
36
        always begin
37
            #12;
38
            input valid = 1'b1;
39
            output enable = 1'b0;
40
            #8;
41
           input valid = 1'b0;
42
           output_enable = 1'b1;
43
        end
44
45 endmodule
```