实验报告 1

1 实验目的

1.1 熟悉 verilog 编程与调试

通过编写不同层次的激励文件,对于多层次结构的程序进行调试

- 1.2 熟悉简单比较器的工作原理
- 1.3 通过简单模块实例化、连下实现复杂的数字电路
- 2 实验环境

AMD Vivado2022.2

3 原理说明

3.1 4 位比较器

对于比较器, 采用从高位向地位逐个比较的办法, 如果高位已经比较出结果, 那么低位就不用比较, 逻辑表达式如下

$$\begin{aligned} out_A_G_B &= A_3B_3' + (A_3 \odot B_3)A_2B_2' + (A_3 \odot B_3)(A_2 \odot B_2)A_1B_1' \\ &\quad + (A_3 \odot B_3)(A_2 \odot B_2)(A_1 \odot B_1')A_0B_0' \\ &\quad + (A_3 \odot B_3)(A_2 \odot B_2)(A_1 \odot B_1')(A_0 \odot B_0)in_A_G_B \\ out_A_E_B &= (A_3 \odot B_3)(A_2 \odot B_2)(A_1 \odot B_1')(A_0 \odot B_0)in_A_E_B \\ out_A_L_B &= (out_A_G_B + out_A_E_B)' \end{aligned}$$

3.2 16 位数值比较器

通过将四个 4 位比较器串行连接起来, 前一个比较器的结果输出是下一个比较器的结果输入, 以此来实现多位比较

3.3 4 位超前进位加法器

直接写出每一个进位的表达式,进而可以直接输出每一位的结果,而不用等上一位才能进行下一位,尽管电路会更为复杂,但是用时会更短,在超前进位加法器中,引入了两个新的逻辑

变量来简化逻辑表达, 也为实现多位的超前进位加法器提供便利, 逻辑表达式如下

$$P_{i} = A_{i} \oplus B_{i}$$

$$G_{i} = A_{i}B_{i}$$

$$CO_{i} = G_{i} + P_{i}(CI_{i})$$


$$= G_{i} + P_{i}(G_{i-1} + P_{i-1}(CI_{i-1}))$$

$$= \dots$$

3.4 32 位超前进位加法器

利用 11 个 4 位超前加法器搭建一个 32 位超前加法器, 形成一个树状结构, 自下而上进行输入之后, 在自上而下计算进位信号等, 最终输出结果

3.5 门电路图



 B_3 A_3 A_3 A_3 A_4 A_5 A_5

图 2: 4 位超前进位加法器

4 接口定义

4.1 4 位数值比较器

```
module comp 4(
1
                                (4位输入1)
          input [3:0]A,
2
                                (4位输入2)
          input [3:0]B,
3
                                (前比较结果A>B输入)
          input in A G B,
4
          input in A E B,
                                (前比较结果A=B输入)
5
                                (前比较结果A<B输入)
          input in A L B,
6
                                (比较结果A>B输出)
          output reg out A G B,
7
                                (比较结果A=B输出)
          output reg out A E B,
8
                                (比较结果A<B输出)
          output reg out A L B
9
10
      );
```

4.2 16 位数值比较器

与 4 位数值比较器的接口定义基本相同, 只是带宽不同, 在此不多赘述

4.3 4 位超前加法器

```
module add(
1
                                (4位输入1)
          input [3:0]A,
          input [3:0]B,
                                (4位输入2)
3
                                (进位输入)
          input Cin,
4
                                (本位结果输出)
          output [3:0]S,
5
                                *(计算中进位输出)
          output [3:0]C,
6
                                (进位输出)
          output Cout,
7
                                *(向上层输出p)
          output p,
8
                                *(向上层输出g)
          output g
9
      );
10
```

值得注意的是, 在这个四位超前加法器中, 有许多接口是为了实现更高位的超前进位加法器定义的, 比如 C 是用于向下输出进位信号的, p 和 g 是向上输出以产生进位信号的, 单纯的四位超前进位加法器并不需要这些端口

5 调试过程以及结果

5.1 4 位和 16 位数值比较器

在编写 4 位数值比较器时,唯一遇到的困难是同或的运算如何表示,经过查询有如下几种表示 $S=A\odot B$

波形图如下, check=1 表示结果正确




图 3: 4 位数值比较器波形图



图 4: 16 位数值比较器波形图

5.2 32 位超前进位加法器

利用 4-16-32 的结构层层搭建, 形成一个树状结构, 值得注意的是在讲义中最底层向上输出的 P 和 G 并不是单纯的 P 和 G, 而实际上是如下表达式

$$P = P_3 P_2 P_1 P_0$$

$$G = G_3 + P_3 G_2 + P_3 P_2 G_1 + P_3 P_2 P_1 G_0$$

采用的主要原理是自下而上输入 P、G, 计算出所有进位信号后转而向下输出, 最终计算出结果

本实验中对三个层次都进行了测试, 波形图如下




图 5: 4 位超前进位加法器波形图




图 6: 16 位超前进位加法器波形图

₩ A[31:0]	ffff3a7b	00003394	ffffd4d9	ffff545c	ffff90a8	000037f9	0000ЪЪ1f	00008396	ffff028f
₩ B[31:0]	ffffb62d	00000ffc	ffff500c	0000f181	000095a3	ffff9cbd	0000Ъ76Ъ	ffff800b	ffff283f
↓ Cin	1								
₩ S[31:0]	fffef0a9	0000439a	ffff24e5	000045de	0000264Ъ	fffffd4b6	0001728Ъ	000003a2	fffe2ace
¹⊌ Cout	1								

图 7: 32 位超前进位加法器波形图

6 实验总结

6.1 实例化模块

本次实验主要的收获是学会如何实例化模块,并利用已经写出的模块构建功能更广泛的器件,另外,在实例化模块且不需要模块的某些输出时可以不写或者写空括号.在器件构建中,最好自上而下、自下而上两个方向分别考虑,考虑出结构和接口后进行编写

6.2 verilog 调试

在进行这种多层次结构的程序的调试时,可以从底层到高层撰写多个 testbench 来分别进行模拟,可以更好的进行调试与 debug

7 源代码

7.1 4 位数值比较器

```
module comp 4(
1
            input [3:0]A,
2
            input [3:0]B,
3
            input in A G B,
4
            input in A E B,
5
            input in A L B,
 6
            output reg out A G B,
7
            output reg out A E B,
8
            output reg out A L B
9
            );
10
            wire [3:0]T;
11
            xnor(T[0],A[0],B[0]);
12
            xnor(T[1],A[1],B[1]);
13
            xnor(T[2],A[2],B[2]);
14
            xnor(T[3],A[3],B[3]);
15
16
            always @(*)begin
17
            out A G B = (A[3] \& \sim B[3]) |
18
                          (T[3] & A[2] & \sim B[2]) |
19
                          (T[3] \& T[2] \& A[1] \& \sim B[1]) \mid
20
                          (T[3] \& T[2] \& T[1] \& A[0] \& \sim B[0]) |
21
                          (T[3] & T[2] & T[1] & T[0] & in A G B);
22
            out A E B = T[3] & T[2] & T[1] & T[0] & in A E B;
23
            out A L B = ~(out A G B | out A E B);
24
            end
25
26
       endmodule
27
```

7.2 16 位数值比较器

```
module comp 16(
1
           input [15:0]A,
2
           input [15:0]B,
3
           input in A G B,
4
```

```
output reg out A G B,
 5
            output reg out_A_E_B,
 6
            output reg out_A_L_B
 7
            );
 8
            wire [3:0]G;
 9
            wire [3:0]E;
10
            wire [3:0]L;
11
12
            comp 4 comp0(
13
                .A(A[3:0]),
14
                .B(B[3:0]),
15
                .in_A_G_B(0),
16
                .in_A_E_B(1),
17
                .in A L B(0),
18
                .out A G B(G[0]),
19
                .out A E B(E[0]),
20
                .out A L B(L[0])
21
            );
22
23
            comp 4 comp1(
24
                .A(A[7:4]),
25
26
                .B(B[7:4]),
                .in A G B(G[0]),
27
                .in A E_B(E[0]),
28
                .in A L B(L[0]),
29
                .out_A_G_B(G[1]),
30
                .out A E B(E[1]),
31
                .out A L B(L[1])
32
33
            );
34
            comp 4 comp2(
35
36
                .A(A[11:8]),
                .B(B[11:8]),
37
                .in_A_G_B(G[1]),
38
                .in A E_B(E[1]),
39
                .in_A_L_B(L[1]),
40
                .out A G B(G[2]),
41
```

```
42
                 .out_A_E_B(E[2]),
                 .out A L B(L[2])
43
            );
44
45
            comp_4 comp3(
46
                 .A(A[15:12]),
47
                 .B(B[15:12]),
48
                 .in_A_G_B(G[2]),
49
                 .in_A_E_B(E[2]),
50
                 .in_A_L_B(L[2]),
51
                 .out A G B(G[3]),
52
                 .out_A_E_B(E[3]),
53
                 .out_A_L_B(L[3])
54
            );
55
56
            always @(*)begin
57
                out A G B=G[3];
58
                out A E B=E[3];
59
                out A L B=L[3];
60
61
            end
62
63
        endmodule
```

7.3 4 位超前进位加法器

```
module add(
1
            input [3:0]A,
            input [3:0]B,
3
            input Cin,
 4
            output [3:0]S,
5
            output [3:0]C,
 6
            output Cout,
7
8
            output p,
9
            output g
            );
10
            wire [3:0]P;
11
            wire [3:0]G;
12
```

```
13
           assign P[0] = A[0] ^ B[0];
14
           assign P[1] = A[1] ^ B[1];
15
           assign P[2] = A[2] ^ B[2];
16
            assign P[3] = A[3] ^ B[3];
17
18
            assign G[0] = A[0] & B[0];
19
           assign G[1] = A[1] & B[1];
20
           assign G[2] = A[2] & B[2];
21
            assign G[3] = A[3] & B[3];
22
23
24
           assign C[0] = Cin;
25
            assign C[1] = G[0] | P[0]&Cin;
26
           assign C[2] = G[1] \mid (P[1] \& (G[0] \mid (P[0] \& Cin)));
27
            assign C[3] = G[2] \mid (P[2] \& (G[1] \mid (P[1] \& (G[0] \mid
28
                          (P[0] & Cin))));
29
            assign Cout = G[3] | (P[3] & (G[2] |
30
                          (P[2] \& (G[1] | (P[1] \& (G[0] |
31
                          (P[0] & Cin)))));
32
33
34
            assign S[0] = P[0] ^ Cin;
35
           assign S[1] = P[1] ^ C[1];
36
           assign S[2] = P[2] ^ C[2];
37
            assign S[3] = P[3] ^ C[3];
38
39
           assign p=P[3]&P[2]&P[1]&P[0];
40
            assign g=G[3] | P[3]&G[2] | P[3]&P[2]&G[1] |
41
42
                     P[3]&P[2]&P[1]&G[0];
43
       endmodule
44
```

7.4 16 位超前进位加法器

```
1    module add_16(
2    input [15:0]A,
```

```
input [15:0]B,
 3
            input Cin,
 4
            output Cout,
 5
            output [15:0]S,
 6
 7
            output p,
            output g
 8
            );
 9
            wire[3:0]P;
10
            wire[3:0]G;
11
            wire[3:0]C;
12
            wire a;
13
            wire b;
14
15
            assign C[0]=Cin;
16
17
            add pre1(
18
                 .A(A[3:0]),
19
                 .B(B[3:0]),
20
                 .p(P[0]),
21
                 .g(G[0])
22
            );
23
24
            add pre2(
25
                 .A(A[7:4]),
26
27
                 .B(B[7:4]),
28
                 .p(P[1]),
                 .g(G[1])
29
            );
30
31
            add pre3(
32
                 .A(A[11:8]),
33
34
                 .B(B[11:8]),
35
                 .p(P[2]),
                 .g(G[2])
36
            );
37
38
            add pre4(
39
```

```
.A(A[15:12]),
40
                 .B(B[15:12]),
41
42
                 .p(P[3]),
                 .g(G[3])
43
            );
44
45
            add4 inputPG outC(
46
47
                 .P(P[3:0]),
                 .G(G[3:0]),
48
                 .Cin(Cin),
49
                 .C(C[3:0]),
50
                 .Cout()
51
52
            );
53
            add add1(
54
                 .A(A[3:0]),
55
                 .B(B[3:0]),
56
                 .Cin(Cin),
57
                 .S(S[3:0]),
58
                 .C(),
59
                 .Cout(),
60
61
                 .p(),
                 .g()
62
            );
63
64
            add add2 (
65
                 .A(A[7:4]),
66
                 .B(B[7:4]),
67
68
                 .Cin(C[1]),
69
                 .C(),
                 .S(S[7:4]),
70
                 .Cout(),
71
72
                 .p(),
                 .g()
73
            );
74
75
            add add3 (
76
```

```
.A(A[11:8]),
77
78
                  .B(B[11:8]),
                  .Cin(C[2]),
79
                  .C(),
80
                  .S(S[11:8]),
81
                  .Cout(),
82
83
                  .p(),
                  .g()
84
             );
85
86
             add add4 (
87
                  .A(A[15:12]),
88
                  .B(B[15:12]),
89
                  .Cin(C[3]),
 90
                  .C(),
91
                  .S(S[15:12]),
92
                  .Cout(Cout),
 93
                  .p(),
 94
                  .g()
95
             );
 96
97
98
             assign p=P[3]&P[2]&P[1]&P[0];
             assign g=G[3] | P[3]&G[2] | P[3]&P[2]&G[1] |
99
                       P[3]&P[2]&P[1]&G[0];
100
101
         endmodule
102
```

32 位超前进位加法器 7.5

```
module add32(
1
           input [31:0]A,
2
           input [31:0]B,
3
           input Cin,
4
           output [31:0]S,
5
           output Cout
6
7
           );
8
```

```
wire [1:0]C;wire p0;wire g0;
9
10
            assign C[0]=Cin;
11
12
            add_16 pre(
13
            .A(A[15:0]),
14
            .B(B[15:0]),
15
            .Cin(C[0]),
16
            .s(),
17
            .p(p0),
18
            .g(g0)
19
            );
20
21
            assign C[1]=g0 | (p0 & Cin);
22
23
            add 16 add1(
24
            .A(A[15:0]),
25
            .B(B[15:0]),
26
            .Cin(C[0]),
27
            .S(S[15:0]),
28
            .Cout(),
29
30
            .p(),
            .g()
31
            );
32
33
            add_16 add2(
34
            .A(A[31:16]),
35
            .B(B[31:16]),
36
37
            .Cin(C[1]),
            .S(S[31:16]),
38
            .Cout(Cout),
39
40
            .p(),
41
            .g()
42
            );
43
        endmodule
44
```