实验 3 状态机实验

1 实验目的

- 1.1 熟悉 verilog 编程与调试
- 1.2 熟悉状态机的工作原理,能熟练编写状态机程序

2 实验环境

AMD Vivado2022.2

3 原理说明

在本次实验课中,主要学习了在 verilog 中编写状态机程序,一般采用三段式来编写状态机程序,也即

- 1. 阻塞的异步指数以及状态转换
- 2. 根据输入和当前状态产生下一状态
- 3. 根据输入和当前状态产生输出

在本实验中,并未设计比较有挑战性或者创造性的电路,因此在本次报告原理说明的部分主要 内容是状态转移图以及思路讲解

3.1 序列检测器

两个序列检测器都能够检测重叠序列,只需要改变状态转移即可,在设计可检查重叠序列的序列检测器中,要注意状态转移图中,最后输出为1的状态再次接受输入后的状态转移并非回到初始,而是根据子序列返回到之前某个状态中,两个状态转移图如下




图 1: 左:0110 的序列检测 右:1011 的序列检测

3.2 周期性输出

本次实验中, 采用了最简单的状态周期转移构成的 12 计数器, 只不过是改变了中间某些状态的输出, 不只是在最终状态的输出主要是 $S_0 \sim S_{11}$ 共 12 个状态, 一个时钟周期转换一个状态, 每个周期输出相应的输出在本实验中的状态转移图是简单的线性, 并无较大的参考价值, 在这里直接画出状态转移表

| 时钟周期 | 电路状态 | | | | 输出 |
|------|-------|-------|-------|-------|----|
| clk | S_3 | S_2 | S_1 | S_0 | Y |
| 0 | 0 | 0 | 0 | 0 | 0 |
| 1 | 0 | 0 | 0 | 1 | 0 |
| 2 | 0 | 0 | 1 | 0 | 0 |
| 3 | 0 | 0 | 1 | 1 | 0 |
| 4 | 0 | 1 | 0 | 0 | 0 |
| 5 | 0 | 1 | 0 | 1 | 0 |
| 6 | 0 | 1 | 1 | 0 | 0 |
| 7 | 0 | 1 | 1 | 1 | 0 |
| 8 | 1 | 0 | 0 | 0 | 0 |
| 9 | 1 | 0 | 0 | 1 | 0 |
| 10 | 1 | 0 | 1 | 0 | 0 |
| 11 | 1 | 0 | 1 | 1 | 1 |
| 12 | 0 | 0 | 0 | 0 | 0 |

3.3 报纸贩卖机

在本实验中采用的是当投入的币的金额超过 5 时, 直接 reset, 输出为 1 当且仅当正好金额为 5, 这个实验主要需要注意状态的转换, 状态转移图如下




图 2: 报纸贩卖机的状态转移图

4 接口定义

在本次实验的每一个程序之中, 内部都利用 parameter 或者 localmeter 来定义了几个状态常量, 另外有两个内部的接线状态 state 以及 next_state, 分别表示当前状态以及下一状态, 下面是每一个接口

4.1 序列检测器

两个序列检测器的接口完全相同,不同的二者的状态转移,详见源代码部分

4.2 周期性输出

```
input clk,\\时钟的输入input rstn,\\异步置数,此程序不需要输入output reg out\\输出
```

4.3 报纸贩卖机

```
      1
      input [1:0]in,
      \\因为有1,2,5三个输入,因此需要2位输入

      2
      input clk,
      \\时钟的输入

      3
      input rstn,
      \\异步置数

      4
      output reg out
      \\输出
```

5 调试过程以及结果

本次实验比较顺畅, 并未出现较大的困难, 相比于实验 2.5 给出的代码, 本次实验在代码中的状态转移并没有使用 if-else 语句来描述, 而是利用了 cases 的嵌套, 个人认为这样的代码更加简洁, 而且可读性更高.

另外,一个比较明显的困难是在随机数 0,1,2 的生成,由于 verilog 中 random() 语句生成的随机数是有符号的,因此 π 000 \$\text{srandom}() \$\times 2\$ 会生成显示为 3 的-1,因此这里需要随机生成无符号数,经过资料查找,该效果可以用语句 π 100 \$\text{surandom}(2,0);来实现

5.1 序列检测器

5.1.1 0110 序列检测



图 3: 0110 序列检测器的波形图

5.1.2 1011 序列检测器




图 4: 1011 序列检测器的波形图

5.2 周期输出序列




图 5: 周期输出序列波形图

5.3 报纸贩卖机波形图




图 6: 报纸贩卖机波形图

6 实验总结

经过本次实验,极大程度上达成了实验目的,熟练掌握了三段式状态机的工作以及编写原理, negedge 和 posedge 分别表示下降,上升沿触发同时对与 testbench 的编写有了更加深刻的体会,比如 clk 的编写,初始化输入以及异步指数等,了另外对于 testbench 中的随机数生成有了使用 \$urandom_range(m, n);的办法

7 源代码

由于本次实验的 testbench 比较重要, 因此本次报告中的源代码部分分为设计文件和激励文件两部分

7.1 设计文件

7.1.1 0110 序列检测

```
module check str(
       input clk,
2
       input in,
3
       input rstn,
 4
       output reg out
5
  );
 6
       parameter s0 = 3'b000;
7
8
       parameter s1 = 3'b001;
       parameter s2 = 3'b010;
 9
       parameter s3 = 3'b011;
10
       parameter s4 = 3'b100;
11
       //无关状态
12
```

```
parameter s5n = 3'b101;
13
       parameter s6n = 3'b110;
14
       parameter s7n = 3'b111;
15
16
       reg [2:0]state;
17
       reg [2:0]next state;
18
19
20
21
       always @(negedge rstn or posedge clk)begin
22
            if(!rstn)begin
23
                state <= s0;</pre>
24
25
            end
            else begin
26
                state <= next state;</pre>
27
            end
28
       end
29
30
31
32
       always @(state or in)begin
33
34
            case (state)
            s0:begin
35
                case(in)
36
                0 : next state = s1;
37
                1 : next_state = s0;
38
                endcase
39
            end
40
            s1:begin
41
42
                case(in)
                0 : next state = s1;
43
                1 : next state = s2;
44
                endcase
45
            end
46
            s2:begin
47
48
                case(in)
                0 : next state = s1;
49
```

```
1 : next state = s3;
50
                endcase
51
            end
52
            s3:begin
53
                case(in)
54
                0 : next state = s4;
55
                1 : next state = s0;
56
                endcase
57
            end
58
            s4:begin
59
                case(in)
60
                0 : next_state = s1;
61
                1 : next state = s2;
62
            default: next state=s0;
63
                endcase
64
            end
65
            endcase
66
       end
67
68
69
70
71
       always@(state)begin
            case (state)
72
            s0: out = 1'b0;
73
            s1: out = 1'b0;
74
            s2: out = 1'b0;
75
            s3: out = 1'b0;
76
            s4: out = 1'b1;
77
            default: out=1'bx;
78
            endcase
79
       end
80
81
82 endmodule
```

7.1.2 1011 序列检测

```
1 module check_str_1(
```

```
input clk,
2
       input in,
3
       input rstn,
4
       output reg out
5
6);
7
       parameter s0 = 3'b000;
       parameter s1 = 3'b001;
8
       parameter s2 = 3'b010;
9
       parameter s3 = 3'b011;
10
       parameter s4 = 3'b100;
11
       //无关状态
12
       parameter s5n = 3'b101;
13
       parameter s6n = 3'b110;
14
       parameter s7n = 3'b111;
15
16
       reg [3:0]state;
17
       reg [3:0]next state;
18
19
20
21
       always @(negedge rstn or posedge clk)begin
22
23
            if(!rstn)begin
                state <= s0;</pre>
24
            end
25
            else begin
26
27
                state <= next_state;</pre>
28
            end
       end
29
30
31
32
       always @(state or in)begin
33
34
            case(state)
            s0:begin
35
                case(in)
36
                0 : next state = s0;
37
                1 : next state = s1;
38
```

```
endcase
39
            end
40
            s1:begin
41
                case(in)
42
                0 : next_state = s2;
43
                1 : next state = s1;
44
                endcase
45
            end
46
            s2:begin
47
                case(in)
48
                0 : next state = s0;
49
                1 : next_state = s3;
50
                endcase
51
            end
52
            s3:begin
53
                case(in)
54
                0 : next state = s2;
55
                1 : next state = s4;
56
                endcase
57
            end
58
            s4:begin
59
60
                case(in)
                0 : next state = s2;
61
                1 : next state = s1;
62
            default: next state=s0;
63
                endcase
64
            end
65
            endcase
66
67
       end
68
69
70
       always@(state)begin
71
            case(state)
72
            s0: out = 1'b0;
73
            s1: out = 1'b0;
74
            s2: out = 1'b0;
75
```

7.1.3 周期输出序列

```
1 module periodic output(
2
       input clk,
       input rstn,
3
       output reg out
 4
       );
5
 6
7
       parameter s0 = 4'b0000;
       parameter s1 = 4'b0001;
8
       parameter s2 = 4'b0010;
 9
       parameter s3 = 4'b0011;
10
       parameter s4 = 4'b0100;
11
       parameter s5 = 4'b0101;
12
       parameter s6 = 4'b0110;
13
       parameter s7 = 4'b0111;
14
       parameter s8 = 4'b1000;
15
       parameter s9 = 4'b1001;
16
       parameter s10 = 4'b1010;
17
       parameter s11 = 4'b1011;
18
       parameter s12 = 4'b1100;
19
       parameter s13 = 4'b1101;
20
       parameter s14 = 4'b1110;
21
       parameter s15 = 4'b1111;
22
23
       reg [3:0]state;
24
25
       reg [3:0]next state;
26
       always @(negedge rstn or posedge clk)begin
27
```

```
if(!rstn)begin
28
                state <= s0;</pre>
29
            end
30
            else begin
31
                state <= next state;</pre>
32
            end
33
34
       end
35
36
       always @(state)begin
37
            case (state)
38
                s0: next state = s1;
39
                s1: next state = s2;
40
                s2: next state = s3;
41
                s3: next state = s4;
42
                s4: next state = s5;
43
                s5: next state = s6;
44
                s6: next state = s7;
45
                s7: next state = s8;
46
                s8: next_state = s9;
47
                s9: next state = s10;
48
                s10: next state = s11;
49
                s11: next state = s0;
50
                default: next state = s0;
51
            endcase
52
53
       end
54
55
56
57
       always @(state)begin
            case(state)
58
                s0: out = 0;
59
                s1: out = 0;
60
                s2: out = 1;
61
                s3: out = 0;
62
                s4: out = 1;
63
                s5: out = 0;
64
```

```
s6: out = 0;
65
                s7: out = 1;
66
                s8: out = 1;
67
                s9: out = 0;
68
                s10: out = 1;
69
                s11: out = 1;
70
                default: out = 1'bx;
71
            endcase
72
       end
73
74
75 endmodule
```

7.1.4 报纸贩卖机

```
1 module newspaper_machine(
       input [1:0]in,
2
       input clk,
3
       input rstn,
4
       output reg out
5
       );
 6
7
       reg [2:0]state;
8
       reg [2:0]next state;
9
10
       parameter s0 = 3'b000;
11
       parameter s1 = 3'b001;
12
       parameter s2 = 3'b010;
13
       parameter s3 = 3'b011;
14
       parameter s4 = 3'b100;
15
       parameter s5 = 3'b101;
16
       parameter s6 = 3'b110;
17
       parameter reset = 3'b111;
18
19
       always @ (negedge rstn or posedge clk)begin
20
           if(!rstn)begin
21
                state <= s0;
22
23
           end
```

```
24
            else begin
                state <= next state;</pre>
25
            end
26
       end
27
28
29
       always @(in or state)begin//in中0,1,2分别表示1,2,5分钱
30
            case (state)
31
                s0:case(in)
32
                         2'b00: next state = s1;
33
                         2'b01: next state = s2;
34
                         2'b10: next state = s5;
35
                    endcase
36
                s1:case(in)
37
                         2'b00: next state = s2;
38
                         2'b01: next state = s3;
39
                         2'b10: next state = reset;
40
                    endcase
41
                s2:case(in)
42
                         2'b00: next state = s3;
43
                         2'b01: next state = s4;
44
                         2'b10: next state = reset;
45
                    endcase
46
                s3:case(in)
47
                         2'b00: next state = s4;
48
                         2'b01: next_state = s5;
49
                         2'b10: next state = reset;
50
                    endcase
51
                s4:case(in)
52
53
                         2'b00: next state = s5;
                         2'b01: next state = reset;
54
                         2'b10: next state = reset;
55
56
                    endcase
                reset: next state = s0;
57
                default: next state = reset;
58
            endcase
59
       end
60
```

```
61
       always @(state) begin
62
            case (state)
63
                s5: out = 1;
64
                reset: out = 1'b0;
65
                default: out = 0;
66
            endcase
67
       end
68
69
70 endmodule
```

7.2 激励文件

7.2.1 序列检测器

```
1
       module test_check_str(
2
       );
3
4
       reg clk;
5
       reg rstn;
6
7
       reg a;
       wire out;
8
9
       check str check(
10
            .clk(clk),
11
            .rstn(rstn),
12
            .in(a),
13
            .out(out)
14
       );
15
16
        initial begin
17
            clk=0;
18
            rstn=1;
19
            a=0;
20
            #0.1 rstn=0;
21
            #1.1 rstn=1;
22
       end
23
```

```
24
     always begin
25
       #1 clk = \sim clk;
26
     end
27
28
    always begin
29
          #2 a = $random() % 2;
30
      end
31
32
33 endmodule
```

7.2.2 周期输出序列

```
1 module test periodic output(
2
3);
4
5 reg clk;
6 reg rstn;
7 wire out;
8
9 periodic_output start(
      .clk(clk),
10
11
      .rstn(rstn),
      .out(out)
12
13 );
14
15 initial begin
     clk = 0;
16
    rstn = 1;
17
     #0.1 \text{ rstn} = 0;
18
     #1.1 rstn = 1;
19
20 end
21
22 always begin
23 #1 clk = \sim clk;
24 end
```

```
25
26 endmodule
```

7.2.3 报纸贩卖机

```
1 module check_newpaper_machine(
       );
2
3
4 reg [1:0]in;
5 reg clk;
6 reg rstn;
7 wire out;
8
9 newspaper machine start(
  .clk(clk),
10
      .in(in),
11
      .rstn(rstn),
12
      .out(out)
13
14 );
15
16 initial begin
     clk = 0;
17
      in = 0;
18
    rstn = 1;
19
     #0.1 rstn = 0;
20
     #1.1 rstn = 1;
21
22 end
23
24 always begin
   #1 clk = \sim clk;
25
26 end
27
28 always begin
      #2 in = \$urandom range(2, 0);
29
30 end
31
32 endmodule
```