



Prática Nº11 - SEL0606

Alunos (Bancada 5):

Vitor Alexandre Garcia Vaz - 14611432
Gabriel Dezejácomo Maruschi - 14571525

Sumário

1	Introdução	3
1.1	<i>Objetivos</i>	3
1.2	<i>Máquina de estados finitos</i>	3
1.3	<i>Unidade de controle</i>	4
2	Materiais e métodos	4
2.1	<i>Interface</i>	5
2.2	<i>Máquina de Estados Finitos</i>	7
3	Conclusão	10
3.1	<i>Círculo RTL</i>	10
3.2	<i>Número de células lógicas</i>	10
3.3	<i>Funcionamento da máquina de estados no Modelsim</i>	11
3.4	<i>Resultados</i>	14

Lista de Imagens

1	Diagrama de estados	3
2	Kit DE10-LITE	4
3	Código da interface 1	5
4	Código da interface 2	6
5	Máquina de Estados Finitos (1)	7
6	Máquina de Estados Finitos (2)	8
7	Máquina de Estados Finitos (3)	9
8	Visualização do circuito referente à interface	10
9	Visualização do circuito referente à Unidade de Controle	10
10	Resumo de funcionamento	11
11	Tabela de estados (e saídas) da unidade de controle	11
12	Simulação das instruções tipo R/I	12
13	Simulação da instrução BNEQ	12
14	Simulação de instrução do tipo L	13
15	Simulação de instrução do tipo S	13

1 Introdução

1.1 Objetivos

Nesta prática do Laboratório de Sistemas Digitais, implementamos uma Unidade de Controle para a arquitetura RV16Cm (RISC-V de 16 bits com conjunto Compacto de instruções modificadas) cuja funcionalidade é baseada no conceito de Máquinas de estado de finitos (FSM). Utilizamos a linguagem VHDL no software Quartus, e testamos no kit DE10-LITE (MAX 10 10M50DAF484C7G) bem como no software ModelSim.


1.2 Máquina de estados finitos

As máquinas de estados finitos são circuitos sequenciais nos quais estímulos podem gerar resultados diferentes a depender do estado em que se encontra o circuito. Esta sempre estará em apenas um dos estados definidos pelo projeto, o qual guarda informações sobre estados passados.

A representação da FSM pode ser feita com o diagrama de estados: Os nós representam os estados enquanto os valores das setas são os valores de entradas que geram transição.

No diagrama abaixo, utilizado para modelagem da unidade de controle desenvolvida, as entradas não apresentadas nas setas são *don't cares* para as respectivas transições. Além disso, estão representados também dentro dos nós o valor das saídas geradas pelos estados.

Figure 1: Diagrama de estados



Fonte: Instrução da prática 11

1.3 Unidade de controle

A Unidade de Controle desenvolvida baseia-se na arquitetura RV16Cm (RISC-V de 16 bits com conjunto Compacto de instruções modificadas) e gera sinais de controle a partir dos valores de entrada e do estado anterior. Seu funcionamento é baseado no diagrama de estados da figura 1. Os sinais que compõe a máquina são dados a seguir:

Sinais de entrada

- *clk*: clock;
- *clr*: clear;
- *zero*: flag zero;
- *op/funct3*: Código da operação.


Sinais de saída

- *PCWrite*: Escrita no registrador PC (Program Counter);
- *AdrSrc*: Seleção do endereço de busca na memória;
- *MemWrite*: Flag de escrita na memória;
- *IRWrite*: Flag de escrita do código da instrução em um registrador auxiliar;
- *ResultSrc*: Seleção de dados processados ou lidos na memória;
- *ALUControl*: Seleção da operação da Unidade Lógica Aritmética;
- *ALUSrcA/B*: Seletores das entradas para a ULA;
- *ImmSrc*: Seletor de operação do módulo *Extent* (opera com valores imediatos);
- *RegWrite*: Flag de escrita no banco de registradores;

2 Materiais e métodos

O código utilizado para desenvolver a máquina de estado finitos (FSM) foi escrito em VHDL e compilado no Quartus. A fim de testá-los no DE10-LITE, desenvolvemos também um interface cujo objetivo foi redirecionar os sinais dos pinos para os módulos e vice-versa. Utilizamos também o software ModelSim da Intel para visualizar as ondas de entrada e saída da FSM.

Figure 2: Kit DE10-LITE



Fonte: DE10-Lite User Manual

2.1 Interface

A interface, codificada como é mostrado abaixo (3), utiliza as chaves SW(0) e SW(1) para **op**, SW(2) a SW(4) para **funct3** e SW(5) para **zero**. KEY(0) e KEY(1) foram usados para **clk** e **clr**, respectivamente. Os sinais de saída foram direcionados para os LEDs e para o módulo decodificador do display de 7 segmentos.

Figure 3: Código da interface 1

```
1  -- Version: 1.1
2  -- Date: 07/11/2024
3  -- Owners: Gabriel D. Maruschi
4  --           Vitor Garcia Vaz
5
6  LIBRARY ieee;
7  USE ieee.std_logic_1164.ALL;
8  USE ieee.std_logic_arith.ALL;
9  USE ieee.std_logic_unsigned.ALL;
10
11 ENTITY DE10_LITE_FSM IS
12     PORT(
13         SW : IN STD_LOGIC_VECTOR(9 DOWNTO 0);
14         KEY : IN STD_LOGIC_VECTOR(1 DOWNTO 0);
15         LEDR : OUT STD_LOGIC_VECTOR(9 DOWNTO 0);
16         HEX0 : OUT STD_LOGIC_VECTOR(7 DOWNTO 0);
17         HEX1 : OUT STD_LOGIC_VECTOR(7 DOWNTO 0);
18         HEX2 : OUT STD_LOGIC_VECTOR(7 DOWNTO 0);
19         HEX3 : OUT STD_LOGIC_VECTOR(7 DOWNTO 0);
20         HEX4 : OUT STD_LOGIC_VECTOR(7 DOWNTO 0)
21     );
22 END DE10_LITE_FSM;
23
24
25 ARCHITECTURE estrutural OF DE10_LITE_FSM IS
26
27     -- Vetores de sinais de controle internos
28     signal intResultSrc : std_logic_vector(1 downto 0);
29     signal intALUControl : std_logic_vector(2 downto 0);
30     signal intALUSrcB : std_logic_vector(1 downto 0);
31     signal intALUSrcA : std_logic_vector(1 downto 0);
32     signal intImmSrc : std_logic_vector(1 downto 0);
33
34     -- Vetores de sinais de controle internos estendidos para 4 bits
35     signal extResultSrc : std_logic_vector(3 downto 0);
36     signal extALUControl : std_logic_vector(3 downto 0);
37     signal extALUSrcB : std_logic_vector(3 downto 0);
38     signal extALUSrcA : std_logic_vector(3 downto 0);
39     signal extImmSrc : std_logic_vector(3 downto 0);
```

Fonte: os autores

Figure 4: Código da interface 2

```
1 BEGIN
2
3   -- Instanciação do módulo FSM
4   FSM: entity work.FSM
5       PORT MAP (
6           clk => not KEY(0),
7           clr => KEY(1),
8           zero => SW(5),
9           op => SW(1 downto 0),
10          funct3 => SW(4 downto 2),
11          PCWrite => LEDR(0),
12          AdrSrc => LEDR(1),
13          MemWrite => LEDR(2),
14          IRWrite => LEDR(3),
15          ResultSrc => intResultSrc(1 downto 0),
16          ALUControl => intALUControl(2 downto 0),
17          ALUSrcB => intALUSrcB(1 downto 0),
18          ALUSrcA => intALUSrcA(1 downto 0),
19          ImmSrc => intImmSrc(1 downto 0),
20          RegWrite => LEDR(4)
21      );
22
23   -- Extensão dos sinais de controle para 4 bits
24   extResultSrc <= "00" & intResultSrc;
25   extALUControl <= '0' & intALUControl;
26   extALUSrcB <= "00" & intALUSrcB;
27   extALUSrcA <= "00" & intALUSrcA;
28   extImmSrc <= "00" & intImmSrc;
29
30   -- Displays de 7 segmentos
31   display1: entity work.hex27seg
32       PORT MAP (
33           hexa => extResultSrc,
34           segments => HEX0
35       );
36
37   display2: entity work.hex27seg
38       PORT MAP (
39           hexa => extALUControl,
40           segments => HEX1
41       );
42
43   display3: entity work.hex27seg
44       PORT MAP (
45           hexa => extALUSrcB,
46           segments => HEX2
47       );
48
49   display4: entity work.hex27seg
50       PORT MAP (
51           hexa => extALUSrcA,
52           segments => HEX3
53       );
54
55   display5: entity work.hex27seg
56       PORT MAP (
57           hexa => extImmSrc,
58           segments => HEX4
59       );
60
61 END estrutural;
```

Fonte: os autores

2.2 Máquina de Estados Finitos

A FSM foi desenvolvida em VHDL e utiliza estruturas de **PROCESS** para avaliar mudanças concorrentes nas entradas, bem como os respectivos estados a fim de definir as saídas e o próximo estado.

Figure 5: Máquina de Estados Finitos (1)

```
1  -- Version: 1.1
2  -- Date: 07/11/2024
3  -- Owners: Gabriel D. Maruschi
4  --           Vitor Garcia Vaz
5
6  LIBRARY ieee;
7  USE ieee.std_logic_1164.ALL;
8  USE ieee.std_logic_arith.ALL;
9  USE ieee.std_logic_unsigned.ALL;
10
11 ENTITY FSM IS
12     PORT(
13
14         -- Entradas
15         clk      : in std_logic;
16         clr      : in std_logic;
17         zero     : in std_logic;
18         op       : in std_logic_vector(1 downto 0);
19         funct3   : in std_logic_vector(2 downto 0);
20
21         -- Saídas (Sinais de controle)
22         PCWrite  : out std_logic;
23         AdrSrc   : out std_logic;
24         MemWrite : out std_logic;
25         IRWrite  : out std_logic;
26         ResultSrc : out std_logic_vector(1 downto 0);
27         ALUControl : out std_logic_vector(2 downto 0);
28         ALUSrcB  : out std_logic_vector(1 downto 0);
29         ALUSrcA  : out std_logic_vector(1 downto 0);
30         ImmSrc   : out std_logic_vector(1 downto 0);
31         RegWrite : out std_logic;
32     );
33
34 END FSM;
35
36
37 ARCHITECTURE estrutural OF FSM IS
38
39     -- Declaração dos estados s0 a s9
40     type state_type is (s0, s1, s2, s3, s4, s5, s6, s7, s8, s9);
41
42     -- Estado atual e próximo estado
43     signal state, next_state : state_type; -- tem que ser do mesmo tipo que os estados definidos
44
45 BEGIN
46
47     -- Lógica de controle do próximo estado (verifica reset e transição positiva de clock)
48     PROCESS(clk, clr)
49     BEGIN
50
51         if clr = '1' then
52             state <= s0;
53
54         elsif clk'event and clk = '1' then
55             state <= next_state;
56
57         end if;
58
59     END PROCESS;
```

Fonte: os autores

Na construção da arquitetura, definiu-se o tipo de dado **state.type** cujos exemplares foram **state** e **next_state**. A função deste dado definido foi encapsular para cada estado do projeto os sinais de saída referentes, facilitando na escrita, leitura do código e simulação.

Figure 6: Máquina de Estados Finitos (2)

```
1
2  -- Lógica de controle do próximo estado
3  PROCESS(state)
4  BEGIN
5      case state is
6          when s0=>
7              next_state <= s1;
8          when s1=>
9              if op = "00" then
10                 next_state <= s6;
11
12                 elsif op = "01" then
13                     next_state <= s8;
14
15                 elsif op = "10" then
16                     next_state <= s2;
17
18                 elsif op = "11" then
19                     next_state <= s9;
20
21                 end if;
22          when s2=>
23              if funct3(0) = '0' then
24                 next_state <= s3;
25
26                 else
27                     next_state <= s5;
28
29                 end if;
30          when s3=>
31              next_state <= s4;
32          when s4=>
33              next_state <= s0;
34          when s5=>
35              next_state <= s0;
36          when s6=>
37              next_state <= s7;
38          when s7=>
39              next_state <= s0;
40          when s8=>
41              next_state <= s7;
42          when s9=>
43              next_state <= s0;
44      end case;
45
46  END PROCESS;
```

Fonte: os autores

Figure 7: Máquina de Estados Finitos (3)

```
1  -- Lógica de controle das saídas
2  PROCESS(state)
3  BEGIN
4      case state is
5          when s0=>
6              PCWrite      <= '1';
7              AdrSrc       <= '0';
8              MemWrite     <= '0';
9              IRWrite      <= '1';
10             ResultSrc    <= "10";
11             ALUControl   <= "000";
12             ALUSrcB      <= "10";
13             ALUSrcA      <= "00";
14             RegWrite     <= '0';
15          when s1=>
16              PCWrite      <= '0';
17              MemWrite     <= '0';
18              IRWrite      <= '0';
19              RegWrite     <= '0';
20          when s2=>
21              PCWrite      <= '0';
22              MemWrite     <= '0';
23              IRWrite      <= '0';
24              ALUControl   <= "000";
25              ALUSrcB      <= "01";
26              ALUSrcA      <= "01";
27              ImmSrc       <= "01";
28              RegWrite     <= '0';
29          when s3=>
30              PCWrite      <= '0';
31              AdrSrc       <= '1';
32              MemWrite     <= '0';
33              IRWrite      <= '0';
34              ResultSrc    <= "00";
35              RegWrite     <= '0';
36          when s4=>
37              PCWrite      <= '0';
38              MemWrite     <= '0';
39              IRWrite      <= '0';
40              ResultSrc    <= "01";
41              RegWrite     <= '1';
42
43          when s5=>
44              PCWrite      <= '0';
45              AdrSrc       <= '1';
46              MemWrite     <= '1';
47              IRWrite      <= '0';
48              ResultSrc    <= "00";
49              RegWrite     <= '0';
```


Fonte: os autores

3 Conclusão

3.1 Circuito RTL

A partir do código em VHDL feito em laboratório, e usando a ferramenta de síntese disponibilizada pelo quartus, o seguinte circuito, referente à interface entre a máquina de estados da unidade de controle e os pinos da FPGA, foi obtido:


Figure 8: Visualização do circuito referente à interface



Fonte: os autores

E para a máquina de estados em si, obtemos o seguinte circuito:

Figure 9: Visualização do circuito referente à Unidade de Controle



Fonte: os autores

3.2 Número de células lógicas

Ademais, por meio do resumo do funcionamento e constituição do circuito descrito em VHDL no software (fig10), chegamos à conclusão de que o circuito sintetizado apresentou um uso de 10 registradores, 57 elementos lógicos e 60 pinos do dispositivo reconfigurável (FPGA).

Figure 10: Resumo de funcionamento

Flow Summary	
<<Filter>>	
Flow Status	Successful - Wed Dec 11 12:09:41 2024
Quartus Prime Version	23.1std.0 Build 991 11/28/2023 SC Lite Edition
Revision Name	DE10_LITE_FSM
Top-level Entity Name	DE10_LITE_FSM
Family	MAX 10
Device	10M50DAF484C7G
Timing Models	Final
Total logic elements	57 / 49,760 (< 1 %)
Total registers	10
Total pins	62 / 360 (17 %)
Total virtual pins	0
Total memory bits	0 / 1,677,312 (0 %)
Embedded Multiplier 9-bit elements	0 / 288 (0 %)
Total PLLs	0 / 4 (0 %)
UFM blocks	0 / 1 (0 %)
ADC blocks	0 / 2 (0 %)

Fonte: os autores

3.3 Funcionamento da máquina de estados no Modelsim

Os testes de funcionamento do circuito da unidade de controle foi feito através do software de simulação de circuitos digitais Modelsim. Nesse sentido, foram feitas 4 simulações: uma para as instruções tipo R e I; uma para a instrução BNEQ; uma para as instruções tipo L; e a última para as instruções do tipo S.

Com isso, tanto para elaboração da descrição do hardware quanto para a conferência do funcionamento correto do circuito, tomamos como base a tabela de estados e saídas da fig.11, a qual foi elaborada conforme às especificações da arquitetura RISC de 16 bits proposta nas instruções dessa prática.


Figure 11: Tabela de estados (e saídas) da unidade de controle

Sinal / Estado	S0: Fetch	S1: Decode	S2: MemAdr	S3: MemRead	S4: MemWB	S5: MemWrite	S6: ExecuteR	S7: ALUWB	S8: ExecuteI	S9: BNEQZ
PCWrite	1	0	0	0	0	0	0	0	0	/zero
AdrSrc	0	x	x	1	x	1	x	x	x	x
MemWrite	0	0	0	0	0	1	0	0	0	0
IRWrite	1	0	0	0	0	0	0	0	0	0
ResultSrc[1:0]	10_2	xx	xx	00_2	01_2	00_2	xx	00_2	xx	10
ALUControl[2:0]	000_2	xxx	000_2	xxx	xxx	xxx	funct3	funct3	funct3	000_2
ALUSrcB[1:0]	10_2	xx	01_2	xx	xx	xx	00_2	xx	01_2	01_2
ALUSrcA[1:0]	00_2	xx	01_2	xx	xx	xx	10_2	xx	10_2	01_2
ImmSrc[1:0]	xx	xx	01_2	xx	xx	xx	xx	xx	00_2	10_2
RegWrite	0	0	0	0	1	0	0	1	0	0

Fonte: os autores

INSTRUÇÕES TIPO R/I


Figure 12: Simulação das instruções tipo R/I



Fonte: os autores

INSTRUÇÃO BNEQ


Figure 13: Simulação da instrução BNEQ



Fonte: os autores

INSTRUÇÃO TIPO L


Figure 14: Simulação de instrução do tipo L



Fonte: os autores

INSTRUÇÃO TIPO S

Figure 15: Simulação de instrução do tipo S



Fonte: os autores

3.4 Resultados

Por fim , em todos os testes, os estados de cada instrução - indicada pelas entradas `op` e `funct3` - consecutiram no próximo estado esperado e em saídas esperadas, conforme a tabela de estados e saídas da fig.11 e , dessa forma, houve êxito na implementação da máquina de estados.