Máquina de Estados Finitos Unidade de Controle

Base e Extensões

Base	Descrição	Versão	Congelada?
RV32I	Conjunto de Instruções com Inteiros	2.0	Sim
RV32E	Conjunto de Instruções com Inteiros (sistemas embarcados)	1.9	Não
RV64I	Conjunto de Instruções com Inteiros	2.0	Sim
RV128I	Conjunto de Instruções com Inteiros	1.7	Não

Base e Extensões

Base	Descrição
RV32I	Conjunto de Instruções com Inteiros
RV32E	Conjunto de Instruções com Inteiros (si
RV64I	Conjunto de Instruções com Inteiros
RV128I	Conjunto de Instruções com Inteiros

Extensão	Descrição	Versão	Congelada?
M	Extensão para Multiplicação e Divisão de Inteiros	2.0	Sim
А	Extensão para Instruçoes Atômicas	2.0	Sim
F	Extensão para Ponto Flutuante de Precisão Simples	2.0	Sim
D	Extensão para Ponto Flutuante de Precisão Dupla	2.0	Sim
Q	Extensão para Ponto Flutuante de Precisão Quadrupla	2.0	Sim
L	Extensão para Ponto Flutuante Decimal	0.0	Não
С	Extensão para Instruções Compactas	2.0	Sim
В	Extensão para Manipulação de Bits	0.0	Não
J	Extensão para Linguagens Dinamicamente Traduzidas	0.0	Não
Т	Extensão para Memória Transacional	0.0	Não
Р	Extensão para Instruções SIMD	0.1	Não
V	Extensão para Operações Vetoriais	0.2	Não
N	Extensão para Interrupções a nível de Usuário	1.1	Não

Formato das instruções - RV32I

31	30 2	5 24 2	1 20	19	1	5 14	12 11	3 7	6 0	
	funct7	rs	s2		rs1	funct3	re	d	opcode	Tipo R
				·			·			
	imm[1	1:0]			rs1	funct3	r	d	opcode	Tipo I
										_
in	nm[11:5]	rs	32		rs1	funct3	imm	[4:0]	opcode	Tipo S
										_
imm[12]	imm[10:5]	rs	32		rs1	funct3	imm[4:1]	imm[11]	opcode	Tipo B
										_
		imm[3	1:12]				r	d	opcode	Tipo U
			_							_
imm[20]	imm[1	0:1]	imm[11]	imm[]	19:12]	r	d	opcode	Tipo J

Registradores

31 0	
x0 / zero	Zero hardwired
x1 / ra	Endereço de retorno
x2 / sp	Ponteiro de pilha
x3 / gp	Ponteiro global
x4 / tp	Ponteiro de thread
x5 / t0	Temporário
x6 / t1	Temporário
x7 / t2	Temporário
x8 / s0 / fp	Registrador salvo, ponteiro de quadro
x9 / s1	Registrador salvo
x10 / a0	Argumento de função, valor de retorno
x11 / a1	Argumento de função, valor de retorno
x12 / a2	Argumento de função
x13 / a3	Argumento de função
x14 / a4	Argumento de função
x15 / a5	Argumento de função
x16 / a6	Argumento de função
x17 / a7	Argumento de função
x18 / s2	Registrador salvo
x19 / s3	Registrador salvo
x20 / s4	Registrador salvo
x21 / s5	Registrador salvo
x22 / s6	Registrador salvo
x23 / s7	Registrador salvo
x24 / s8	Registrador salvo
x25 / s9	Registrador salvo
x26 / s10	Registrador salvo
x27 / s11	Registrador salvo
x28 / t3	Temporário
x29 / t4	Temporário
x30 / t5	Temporário
x31 / t6	Temporário
32	

RV32C: Instruções Compactadas

Significado
Registrador
Imediato
Store relativo a pilha
Amplo imediato
Load
Store
Desvio
Salto

15 14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
fu	nct	4	rd/rs1							op				
funct3	3	imm		r	d/rs1	l				op				
funct3	3			imm	l					op				
funct3	3				imm	l					О	p		
funct3	3	in	nm			rs1′		im	ım			О	p	
funct3	3	in	nm			rs1′		im	ım	rs2′			О	p
funct3	3	of	fset			rs1′			(О	p			
funct3	3		jump target										О	p

RVC Register Number Integer Register Number Integer Register ABI Name

000	001	010	011	100	101	110	111
x8	x9	x10	x11	x12	x13	x14	x15
s0	s1	a 0	a1	a2	a3	a4	a 5

Opcode 00


15	14	13	12	11	10	9	8	7	6	5	4	3	2	1 0	
(000						0					0		00	CIW Illegal instruction
(000				nzui	mm	[5:4	9:6	2 3]			rd'		00	CIW c.addi4spn
(001		uim	ım[5	:3]		rs1′		uin	nm[7:6]		rd'		00	CL c.fld
(010		uim	ım[5	:3]		rs1′		uin	nm[2 6]		rď		00	CL c.lw
(011		uim	ım[5	:3]		rs1′		uin	nm[2 6]		rd'		00	CL c.flw
	101		uim	m[5	:3]		rs1′		uin	nm[7:6]		rs2′		00	CL c.fsd
	110		uim	ım[5	:3]		rs1′		uin	nm[2 6]		rs2′		00	CL c.sw
	111		uim	m[5	:3]		rs1'		uin	nm[2 6]		rs2′		00	CL c.fsw


Opcode 01

15 14 13	12	11 10	9 8	7 6	5	4	3	2	1 0	
000	nzimm[5]		0		nzir	nm[4	:0]		01	CI c.nop
000	nzimm[5]	rs	1/rd≠0		nzir	nm[4	:0]		01	CI c.addi
001		imm[11	4 9:8 10	6 7 3:	1 5]				01	CJ c.jal
010	imm[5]	1	rd≠0		im	m[4:0	0]		01	CI c.li
011	nzimm[9]		2	n	zimm	[4 6 8	8:7 5]	01	CI c.addi16sp
011	nzimm[17]	rd ₇	$\neq \{0, 2\}$		nzim	m[16	:12]		01	CI c.lui
100	nzuimm[5]	00	rs1'/rd	′	nzui	mm[4	1:0]		01	CI c.srli
100	nzuimm[5]	01	rs1'/rd	′	nzui	mm[4	1:0]		01	CI c.srai
100	imm[5]	10	rs1'/rd	′	imm[4:0]				01	CI c.andi
100	0	11	rs1'/rd	′	00	r	's2'		01	CR c.sub
100	0	11	rs1'/rd	′	01	r	's2'		01	CR c.xor
100	0	11	rs1′/rd	<i>'</i>	10	r	s2′		01	CR c.or
100	0	11	rs1'/rd	′	11	r	's2'		01	CR c.and
101		imm[11	4 9:8 10 6 7 3:1 5]						01	CJ c.j
110	imm[8 4	:3]	rs1'		imm[7:6 2:	:1[5]		01	CB c.beqz
111	imm[8 4	:3]	rs1′		imm[7:6 2:	:1 5]		01	CB c.bnez

Opcode 10

15 14 13	12	11 10 9 8 7	6 5 4 3 2	1 0			
000	nzuimm[5]	rs1/rd≠0	nzuimm[4:0]	10	CI c.slli		
000	0	rs1/rd≠0	0	10	CI c.slli64		
001	uimm[5]	rd	uimm[4:3 8:6]	10	CSS c.fldsp		
010	uimm[5]	rd≠0	uimm[4:2 7:6]	10	CSS c.lwsp		
011	uimm[5]	rd	uimm[4:2 7:6]	10	CSS c.flwsp		
100	0	rs1≠0	0	10	CJ c.jr		
100	0	rd≠0	rs2≠0	10	CR c.mv		
100	1	0	0	10	CI c.ebreak		
100	ĺ	rs1≠0	Û	10	CJ c.jair		
100	1	rs1/rd≠0	rs2≠0	10	CR c.add		
101	uim	m[5:3 8:6]	rs2	10	CSS c.fsdsp		
110	uim	m[5:2 7:6]	rs2	10	CSS c.swsp		
111	uim	m[5:2 7:6]	rs2	10	CSS c.fswsp		





RV16Cm

Formato	15 14 13	12 11 10 9 8	7 6 5	4 3 2	1 0
CRm	Funct3	00000	rd/rs1	rs2	Opcode
Clm	Funct3	Imm[7:3]	rd/rs1	lmm[2:0]	Opcode
CLm	Funct3	Addr[7:3]	rd	Addr[2:0]	Opcode
CSm	Funct3	Addr[7:3]	rs1	Addr[2:0]	Opcode
CBm	Funct3	Addr[7:3]	Addr[10:8]	Addr[2:0]	Opcode

Formato	Instrução	Operação	ALUOp	Funct3								rd/rs1			rs2			Ор	
	add rd, rs2	rd <- rd + rs2	.000	0	0	0	0	0	0	0	0	d	d	d	S	S	S	0	0
CRm	sub rd, rs2	rd <- rd - rs2	.001	0	0	1	0	0	0	0	0	d	d	d	S	s	S	0	0
	and rd, rs2	rd <- rd AND rs2	.010	0	1	0	0	0	0	0	0	d	d	d	S	S	S	0	0
	or rd, rs2	rd <- rd OR rs2	.011	0	1	1	0	0	0	0	0	d	d	d	S	S	S	0	0
	slt rd, rs2	rd <- 1 se rd < rs, 0 caso contrário	.101	1	0	1	0	0	0	0	0	d	d	d	S	S	S	0	0
Formato	Instrução	Operação	ALUOp	F	Funct3		Imm8[7:3]				rd/rs1			Imm8[2:0]			Ор		
Clm	addi rd, Imm8	rd <- rd + s_ext(lmm8)	.000	0	0	0	i	i	i	i	i	d	d	d	i	i	i	0	1
Formato	Instrução	Operação	ALUOp	F	unc	t3	Addr8[7:3]				rd			Addr8[2:0]		Op			
CLm	lw rd, Addr8	rd <- [z_ext(Addr8)]	.XXX	0	0	0	а	а	а	а	а	d	d	d	а	а	а	1	0
Formato	Instrução	Operação	ALUOp	F	Funct3		Addr8[7:3]]	rs1			Addr8[2:0]			Ор		
CSm	sw rs1, Addr8	[z_ext(Addr8)] <- rs1	.xxx	0	0	1	а	а	а	а	а	s	s	s	а	а	а	1	0
Formato	Instrução	Operação	ALUOp	F	Funct3		Addr11[7:3]			3]	Addr11[10:8]			Addr11[2:0]			Ор		
CBm	bneqz Addr11	PC <- z_ext(Addr11) se ALUResult ≠ 0	.xxx	0	0	0	а	а	а	а	а	а	а	а	а	а	а	1	1

