SEL0606 – Laboratório de Sistemas Digitais A-1-05 — Digitais


Aula 05 – Projeto Hierárquico e Componentes


Prof. Dr. Maximiliam Luppe

Livro adotado:

VHDL - Descrição e Síntese de Circuitos Digitais Roberto d'Amore

ISBN 85-216-1452-7 Editora LTC www.ltceditora.com.br





Para informações adicionais consulte: www.ele.ita.br/~damore/vhdl

Entidade de projeto

Pode representar:


uma simples porta lógica a um sistema completo

Composta de duas partes:

- Declaração da entidade
 - define portas de entrada e saída da descrição
 - equivalente ao símbolo de um bloco em captura esquemática


- Arquitetura

- descreve as relações entre as portas
- equivalente ao esquema contido no bloco em cap. esquemática



Uma entidade de projeto

- pode ser descrita na forma: interligação de outras entidades
- estabelece um projeto hierárquico
- não existe limite para o nível de hierarquia
- diferentes estilos de descrição podem ser empregados




- Componente:
 - uma descrição (entidade + arquitetura) empregada por uma outra entidade
- Emprego:
 - interligação de múltiplas entidades de projeto
 - projeto hierárquico
- Declaração de um componente (primeiro passo para utilização de um componente)
 - similar a declaração de entidade
 - exemplo:

- A solicitação de um componente contém:
 - rótulo de denominação qualquer (x1, y2 ...)
 - nome do componente (nome_componente)
 - mapa de ligações (Port Map (....))
- Mapa de ligações:
 - pode seguir mesma ordem estabelecida na declaração do componente:


```
x1: nome_componente PORT MAP(a(1), b(1), c(1));
```

pode seguir uma nova seqüência definida no mapa:

```
x2: nome_componente PORT MAP(sinal_b => b(1), sinal_a => a(1), sinal_c => c(1));
```




• Exemplo: Somador de 4 bits formado por somadores de 1 bit



• Descrição do somador de 1 bit (componente a ser referenciado)

Descrição do somador empregando o componente: somador de 1 bit



```
1 ENTITY som 2a IS
   PORT (x, y: IN BIT VECTOR (3 DOWNTO 0); -- entradas do somador
           ze : IN BIT;
                                            -- entrada vem um
        s : OUT BIT VECTOR (3 DOWNTO 0); -- soma
     zs : OUT BIT );
                                            -- vai um
 6 END som 2a;
8 ARCHITECTURE estrutural OF som 2a IS
10 COMPONENT som la
11 PORT (a, \overline{b}, ve : IN BIT; s, vs : OUT BIT);
12 END COMPONENT:
13
14 SIGNAL v : BIT VECTOR (3 DOWNTO 1); -- vai um interno
15
16 BEGIN
17 x0: som 1a PORT MAP( x(0), y(0), ze, s(0), v(1));
18 x1: som la PORT MAP ( x(1), y(1), v(1), s(1), v(2));
19 x2: som 1a PORT MAP(b =>y(2), a => x(2), s =>s(2), ve =>v(2), vs =>v(3));
20 x3: som 1a PORT MAP ( x(3), y(3), v(3), s(3), zs);
21 END estrutural:
```