

Prática Nº11 - SEL0606

Alunos (Bancada 5): Vitor Alexandre Garcia Vaz - 14611432 Gabriel Dezejácomo Maruschi - 14571525

Sumário

1	T4	- 12	3
1		rodução	
	1.1	Objetivos	3
	1.2	Máquina de estados finitos	
	1.3	Unidade de controle	4
2	Mat	teriais e métodos	4
	2.1	Interface	5
	2.2	Máquina de Estados Finitos	7
3	Con	ıclusão	10
	3.1	Cicuito RTL	10
	3.2	Número de células lógicas	
	3.3	Funcionamento da máquina de estados no Modelsim	
	3.4	Resultados	
	5.4	nesumaos	14
\mathbf{L}	ista	de Imagens	
	1	D:	9
	1	Diagrama de estados	
	2	Kit DE10-LITE	
	3	Código da interface 1	
	4	Código da interface 2	
	5	Máquina de Estados Finitos (1)	
	6	1	8
	7	Máquina de Estados Finitos (3)	9
	8		10
	9	,	10
	10		11
	11		11
	12	3 3 1 /	12
	13	3	12
	14	Simulação de isntrução do tipo L	
	15	Simulação de instrução do tipo S	13

1 Introdução

1.1 Objetivos

Nesta prática do Laboratório de Sistemas Digitais, implementamos uma Unidade de Controle para a arquitetura RV16Cm (RISC-V de 16 bits com conjunto Compacto de instruções modificadas) cuja funcionalidade é baseada no conceito de Máquinas de estado de finitos (FSM). Utilizamos a linguaguem VHDL no software Quartus, e testamos no kit DE10-LITE (MAX 10 10M50DAF484C7G) bem como no software ModelSim.

1.2 Máquina de estados finitos

As máquinas de estados finitos são circuitos sequenciais nos quais estímulos podem gerar resultados diferentes a depender do estado em que se encontra o circuito. Esta sempre estará em apenas um dos estados definidos pelo projeto, o qual guarda informações sobre estados passados.

A representação da FSM pode ser feita com o diagrama de estados: Os nós representam os estados enquanto os valores das setas são os valores de entradas que geram transição.

No diagrama abaixo, utilizado para modelagem da unidade de controle desenvolvida, as entradas não apresentadas nas setas são don't cares para as respectivas transições. Além disso, estão representados também dentro dos nós o valor das saídas geradas pelos estados.




Figure 1: Diagrama de estados

Fonte: Instrução da prática 11

1.3 Unidade de controle

A Unidade de Controle desenvolvida baseia-se na arquitetura RV16Cm (RISC-V de 16 bits com conjunto Compacto de instruções modificadas) e gera sinais de controle a partir dos valores de entrada e do estado anterior. Seu funcionamento é baseado no diagrama de estados da figura 1. Os sinais que compõe a máquina são dados a seguir:

Sinais de entrada

• *clk*: clock;

• clr: clear;

• zero: flag zero;

• op/funct3: Código da operação.

Sinais de saída

• PCWrite: Escrita no registrador PC (Program Counter);

• AdrSrc: Seleção do endereço de busca na memória;

• MemWrite: Flag de escrita na memória;

IRWrite: Flag de escrita do código da instrução em um registrador auxiliar;

• ResultSrc: Seleção de dados processados ou lidos na memória;

• ALUControl: Seleção da operação da Unidade Lógica Aritmética;

• ALUSrcA/B: Seletores das entradas para a ULA;

• ImmSrc: Seletor de operação do módulo Extent (opera com valores imediatos);

• RegWrite: Flag de escrita no banco de registradores;

2 Materiais e métodos

O código utilizado para desenvolver a máquina de estado finitos (FSM) foi escrito em VHDL e compilado no Quartus. A fim de testá-los no DE10-LITE, desenvolvemos também um interface cujo objetivo foi redirecionar os sinais dos pinos para os módulos e vice-versa. Utilizamos também o software ModelSim da Intel para visualizar as ondas de entrada e saída da FSM.

Arduino
Connector
USB-Blaster
64MB SDRAM

5V/CND
2-Pin Header
7-Segment
Display x6

Display x6

Altera MAX 10
10M50DAF484C7G

4-bit Resistor VGA

Button x2

LED x10

Switch x10

Figure 2: Kit DE10-LITE

Fonte: DE10-Lite User Manual

2.1 Interface

A interface, codificada como é mostrado abaixo (3), utiliza as chaves SW(0) e SW(1) para **op**, SW(2) a SW(4) para **funct3** e SW(5) para **zero**. KEY(0) e KEY(1) foram usados para **clk** e **clr**, respectivamente. Os sinais de saída foram direcionados para os LEDS e para o módulo decoficador do display de 7 segmentos.

Figure 3: Código da interface 1

```
LIBRARY ieee;
USE ieee.std logic 1164.ALL;
USE ieee.std_logic_arith.ALL;
USE ieee.std_logic_unsigned.ALL;
ENTITY DE10_LITE_FSM IS
    PORT(
        SW : IN STD_LOGIC_VECTOR(9 DOWNTO 0);
        KEY : IN STD_LOGIC_VECTOR(1 DOWNTO 0);
        LEDR : OUT STD_LOGIC_VECTOR(9 DOWNTO 0);
        HEX0 : OUT STD LOGIC VECTOR(7 downto 0);
        HEX1 : OUT STD_LOGIC_VECTOR(7 downto 0);
        HEX2 : OUT STD_LOGIC_VECTOR(7 downto 0);
        HEX3 : OUT STD_LOGIC_VECTOR(7 downto 0);
        HEX4 : OUT STD_LOGIC_VECTOR(7 downto 0)
END DE10_LITE_FSM;
ARCHITECTURE estrutural OF DE10_LITE_FSM IS
    signal intResultSrc : std_logic_vector(1 downto 0);
    signal intALUControl : std_logic_vector(2 downto 0);
    signal intALUSrcB : std_logic_vector(1 downto 0);
    signal intALUSrcA : std_logic_vector(1 downto 0);
    signal intImmSrc : std_logic_vector(1 downto 0);
    signal extResultSrc : std_Logic_vector(3 downto 0);
    signal extALUControl : std_Logic_vector(3 downto 0);
    signal extALUSrcB : std_logic_vector(3 downto 0);
    signal extALUSrcA : std_logic_vector(3 downto 0);
    signal extImmSrc : std_logic_vector(3 downto 0);
```

Figure 4: Código da interface 2

```
FSM: entity work.FSM
                clk => not KEY(0),
                ctr \Rightarrow KEY(1),
                zero => SW(5),
                op \Rightarrow SW(1 \text{ downto } 0),
                funct3 => SW(4 downto 2),
                PCWrite => LEDR(0),
                AdrSrc => LEDR(1),
                MemWrite => LEDR(2),
                IRWrite => LEDR(3),
                ResultSrc => intResultSrc(1 downto 0),
                ALUControl => intALUControl(2 downto 0),
                ALUSrcB => intALUSrcB(1 downto 0),
                ALUSrcA => intALUSrcA(1 downto 0),
                 ImmSrc => intImmSrc(1 downto 0),
                RegWrite => LEDR(4)
        extResultSrc <= "00" & intResultSrc;</pre>
        extALUControl <= '0' & intALUControl;</pre>
        extALUSrcB <= "00" & intALUSrcB;
extALUSrcA <= "00" & intALUSrcA;
        extImmSrc <= "00" & intImmSrc;
        display1: entity work.hex27seg
                hexa => extResultSrc,
                 segments => HEX0
        display2: entity work.hex27seg
                hexa => extALUControl,
                 segments => HEX1
        display3: entity work.hex27seg
                hexa => extALUSrcB,
                 segments => HEX2
        display4: entity work.hex27seg
                hexa => extALUSrcA,
                 segments => HEX3
        display5: entity work.hex27seg
                hexa => extImmSrc,
                 segments => HEX4
    END estrutural;
```

2.2 Máquina de Estados Finitos

A FSM foi desenvolvida em VHDL e utiliza estruturas de **PROCESS** para avaliar mudanças concorrentes nas entradas, bem como os respectivos estados a fim de definir as saídas e o próximo estado.

Figure 5: Máquina de Estados Finitos (1)

```
LIBRARY ieee;
USE ieee.std_logic_1164.ALL;
USE ieee.std_logic_arith.ALL;
USE ieee.std_logic_unsigned.ALL;
                  : in std_logic;
         zero
                   : in std_logic_vector(1 downto 0);
         funct3 : in std_logic_vector(2 downto 0);
         PCWrite
                       : out std_logic;
                        : out std_logic;
                      : out std_logic;
: out std_logic;
         MemWrite
         IRWrite
         ResultSrc : out std_logic_vector(1 downto 0);
ALUControl : out std_logic_vector(2 downto 0);
         ALUSrcB : out std_logic_vector(1 downto 0);
ALUSrcA : out std_logic_vector(1 downto 0);
                      : out std_logic_vector(1 downto 0);
: out std_logic
         ImmSrc
         RegWrite
END FSM;
ARCHITECTURE estrutural OF FSM IS
    type state_type is (s0, s1, s2, s3, s4, s5, s6, s7, s8, s9);
     signal state, next_state : state_type; -- tem que ser do mesmo tipo que os estados definidos
    PROCESS(clk, clr)
              state <= s0;
         elsif clk'event and clk = '1' then
              state <= next_state;</pre>
         end if;
```

Fonte: os autores

Na construção da arquitetura, definiu-se o tipo de dado **state_type** cujos exemplares foram **state** e **next_state**. A função deste dado definido foi encapsular para cada estado do projeto os sinais de saída referentes, facilitando na escrita, leitura do código e simulação.

Figure 6: Máquina de Estados Finitos (2)

```
PROCESS(state)
         case state is
                   next_state <= s1;</pre>
                   if op = "00" then
                        next_state <= s6;</pre>
                   elsif op = "01" then
                        next_state <= s8;</pre>
                   elsif op = "10" then
                        next_state <= s2;</pre>
                   elsif op = "11" then
                        next_state <= s9;</pre>
                   if funct3(0) = '0' then
                        next_state <= s3;</pre>
                        next_state <= s5;</pre>
                   next_state <= s4;</pre>
                   next_state <= s0;</pre>
                   next_state <= s0;</pre>
                   next_state <= s7;</pre>
                   next_state <= s0;</pre>
                   next_state <= s7;</pre>
                   next_state <= s0;</pre>
    END PROCESS;
```

Figure 7: Máquina de Estados Finitos (3)

```
PROCESS(state)
           case state is
               when s0=>
                                <= '1';
                    PCWrite
                                <= '0';
                   AdrSrc
                                <= '0';
                   MemWrite
                                <= '1';
                   IRWrite
                                <= "10";
                   ResultSrc
                                <= "000";
                   ALUControl
                   ALUSrcB
                                <= "10";
                                <= "00";
                   ALUSrcA
                                <= '0';
                   RegWrite
                                <= '0';
                   PCWrite
                                <= '0';
                   MemWrite
                                <= '0';
                    IRWrite
                    RegWrite
                                <= '0';
                                <= '0';
                   PCWrite
                                <= '0';
                   MemWrite
                                <= '0';
                    IRWrite
                   ALUControl <= "000";
                                <= "01";
                   ALUSrcB
                                <= "01";
                   ALUSrcA
                                <= "01";
                    ImmSrc
                                <= '0';
                    RegWrite
                                <= '0';
                    PCWrite
                    AdrSrc
                                <= '0';
                   MemWrite
                                <= '0';
                    IRWrite
                                <= "00";
                   ResultSrc
                   RegWrite
                                <= '0';
                                <= '0';
                   PCWrite
                                <= '0';
                   MemWrite
                    IRWrite
                                <= '0';
                                <= "01";
                    ResultSrc
                                <= '1';
                    RegWrite
                                <= '0';
                    PCWrite
                   AdrSrc
                                <= '1';
                   MemWrite
                                <= '0';
                    IRWrite
                    ResultSrc
                                <= "00";
                                <= '0';
                    RegWrite
```

3 Conclusão

3.1 Cicuito RTL

A partir do código em VHDL feito em laborratório, e usando a ferramenta de síntese disponibilizada pelo quartus, o seguinte circuito, referente à interface entre a máquina de estados da unidade de controle e os pinos da FPGA, foi obtido:

hex27seg:display2
hexa[3..0] hexa[7.0] hex27seg:display3

ALUScret[1..0] hex27seg:display3

ALUScret[1..0] hexa[3..0] hex

Figure 8: Visuzalização do circuito referente à interface

Fonte: os autores

E para a máquina de estados em si, obtemos o seguinte circuito:


Figure 9: Visualização do circuito referente à Unidade de Controle

Fonte: os autores

3.2 Número de células lógicas

Ademais, por meio do resumo do funcionamento e constituição do circuito descrito em VHDL no software (fig10), chegamos à conclusão de que o circuito sintetizado apresentou um uso de 10 registradores, 57 elementos lógicos e 60 pinos do dispositivo reconfigurável (FPGA).

Figure 10: Resumo de funcionamento



3.3 Funcionamento da máquina de estados no Modelsim

Os testes de funcionamento do circuito da unidade de controle foi feito através do software de simulção de circuitos digitais Modelsim. Nesse sentido, foram feitas 4 simulações: uma para as instruções tipo R e I; uma para a instruções do tipo S.


Com isso, tanto para elaboração da descrição do hardware quanto para a conferência do funcionamento correto do circuito, tomamos como base a tabela de estados e saídas da fig.11, a qual foi elaborada conforme às especificações da arquitetura RISC de 16 bits proposta nas instruções dessa prática.

Figure 11: Tabela de estados (e saídas) da unidade de controle

Sinal / Estado	S0: Fetch	S1: Decode	S2: MemAdr	S3: MemRead	S4: MemWB	S5: MemWrite	S6: ExecuteR	S7: ALUWB	S8: Executel	S9: BNEQZ
PCWrite	1	0	0	0	0	0	0	0	0	/zero
AdrSrc	0	x	x	1	×	1	x	x	x	×
MemWrite	0	0	0	0	0	1	0	0	0	0
IRWrite	1	0	0	0	0	0	0	0	0	0
ResultSrc[1:0]	10_2	xx	xx	00_2	01_2	00_2	xx	00_2	xx	10
ALUControl[2:0]	000_2	XXX	000_2	XXX	XXX	XXX	funct3	funct3	funct3	000_2
ALUSrcB[1:0]	10_2	xx	01_2	xx	xx	xx	00_2	xx	01_2	01_2
ALUSrcA[1:0]	00_2	xx	01_2	xx	xx	xx	10_2	xx	10_2	01_2
ImmSrc[1:0]	xx	xx	01_2	xx	xx	xx	xx	xx	00_2	10_2
RegWrite	0	0	0	0	1	0	0	1	0	0

INSTRUÇÕES TIPO R/I


Figure 12: Simulação das instruções tipo R/I



Fonte: os autores


INSTRUÇÃO BNEQ

Figure 13: Simulação da instrução BNEQ



INSTRUÇÃO TIPO L


Figure 14: Simulação de isntrução do tipo L



Fonte: os autores

INSTRUÇÃO TIPO S

Figure 15: Simulação de instrução do tipo S



3.4 Resultados

Por fim , em todos os testes, os estados de cada instrução - indicada pelas entradas op e funct3 - consecutiram no próximo estado esperado e em saídas esperadas, conforme a tabela de estados e saídas da fig.11 e , dessa forma, houve êxito na implementação da máquina de estados.