

# Departamento de Engenharia Elétrica e de Computação SEL0606 – Laboratório de Sistemas Digitais Prof. Dr. Maximiliam Luppe

### PRÁTICA Nº3

## Dispositivos de Lógica Programável tipo FPGA Circuitos Combinacionais

#### Objetivos:

Familiarização com a ferramenta Quartus Lite da Intel/Altera e Projeto e síntese de circuitos combinacionais em dispositivo reconfigurável (FPGA).

#### Equipamentos necessários:


• Kit DE10-Lite

#### Introdução:

Esta prática de laboratório será iniciada com uma apresentação sobre dispositivos reconfiguráveis, seguida por uma demonstração da utilização das ferramentas computacionais para projeto de sistemas digitais em dispositivos reconfiguráveis, finalizando com a implementação de um decodificador binário para 7 segmentos no kit DE10-Lite (MAX 10 10M50DAF484C7G).

O Display de 7 Segmentos é um componente eletrônico onde cada um dos 7 segmentos (mais o DP - Decimal Point) é constituído por um LED (Light Emitter Diode), que pode estar configurado na forma de anodo comum (o anodo de todos os LEDs interligados) ou de catodo comum (o catodo de todos LEDs interligados). No primeiro caso os LEDs são ativos em nível lógico '0' (figura 1), enquanto que no segundo, em '1'.


Figura 1-Display de 7 segmentos do tipo anodo comum



Fonte: site da internet

O Display de 7 segmentos é utilizado não só para representar algarismos decimais, mas também as letras de A a F, para representar valores hexadecimais (figura 2).

Figura 2-Representação de algarismos hexadecimais no display de 7 segmentos



Fonte: site da internet

Na teoria de Sistemas Digitais é visto que os Circuitos Decodificadores são Circuitos Combinacionais, formados exclusivamente por portas lógicas. Dentre os Circuitos Decodificadores, temos o Decodificador Binário para 7 Segmentos. Este circuito é responsável em converter um código binário de 4 bits numa representação visual baseada no Display de 7 segmentos.

#### Procedimento Experimental:

Apresentar as equações booleanas de um decodificador Binário para 7 Segmentos, considerando um display de 7 segmentos de ânodo comum (ativo em '0'), assim como o diagrama esquemático do referido circuito.

Identificar quantos circuitos integrados da família TTL7400 seriam necessários para implementar o decodificador de binário para 7 segmentos.

Criar uma pasta denominada DE10\_LITE\_decod e, utilizando o Quartus Lite, criar um projeto nesta pasta, também denominado DE10\_LITE\_decod e implementar um decodificador hexadecimal para 7 segmentos utilizando VHDL.

Apresentar código VHDL, circuito RTL, número de células lógicas utilizadas e foto do kit com o circuito funcionando.