
# SEL0384/SEL0606 – Laboratório de Sistemas Digitais Aula 4 – Construções Concorrentes

Prof. Dr. Maximiliam Luppe

#### Livro adotado:

#### VHDL - Descrição e Síntese de Circuitos Digitais Roberto d'Amore

ISBN 85-216-1452-7 Editora LTC www.ltceditora.com.br



Para informações adicionais consulte: www.ele.ita.br/~damore/vhdl

## Introdução

## **Tópicos**


- Histórico
- Aspectos gerais da linguagem
- Síntese de circuitos
- Entidade de projeto
- Classes de objetos: constante, variável e sinal
- Tipos
- Operadores
- Construção concorrente WHEN ELSE
- Construção concorrente WITH SELECT
- Processos e lista de sensibilidade
- Construção seqüencial IF ELSE
- Construção seqüencial CASE WHEN
- Circuitos síncronos


## Descrição de um circuito de seleção

• entradas: i0, i1, i2 e i3

• saída: ot

controle da seleção: s0 e s1





## Exemplo: descrição do circuito de seleção

- descrição emprega uma única expressão
- observar: uso de parêntesis → AND e OR igual precedência

```
1 ENTITY mux 0 IS
     PORT (i0, i1, i2, i3 : IN BIT; -- entradas s0, s1 : IN BIT; -- selecao ot : OUT BIT); -- saida
 3
  END mux 0;
  ARCHITECTURE nivel logico OF mux 0 IS
 8 BEGIN
     ot <= (i0 AND NOT s1 AND NOT s0) OR
10
          (i1 AND NOT s1 AND
                                      s0) OR
11
           (i2 AND
                         s1 AND NOT s0) OR
12
            (i3 AND
                         s1 AND
                                      s0);
13 END nivel logico;
```

## Exemplo: - nova descrição do circuito de seleção

- emprega 5 expressões
- sinais internos: int0, int1, int2 e int3
- observar concorrência do código:
  - valor de ot → determinado pelas expressões linhas 11, 12, 13 e 14

```
ENTITY mux 00 IS
    PORT (i0, i1, i2, i3 : IN BIT; -- entradas
                          : IN BIT; -- selecao
 3
          s0, s1
                          : OUT BIT); -- saida
          ot
  END mux 00;
  ARCHITECTURE teste OF mux 00 IS
    SIGNAL int0, int1, int2, int3 : BIT; -- sinais internos
  BEGIN
10
    ot
         <= int0 OR int1 OR int2 OR int3;
    int0 <= i0 AND NOT s1 AND NOT s0;</pre>
11
12
    int1 <= i1 AND NOT s1 AND
                                  s0:
13
    int2 <= i2 AND
                   s1 AND NOT s0;
14
    int3 <= i3 AND
                     s1 AND
                                  s0;
15 END teste;
```

### Construção WHEN ELSE

- Transferência condicional de um sinal
- Contém: uma lista de condições e expressões
- Primeira condição verdadeira: define expressão transferida
- Formato da construção:

#### Exemplo: - circuito de seleção - WHEN ELSE

- nível de abstração mais elevado
- descrição mais próxima do comportamento do circuito
- opção de escolha:

linhas 9 a 11: operação AND entre s0 e s1

```
ENTITY mux 1 IS
    PORT (i0, i1, i2, i3 : IN BIT;
          s0, s1
                             : IN BIT;
          ot
                            : OUT BIT);
 5 END mux 1;
  ARCHITECTURE teste OF mux 1 IS
8 BEGIN
    ot <= i0 WHEN s1= '0' AND s0='0' ELSE
10
          i1 WHEN s1= '0' AND s0='1' ELSE
11
          i2 WHEN s1= '1' AND s0='0' ELSE
12
          i3;
13 END teste;
```

#### Construção WITH SELECT

- Transferência condicional de um sinal
- Contém: uma lista de opções
- Todas condições da expressão de escolha devem ser consideradas
  - não existe uma prioridade como na construção WHEN ELSE
- Opções pode ser agrupadas: caracter | equivale a "ou"
   TO e DOWNTO delimitam faixas de opções
- Opções restantes: palavra reservada OTHERS
- Formato da construção:

#### Construção WITH SELECT

- Expressão de escolha deve retornar:
  - tipo discreto

```
exemplo: BIT BOOLEAN CHARACTER INTEGER
```

- ou um vetor unidimensional

exemplo: BIT\_VECTOR STRING

## Exemplo 4: circuito de seleção - WITH SELECT

- nível de abstração mais elevado
- descrição mais próxima do comportamento do circuito
- expressão de escolha:

sinal sel = s1 e s0 concatenados

```
ENTITY mux 9 IS
    PORT (i0, i1, i2, i3 : IN BIT;
 3
          s0, s1 : IN BIT;
 4
          ot
                         : OUT BIT);
  END mux 9;
  ARCHITECTURE teste OF mux 9 IS
    SIGNAL sel : BIT VECTOR (1 DOWNTO 0);
  BEGIN
10
    sel <= s1 & s0:
    WITH sel SELECT
11
12
   ot <= i0 WHEN "00",
13
            i1 WHEN "01",
14
            i2 WHEN "10",
15
            i3 WHEN "11";
16 END teste;
```

#### Comando PROCESS

- Objetivo: delimitar regiões de código seqüencial
- Início: palavra reservada PROCESS
- Lista de sensibilidade: identifica que sinais ativam a execução do processo
- Comandos seqüenciais: próximo capítulo

```
abc: PROCESS (lista de sensibilidade)

BEGIN

comando_1;

comando_2;

...

comando_n;

END PROCESS abc;

def: PROCESS (lista de sensibilidade)

BEGIN

comando_1;

comando_2;

...

comando_2;

...

comando_n;

END PROCESS def;
```

#### Cuidados na descrição:

Comparação entre as construções WHEN ELSE e WITH SELECT

#### Construção WHEN ELSE:

- ordem das condições indica a prioridade
- não é necessário apresentar todas condições

#### Construção WITH SELECT:

- todas condições têm igual prioridade
- <u>é</u> necessário apresentar <u>todas condições</u>

#### Cuidados na descrição:

Criação de latch com as construções WHEN ELSE e WITH SELECT


Caso uma expressões contenha o sinal de destino:

```
sinal_destino <= expressao_a WHEN opcao_1 ELSE
.
.
.
sinal_destino;</pre>
```

- Resulta: valor do sinal mantido em uma das condições
- Não é mais caracterizado um circuito combinacional
- Necessário um elemento para armazenar o valor

#### Exemplos e resultado da síntese (nível RTL)

```
1 ENTITY latch 0 IS
    PORT (enb, d1, d2 : IN
                                BIT;
           q1, q2
                       : BUFFER BIT);
  END latch 0;
  ARCHITECTURE teste OF latch 0 IS
  q1 <= d1 WHEN enb ='1' ELSE
         q1;
10
   WITH enb SELECT
11
     q2 <= d2 WHEN '1',
12
            q2 WHEN '0';
13 END teste: BEGIN
```



- se enb =1 sinal q segue sinal d enb =0 sinal q mantido
- inferido um "lath transparente"