SEL0384/SEL0606 – Laboratório de Sistemas Digitais


Aula 6 – Genéricos e Esquemas de Geração

Prof. Dr. Maximiliam Luppe

Livro adotado:

VHDL - Descrição e Síntese de Circuitos Digitais Roberto d'Amore

ISBN 85-216-1452-7 Editora LTC www.ltceditora.com.br



Para informações adicionais consulte: www.ele.ita.br/~damore/vhdl

Componentes e esquemas de iteração

Tópicos

- Definição de genéricos
- Comando GENERATE
 - esquema de geração FOR
- Comando LOOP
 - esquema de interação FOR

Definição de genéricos

 Genéricos: fornecem um meio de levar informações externas estáticas para entidades de projeto e blocos

Informações:

- características de desempenho
- parâmetros que definem a lei de formação na interligação de componentes.

• Exemplos:

- declaração com definição do valor
- declaração sem definição do valor

Definição de genéricos - exemplo

- Registrador: número de bits definido pelo genérico n
- Após a declaração, o genérico pode ser empregado
 - vide linhas 5 e 6

```
1 ENTITY flipn 3 IS
  GENERIC(n : INTEGER := 3); -- declaracao e definicao do valor do generico
 3 PORT (ck : IN BIT;
                                           -- relogio
      rst : IN BIT;
                                       -- rst=1 leva q=000 assincrono
        d : IN BIT VECTOR(n-1 DOWNTO 0); -- definido pelo generico
 5
     q : OUT BIT VECTOR(n-1 DOWNTO 0)); -- definido pelo generico
7 END flipn 3;
9 ARCHITECTURE teste OF flipn 3 IS
10 BEGIN
11
   PROCESS (ck, rst)
12
  BEGIN
13 IF (rst = '1') THEN q \le (OTHERS => '0'); -- q=00...0
14 ELSIF (ck'EVENT AND ck ='1') THEN q <= d; -- armazena dado
15 END IF;
16 END PROCESS;
17 END teste;
```

Comando GENERATE

- Cópia de comandos concorrentes:
 - esquema de geração FOR
 - esquema de geração IF

Aplicação: geração automática

- circuitos regulares
- circuitos que seguem uma lei de formação
- exemplo:
 - unidades lógicas aritméticas
 - somadores
 - multiplicadores

Comando GENERATE - esquema de geração FOR


- FOR identificador IN limites_da_geracao GENERATE
 - Identificador: não necessita ser declarado
 - Limites da geração:
 - faixa discreta de valores: (0 TO 7) (23 DOWNTO 0)
 - atributos que retornem faixa de valores: a'RANGE b'REVERSE_RANGE

```
abc: FOR indentificador IN valor_inicial TO valor_final GENERATE
  -- comando concorrente
END GENERATE abc;
```

Exemplos:

Componentes


• Descrição do somador empregando ... — o componente: somador de 1 bit



```
1 ENTITY som 2a IS
   PORT (x, y: IN BIT VECTOR (3 DOWNTO 0); -- entradas do somador
          ze : IN BIT;
                                           -- entrada vem um
        s : OUT BIT VECTOR (3 DOWNTO 0); -- soma
       zs : OUT BIT );
                                           -- vai um
6 END som 2a;
8 ARCHITECTURE estrutural OF som 2a IS
10 COMPONENT som la
11 PORT (a, b, ve : IN BIT; s, vs : OUT BIT);
12 END COMPONENT:
13
14 SIGNAL v : BIT VECTOR (3 DOWNTO 1); -- vai um interno
15
16 BEGIN
17 x0: som la PORT MAP( x(0), y(0), ze, s(0), v(1));
18 x1: som la PORT MAP( x(1), y(1), v(1), s(1), v(2));
19 x2: som 1a PORT MAP(b =>y(2), a => x(2), s =>s(2), ve =>v(2), vs =>v(3));
20 x3: som 1a PORT MAP ( x(3), y(3), v(3), s(3), zs);
21 END estrutural:
```

Comando GENERATE - esquema de geração FOR


• Exemplo de um somador empregando componente



```
ENTITY som 6aa IS
    GENERIC(n : INTEGER := 3); -- numero de bits
   PORT (x, y : IN BIT VECTOR (n-1 DOWNTO 0); -- entradas do somador
         ze : IN BIT;
                                               -- vem um
         s : OUT BIT VECTOR (n-1 DOWNTO 0); -- saida
         zs : OUT BIT);
                                              -- vai um
7 END som 6aa;
9 ARCHITECTURE estrutural OF som 6aa IS
10
  COMPONENT som la
    PORT (a, b, ve : IN BIT; s, vs : OUT BIT);
11
12
   END COMPONENT:
13
    SIGNAL v : BIT VECTOR (n DOWNTO 0); -- vai um interno
14 BEGIN
15 v(0) \le ze;
| 16 | zs <= v(n);
17 abc: FOR i IN 0 TO n-1 GENERATE
centro: som_la PORT MAP (x(i), y(i), v(i), s(i), v(i+1));
19
   END GENERATE abc;
20 END estrutural:
```

Comando GENERATE - esquema de geração FOR

- Exemplo de um somador empregando componente
 - circuito sintetizado:



Comando GENERATE -- esquema de geração FOR

Exemplo de um somador empregando comandos concorrentes

```
1 ENTITY som 6c IS
                                                       -- numero de bits
    GENERIC (n : INTEGER := 3 );
          (x, y : IN BIT VECTOR (n-1 DOWNTO 0); -- entradas do somador
   PORT
             ze : IN BIT;
                                                        -- vem um
 5
             s : OUT BIT VECTOR (n-1 DOWNTO 0); -- saida
             zs : OUT BIT);
                                                        -- vai um
 7 END som 6c;
 9 ARCHITECTURE teste OF som 6c IS
     SIGNAL v : BIT VECTOR (n DOWNTO 0); -- vai um interno
11 BEGIN
12
   v(0) \le ze;
13 zs <= v(n);
14
   abc: FOR i TN 0 TO n-1 GENERATE
15
     s(i) \le x(i) \times x(i) \times x(i) \times x(i);
     v(i+1) \le (x(i) \text{ AND } y(i)) \text{ OR } (x(i) \text{ AND } v(i)) \text{ OR } (y(i) \text{ AND } v(i));
16
17
    END GENERATE abc;
18 END teste;
```

Comando LOOP

- Repetição da execução de comandos sequenciais:
 - esquemas de iteração: FOR e WHILE
- Aplicação: geração automática
 - circuitos regulares
 - rotinas de conversão (não necessariamente aplicadas em síntese)

Comando LOOP modo iterativo FOR

- FOR identificador IN limites_da_iteracao LOOP
 - Identificador: não necessita ser declarado
 - Limites da iteração:
 - faixa discreta de valores: (0 TO 7) (23 DOWNTO 0)
 - atributos que retornem faixa de valores: a'RANGE b'REVERSE_RANGE

• Exemplos:

```
abc: FOR i IN valor_inicial TO valor_final LOOP -- faixa crescente
-- comando sequencial
END LOOP abc;

def: FOR i IN valor_final DOWNTO valor_inicial LOOP -- faixa decrescente
-- comando sequencial
END LOOP def;

ghi: FOR i IN x'RANGE LOOP -- faixa: elementos na faixa definida, exemplo
-- comando sequencial -- (final DOWNTO inicial), (inicial TO final)
END LOOP ghi;
```

Comando LOOP - modo iterativo FOR

Exemplo de um somador - comandos sequenciais

```
1 ENTITY som 8a IS
   GENERIC(n : INTEGER := 3); -- numero de bits
  PORT (x, y : IN BIT VECTOR (n-1 DOWNTO 0); -- entradas do somador
          ze : IN BIT;
                                                    -- vem um
           s : OUT BIT VECTOR (n-1 DOWNTO 0); -- saida
          zs : OUT BIT);
                                                    -- vai um
7 END som 8a;
9 ARCHITECTURE teste OF som 8a IS
10 BEGIN
11 abc: PROCESS (x, y, ze)
  VARIABLE v : BIT VECTOR (n DOWNTO 0); -- vai um interno
13 BEGIN
14 v(0) := ze;
    abc: FOR i IN 0 TO n-1 LOOP
15
      s(i) \ll x(i) \times x(i) \times x(i) \times x(i)
16
17
      v(i+1) := (x(i) \text{ AND } v(i)) \text{ OR } (x(i) \text{ AND } v(i)) \text{ OR } (v(i) \text{ AND } v(i));
    END LOOP abc:
18
19
     zs \ll v(n);
20
    END PROCESS;
21 END teste;
```