

Departamento de Engenharia Elétrica e de Computação SEL0606 – Laboratório de Sistemas Digitais Prof. Dr. Maximiliam Luppe

PRÁTICA Nº4

Dispositivos de Lógica Programável tipo FPGA Circuitos Combinacionais

Objetivos:

Familiarização com a ferramenta Quartus Lite da Intel/Altera e Projeto e síntese de circuitos combinacionais em dispositivo reconfigurável (FPGA).

Equipamentos necessários:


• Kit DE10-Lite

Introdução:

Esta prática de laboratório será iniciada com uma apresentação sobre Comandos Concorrentes em VHDL, seguida por uma demonstração da utilização das ferramentas computacionais para projeto de sistemas digitais em dispositivos reconfiguráveis, finalizando com a implementação de um Multiplexador no kit DE10-Lite (MAX 10 10M50DAF484C7G).

O Circuito Multiplexador é um Circuito Combinacional com n entradas de seleção S_j , até 2^n entradas de dados I_k e uma saída de dados Z. Sua finalidade é selecionar uma de suas entradas I_k , por meio das entradas S_j , e conectá-la eletronicamente a sua única saída (figura 1). Normalmente ele é denominado Multiplexador de 2^n para 1, sendo n qualquer número inteiro maior do que 0.

Figura 1-Multiplexador de 2ⁿ entradas.



2ⁿ:1 MUX:
$$Z = \sum_{k=0}^{2^{n}-1} m_k I_k$$

Fonte: site da internet

Na teoria de Sistemas Digitais, é visto que os Multiplexadores são formados exclusivamente por portas lógicas. Em VHDL, além dos operadores lógicos, os Multiplexadores podem ser implementados utilizando as construções concorrentes WHEN-ELSE e WITH-SELECT. As entradas I_k podem ser sinais de 1 bit, ou barramentos, de 2 ou mais bits.

Procedimento Experimental:

Apresentar as equações booleanas de um Multiplexador de 2 para 1 e um Multiplexador de 3 para 1, assim como o diagrama esquemático dos referidos circuitos.

Identificar quantos circuitos integrados da família TTL7400 seriam necessários para implementar os Multiplexadores.

Criar uma pasta denominada DE10-Lite_mux e, utilizando o Quartus Prime Lite Edition, criar um projeto nesta pasta, também denominado DE10-Lite_mux, e implementar um Multiplexador 2 para 1 com barramento de dados de 4 bits, utilizando o comando concorrente WHEN-ELSE.

Conectar as entradas de dados I0 e I1 do Multiplexador nas chaves SW(0) a SW(3) e SW(4) a SW(7), respectivamente, a entrada de seleção S no botão KEY(0) e a saída Z nos LEDs LEDR(0) a LEDR(3).

Apresentar o código VHDL, circuito RTL, número de células lógicas utilizadas e foto do kit com o circuito funcionando.