# Budowa pamięci wewnętrznej

Pamięć wewnętrzna jest jedyną dostępną bezpośrednio dla procesora. To z niej są odczytywane programy oraz dane, na których one operują. Procesor odczytuje instrukcje przechowywane w pamięci wewnętrznej, a następnie je wykonuje.Pamięć wewnętrzna jest pamięcią ulotną, ponieważ jej zadaniem jest przechowywanie danych potrzebnych podczas pracy komputera. We współczesnych komputerach ten rodzaj pamięci występuje zarówno wewnątrz procesora, jak i na płycie głównej.


Mikroprocesor 8086 został zaprojektowany przez firmę Intel w technologii 3 μm High performance MOS jako rozszerzenie 8-bitowego 8080/8085.

### Podstawowe parametry mikroprocesora 8086:

- architektura CISC;
- przestrzeń adresowa pamięci 1 MB w trybie rzeczywistym;
- 16-bitowa magistrala danych;
- 20-bitowa magistrala adresowa;
- częstotliwość sygnału zegarowego do 10 MHz;
- 91 podstawowych typów rozkazów;
- przestrzeń adresowa urządzeń wejścia/wyjścia 64 kB;
- możliwość wykonywania operacji bitowych, bajtowych, o długości słowa i łańcuchowych;
- 7 trybów adresowania argumentów w pamięci;
- dwa tryby pracy minimalny i maksymalny;
- 16-bitowa jednostka arytmetyczno-logiczna (ALU);
- 16-bitowe rejestry ogólnego przeznaczenia;
- 6-bajtowa kolejka rozkazów;

## Wyprowadzenia mikroprocesora 8086 firmy Intel

Wyprowadzenia, których funkcja pozostaje taka sama bez względu na tryb pracy mikroprocesora:




- → MN/~MX (Minimum/~Maximum) stan tego wejścia wyznacza tryb pracy mikroprocesora. 1 (Vcc) powoduje, że mikroprocesor pracuje w trybie minimalnym.
- 0 (GND) w trybie maksymalnym.
- → CLK (Clock) sygnał zegarowy, wyznaczający podstawowy takt pracy mikroprocesora. Jest sygnałem asymetrycznym o optymalnym współczynniku wypełnienia 33%.
- → READY sygnał potwierdzenia gotowości pamięci lub urządzenia wejścia/wyjścia do zakończenia transmisji danych. Jest synchronizowany sygnałem zegarowym.
- → RESET wystąpienie wysokiego poziomu tego sygnału przez okres co najmniej 4 taktów zegara powoduje natychmiastowe wstrzymanie pracy mikroprocesora, wyzerowanie rejestrów DS, SS, ES, rejestru znaczników (wyłączenie przerwań) oraz wpisanie do rejestru CS wartości FFFFh. Po zaniku sygnału RESET mikroprocesor wznawia pobieranie rozkazów od adresu FFFF0h.
- → INTR (Interrupt request) Sygnał żądania przerwania. Wejście wyzwalane poziomem, próbkowane w ostatnim takcie zegarowym aktualnie wykonywanego rozkazu. W przypadku gdy sygnał na wejściu jest w stanie aktywnym, a system przerwań odblokowany (ustawiona flaga IF), mikroprocesor rozpoczyna cykl potwierdzenia przerwania (interrupt acknowledge).
- → NMI (Non–maskable interrupt) wejście wyzwalane zboczem narastającym. Zmiana stanu sygnału z poziomu niskiego na wysoki powoduje zainicjowanie obsługi żądania przerwania po zakończeniu aktualnie wykonywanego rozkazu.

- → ~TEST (Test) stan tego wejścia jest sprawdzany przez instrukcję WAIT. W przypadku kiedy sygnał wejściowy jest w stanie niskim, mikroprocesor kontynuuje pracę wykonując kolejną instrukcję programu. W przypadku kiedy TEST jest w stanie wysokim, mikroprocesor czeka aż nastąpi zmiana stanu sygnału na niski. Używany do synchronizacji pracy z koprocesorem.
- ↔ od AD0 do AD15 16-bitowa, multipleksowana magistrala danych i adresów.
- ↔ A19/S6, A18/S5, A17/S4, A16/S3 w trakcie pierwszego taktu cyklu interfejsowego dostępu do pamięci są to cztery najbardziej znaczące linie adresu, w przypadku cyklu interfejsowego dostępu do urządzenia wejścia/wyjścia sygnały te wchodzą w stan niski. W pozostałych taktach cyklu interfejsowego, linie te zawierają 4 bity słowa statusu mikroprocesora. Linia S6 ma zawsze wartość logicznego zera, linia S5 zwiera stan flagi blokady systemu przerwań mikroprocesora i jest aktualizowana na początku każdego cyklu zegarowego. Linie S4 i S3 kodują informacje o aktualnie wykorzystywanym segmencie pamięci do tworzenia adresu fizycznego.

# Architektura procesora

Mikroprocesor 8086 składa się z dwóch współpracujących zespołów, działających jednocześnie:

- jednostki wykonawczej EU
- jednostki interfejsowej (zespołu łącza z magistralą systemową) BIU



### Płaski model pamięci:

Zrozumienie na czym polega płaski model adresowania pamięci wymaga poznania historii procesorów rodzin x86. Procesor 8086 posiada 16 bitowe rejestry adresowe i kolejne 16 bitowe rejestry segmentowe. One dzielą całą dostępną przestrzeń adresową na 64-kilobajtowe segmenty, czyli coś w rodzaju "okienek", przez które można dostać się do pamięci. Rejestr segmentowy wskazuje segment, a rejestr adresowy offset od początku segmentu pamięci. Dzięki temu przy 16 bitowych rejestrach procesor 8086 może zaadresować 1 MB pamięci, ale aby określić konkretny fizyczny adres, używa się zapisu - x:y, gdzie x to adres segmentu, zaś y to offset.

### Dla przykładu:


#FF00h:#00A2h - fizycznie dla procesora 8086 oznacza to adres: xFF0A2h

Jak dobrze można zauważyć, adres składał się z 32 bitów, co powinno umożliwić adresowanie 4 GB pamięci. Niestety, by nie było tak prosto, segmenty zachodzą na siebie i fizycznie adresować można tylko obszar 20-bitowy. Do tej pory ze względu na wsteczną zgodność nadal istnieje możliwość adresowania segmentowego w procesorach Intel.

Taki model przy programowaniu w assemblerze niósł coraz to więcej ograniczeń.

Bardzo ciężko jest adresować np. pamięć video (wyświetlającą raster obrazu), jeżeli karta ma więcej pamięci niż 64 KB. W czasach MS-DOS istniały tricki umożliwiające adresowanie 4 segmentów pamięci video jednocześnie. Dlatego udawało się uzyskiwać płynną animację na kartach VGA. Tego problemu z tamtych czasów procesora 8086 i 80286 pozbawione były inne procesory np.Motoroli z serii 68xxx, gdzie występował od samego początku model płaski. Intel taką możliwość wprowadził w procesorze 80386 wraz wprowadzeniem trybu chronionego. Ten model polega na tym, że cała pamięć dostępna dla systemu operacyjnego jest traktowana jako jeden wielki segment. Adresujemy komórki pamięci, jak byśmy mieli jeden segment o adresie 0 i adresowali całą dostępną pamięć za pomocą offsetu, czyli jednym rejestrem adresowym.

Model płaski: Pamięć to jedna, ciągła przestrzeń adresowa (Adres w tej przestrzeni nazywamy adresem liniowym).



http://www.cpu-world.com/CPUs/8086/

http://datasheets.chipdb.org/Intel/x86/808x/datashts/8086/27105805.pdf

https://gerardnico.com/computer/memory/model

https://www.altkomakademia.pl/baza-wiedzy/qna/discussion/2350/na-czym-polega-plaski-model-adresowania-pamieci-operacyinei/p1