
Section 1:

4	ECTION 1
	B D DO Q = (AB)C
	No. of Contract of
	A B C Q
	0 0 1
	0 1 1 1
	3 A. AND with inverted inputs is a NOR
- 6	3. An AND with inverted imputs is a NOR $\overline{A \cdot B} = \overline{A} + \overline{B}$
	-POT) = DO-
	· An OR with inverted inputs in a NAND ĀtB · Ā·B
	ALB AB
	AD) = 7)0-

Section 2:


Normal:




Alternative:

Q = (15)
Q = (AB(C+BD) + AB)C
Truth Table
418.4
A B C D BD C+BD AB AB (C+BD) AB Q
00000000000
0010010011
0011101001
0 1000000000
0 1 0 1 1 1 0 0 0 0
0 1 1 0 0 1 0 0 0
0 1 1 1 1 0 0 0 0
10000000000
100100000
101010111101
101101101
1 1 0 0 0 0 0 0 0
1 1 0 1 1 0 0 0 0 0
1 1 1 6 0 1 0 0 0 0
40
CO 00 01 11 10 104 1000: AB
00 1 0 0 0 1 1 loop: AB
0, 1000 1, 1000 5 00 0 = 30
0, 1, 0, 0, 0, 2, 0, 1, 8, A, B, C, D, C, 0 = Bo
10 10 10 10 10 GO Q= AB + BC

Optimized



NAND Only:




Trans count for optimized circuit: 3*7 + 2*2 = 25

Trans count for NAND circuit: 5*5 = 25


Section 3:

1. Truth Table A B C Q O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O A B C O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O O	SECTION 3
from's count of NAND circuit: EXG TY	A B C Q 0

3.2- Non-Optimized



3.4- Optimized



3.5- NAND Only:

