

实 验 报 告

课程名称 _____ 数字电子技术 _____
实验项目 _____ 时序电路测试及研究 _____
专业班级 22 物联网 2 姓 名 _____ 学 号 _____
指导教师 李小华 成 绩 _____ 日 期 _____

一、实验目的

- 1、掌握常用时序电路分析、设计及测试方法
- 2、训练独立进行实验的技能

二、实验原理

计数器是最典型的时序电路之一，它可对脉冲的个数进行计数。

计数器的种类繁多，分类方法也有多种，例如，按进位数值来分类，可分为二进制计数器、二十进制计数器等；按计数器中触发器翻转的次序来分类，可以分为同步计数器和异步计数器；按计数过程中计数器数字的增减来分类，可以分为加法计数器、减法计数器和可逆计数器等。

图 4—1 是使用双 D 触发器 74LS74 构成的 4 位二进制异步加法计数器的逻辑电路，它的连接特点是将每只 D 触发器接成 T' 触发器，再由低位触发器的 \bar{Q} 端和高一位的 CP 端相连接。**注意：**因为 D 触发器 74LS74 是 CP 脉冲的上升沿触发，用 D 触发器构成加法计数器时，后级 CP 必须与前级的 \bar{Q} 端连接，才能具有加法计数功能。连接方式与下降沿触发器组成减法计数器的电路相同。




图 4—1 四位二进制异步加法计数器

把移位寄存器的输出，以一定的方式反馈到串行输入端可构成寄存器型计数器，常用的寄存器型计数器有环形计数器。

图 4-2 是由 74LS175 四 D 触发器组成的环形计数器。第四级 Q_D 端与第一级的 1D 端相接（反馈）。这种电路，在输入计数脉冲 CP 操作下，其状态在 1000, 0100, 0010, 0001（有效状态）中循环，但工作时，必须先用启动脉冲将计数器置入有效状态。由于不能自启动，倘若由于电源故障或信号干扰，使电路进入非使用状态（无效状态），计数器就无法恢复正常工作。




图 4-2

图 4-3 电路是具有自启动功能的环形计数器。无论原状态如何，经数个 CP 脉冲作用后，电路总能进入有效循环计数。




图 4-3

三、实验设备与器件

- 1、数字电路学习机
- 2、示波器

3、元器件： 74LS175 74LS74×2 74LS10 74LS00

四、实验步骤

1、异步二进制计数器

(1) 按图 4-1 接线，组成一个四位异步二进制加法计数器，CP 信号可利用数字电路学习机上的单脉冲源，清 0 信号 R 由逻辑电平开关控制，计数器的输出信号接逻辑电平显示器插口，测试并记录 Q0~Q3 端状态。

2. 自循环移位寄存器——环形计数器

(1) 按图 4-2 接线，组成一个扭环形计数器。

(2) 将 A、B、C、D 置为 1000，用单脉冲计数，记录各触发器状态。

(3) 将单脉冲改为连续脉冲计数，并将其中一个状态为“0”的触发器置为“1”，观察计数器能否正常工作，分析原因。

(4) 按图 4-3 接线，与非门用 74LS10 三输入端三与非门重复上述实验，对比实验结果，总结关于自启动的体会。

五、实验结果

按图 4-3 接线，不知道是接线还是零件错误，无法得到正确的实验结果。

第一和第二次接线，A,B,C,D 输出全为 0，第三次接线，1 和 4 输出结果一样，无法正常计数。

时序逻辑电路的特点：

时序逻辑电路是数字电路中的一类，与组合逻辑电路相对应。时序逻辑电路的主要特点包括：

状态记忆： 时序逻辑电路具有内部状态元素（通常是触发器或者寄存器），能够存储先前的输入信息。这使得时序逻辑电路有能力处理带有时间信息的信号和数据。

时钟信号： 时序逻辑电路通常包含一个时钟信号，它规定了状态变化的时刻。时钟信号作为同步信号，用于控制触发器的工作，使得电路在规定的时钟周期内同步地进行状态转换。

时序依赖： 时序逻辑电路的输出取决于输入信号的状态和电路内部的状态，以及时钟信号的控制。因此，输出不仅仅由当前输入决定，还受到过去输入和内部状态的影响。

顺序执行： 时序逻辑电路是按顺序执行的，每个状态的计算都依赖于前一个状态。这与组合逻辑电路不同，后者的输出仅仅取决于当前的输入。

同步和异步设计： 时序逻辑电路可以是同步的，即所有的状态变化都在时钟的作用下同步进行；也可以是异步的，其中状态变化不依赖于时钟信号，而是根据某些条件异步触发。

状态转换图： 时序逻辑电路的行为可以通过状态转换图来表示，图中展示了电路在不同输入和状态条件下的状态变化。

有限状态机： 时序逻辑电路通常可以被建模为有限状态机，其中有限个状态和状态之间的转换描述了电路的行为。

总的来说，时序逻辑电路的设计考虑了信号的时间依赖性，通过引入时钟信号和内部状态元素，使得电路能够处理需要考虑时间因素的应用场景，如时序数据、时序控制等

六、讨论分析（思考）

经过反复实验依旧没有得到正确的实验结果，有可能是我预习不充分理解错了图 4-3，导致接线出错。也有可能是理解正确了，却因为多次错误导致心态不好，接错了线。最大的收获是在以后的实验中，无论如何要沉得住气。仔细回想上课得内容，一步一步来。

七、改进实验建议

实验前好好预习，选芯片时看好引脚是否良好。先测试一下线是否接触良好