






- 存储控制模块
- GPIO
- 中断系统
- DMA
- 定时部件
- UART
- ADC 及触摸屏接口

S3C44B0X 体系结构




飞思卡尔公司的 MC9328MX21

- 美国飞思卡尔公司采用 ARM 内核的微处理器命名为 i.MX 系列，该系列主要包含以下子系列：i.MXS, i.MXL, i.MX1, i.MX21, i.MX27, i.MX31, i.MX35, i.MX37, .MX51
- 该系列微处理器主要应用于智能手机、便携式多媒体播放器、便携式导航设备、视频监控、销售终端机系统和条码扫描仪等消费类、工业、健康等领域的产品。
- 最大内核工作时钟可达 266 MHz
- 集成了 NAND Flash 控制器接口，可以选用廉价的 NAND Flash 器件作为系统的非易失存储器




S3C44B0X 封装形式

- S3C44B0X 的外部引脚采用两种封装形式，一种是 160 个引脚的 LQFP 封装，另一种是 160 脚的 FBGA 封装。



Atmel 公司的 AT91SAM9263




- S3C44B0 是三星公司基于 ARM7TDMI 的嵌入式处理器，用于手持设备和一般的低功耗应用。
- S3C44B0 的主要技术特征：
 - (1) ARM7TDMI 核
 - (2) 大小端模式控制
 - (3) 中断控制器
 - (4) 电源和时钟管理
 - (5) PWM 定时器
 - (6) 实时钟
 - (7) GPIO 端口
 - (8) DMA 控制器
 - (9) ADC
 - (10) LCD 控制器
 - (11) PC
 - (12) PS
 - (13) SIO
 - (14) 额定参数 (内核: 2.5V, IO: 3.3V, 75MHz)

ARM9 微处理器芯片

- ARM 微处理器有十几种内核结构，还有多种多样的内部功能配置组合，所以在设计一个系统时选择最合适的 ARM 芯片是非常重要的。
- 一些主流的 ARM9 处理器芯片如：
 - 飞思卡尔：MC9328MX21...
 - Atmel 公司：AT91SAM9263 ...
 - 三星：S3C2440A ...
 - 意法半导体：STR91x ...
 - 恩智浦半导体：LPC2000 系列...

意法半导体公司的 STR91x

- 意法半导体有限公司 (STMicroelectronics) 是全球最大的半导体公司之一。采用 ARM 内核微处理器包括三个系列：Cortex-M3 内核的 STM32 系列、ARM7TDMI 内核的 STR7 系列、ARM966E-S 内核的 STR9 系列。
- STM32 系列产品具有业界最优的功耗水平。
- STR7 系列产品适合嵌入式控制应用，如工业控制、工厂自动化、销售终端设备、医疗和测试设备以及电信和消费电子应用等。
- STR9 系列加入了联网功能，使实现各种苛刻的应用变得更加简单和廉价。



S3C2440 简介

- S3C2440 是三星公司的 16/32 位精简指令集（RISC）微处理器，为面向手持设备和普通应用提供了低功耗和高性能的小型芯片微控制器的解决方案。
- S3C2440 基于 **ARM920T 核心**，采用 0.13μm 的 CMOS 标准宏单元和存储器单元，具有低功耗、简单、精致、且全静态设计等特点，特别适合于对成本和功率敏感型的应用。
- S2C2440 采用了新的总线架构如先进微控制总线构架（**AMBA**）。
- ARM920T 实现了 MMU**，AMBA 总线和哈佛结构高速缓冲体系结构，这一结构具有独立的 **16KB 指令高速缓存**和 **16KB 数据高速缓存**，每个都是由具有 8 字长的行（line）组成。
- 为了降低整体系统成本，S3C2440A 提供了丰富的内部设备。


S3C2440 集成的片上功能

- 1.2V 内核供电，1.8V/2.5V/3.3V 存储器供电，3.3V 外部 I/O 供电，具备 **16KB 的指令缓存**和 **16KB 的数据缓存**和 **MMU**的微处理器；
- 外部存储控制器（SDRAM 控制和片选逻辑）；
- LCD** 控制器（最大支持 4K 色 STN 和 256K 色 TFT）提供 1 通道 LCD 专用 DMA；
- 4 通道 **DMA** 并有外部请求引脚；
- 3 通道 **UART**（IrDA1.0，64B 发送 FIFO 和 64B 接收 FIFO）；
- 2 通道 **SPI**；
- 1 通道 **IIC** 总线接口（支持多主机）；
- 1 通道 **IIS** 总线音频编码器接口；
- AC'97** 编解码器接口；
- 兼容 SD 主接口协议 1.0 版和 **MMC** 卡协议 2.11 兼容版；
- 2 通道 **USB** 主机 / I 通道 **USB** 设备（1.1 版）；
- 4 通道 **PWM** 定时器和 1 通道内部定时器 / 看门狗定时器；
- 8 通道 **10 位 ADC** 和触摸屏接口；
- 具有日历功能的 **RTC**；
- 摄像头** 接口（最大支持 4096×4096 像素输入；2048×2048 像素输入支持缩放）；
- 130 个通用 I/O 口**和 **24 通道外部中断源**；
- 具有普通、慢速、空闲和掉电模式；
- 具有 **PLL** 片上时钟发生器。

S3C2440 特性 3

- 3) NAND Flash 启动引导（Bootloader）**
- 支持从 **NAND Flash** 启动；
- 4KB** 的启动内部缓冲区分；
- 支持启动后 **NAND Flash** 作为存储器；
- 支持先进 **NAND Flash**。
- 4) 高速缓存存储器**
- 64 路指令缓存（16KB）和数据缓存（16KB）**的组相联高速缓存；
- 每行 8 字长度，其中含一个有效位和两个 dirty 位；
- 伪随机或循环 **robin** 置换算法；
- 执行 **直写**或 **回写**高速缓存刷新主存储器；
- 写缓冲区可以保存 **16 字**的数据和 **4 个**地址。

ARM920 内核



S3C2440 特性 1


- 1) 体系结构**
- 手持设备的完整系统和普通嵌入式应用；
- 16/32 位 RISC 体系架构**和 **ARM920T CPU** 核心的强大的指令集；
- 增强型 **ARM** 架构 **MMU** 以支持 WinCE、EPOC 32 和 Linux 操作系统；
- 指令高速缓存、数据高速缓存、写缓冲**和物理地址 **TAG RAM** 以减少执行主存储器带宽和延迟性能的影响；
- ARM920T CPU** 核支持 **ARM** 调试架构；
- 内部先进微控制器总线架构（**AMBA**）（**AMBA2.0**，**AHB/APB**）。

S3C2440 特性 4

- 5) 时钟和电源管理**
- 片上 **MPLL** 和 **UPLL**：UPLL 产生时钟运作 **USB** 主机 / 设备 **MPLL** 产生时钟运作 **1.3V** 下最高 **400MHz** 的 **MCU**；
- 用软件可以有选择的提供时钟给各功能模块；
- 电源模式**：普通、慢速、空闲和睡眠模式；
- 普通模式：正常运行模式；
- 慢速模式：无 **PLL** 的低频率时钟；
- 空闲模式：只停止 **CPU** 的时钟；
- 睡眠模式：关闭包括所有外设的核心电源；
- EINT[15:0]** 或 **RTC** 闹钟中断触发从睡眠模式中唤醒。

S3C2440 体系结构

AMBA(Advanced Microcontroller Bus Architecture) 标准定义了三组总线：**AHB**(AMBA 高性能总线)、**ASB**(AMBA 系统总线)、和 **APB**(AMBA 外设总线)。



S3C2440 特性 2

- 2) 系统管理**
- 支持 **大 / 小端**；
- 地址空间：每 **Bank** 有 **128MB**（总共 **1GB**）；
- 支持可编程的每 **Bank** **8/16/32 位**数据总线宽度；
- BANK0 到 BANK6** 固定 **Bank** 的起始地址；
- BANK7** 具有可编程 **Bank** 起始地址和大小；
- 8 个存储器 Bank**：6 个存储器 **Bank** 为 **ROM**、**SRAM**，其他两个存储器 **Bank** 为 **ROM/SRAM/SDRAM**；
- 所有存储器具备完整可编程访问周期；
- 支持外部等待信号来扩展总线周期；
- 支持 **SDRAM** 掉电时自刷新模式；
- 支持从 **各种类型 ROM 启动**（**NOR/NAND Flash**，**EEPROM** 或其他）。

S3C2440 特性 5

- 6) 中断控制器**
- 60 个中断源**（1 个看门狗，5 个定时器，9 个 **UART**，24 个外部中断，4 个 **DMA**，2 个 **RTC**，2 个 **ADC**，1 个 **IIC**，2 个 **SPI**，1 个 **SDI**，2 个 **USB**，1 个 **LCD**，1 个电池故障，1 个 **NAND**，2 个摄像头，1 个 **Nand Flash**，1 个 **AC'97**）；
- 外部中断源中电平 / 边沿模式；
- 可编程边沿和电平的极性；
- 支持快速中断请求（**FIQ**）给非常紧急的中断请求。
- 7) 脉宽调制（PWM）定时器**
- 4 通道 16 位**具有 **PWM 功能**的 **定时器**，1 通道 **16 位**基于 **DMA** 或基于中断运行的内部定时器；
- 可编程的占空比、频率和极性；
- 失效区发生器；
- 支持外部时钟源。

S3C2440 特性 6

- 8) RCT (实时时钟)
- 完整时钟特性：毫秒、秒、分、时、星期、日、月和年；
- 工作在 32.768kHz 时钟频率；
- 闹钟中断；
- 时钟节拍中断。
- 9) 通用输入 / 输出端口
- 24 个外部中断端口；
- 130 个复用输入 / 输出端口。
- 10) DMA 控制器
- 4 通道 DMA 控制器；
- 支持存储器到存储器，IO 到存储器，存储器到 IO 和 IO 到 IO 的传输；
- 采用触发传输模式来提高传输速率。

S3C2440 特性 9

- 15) TFT (薄膜晶体管) 彩色显示特性
- 支持彩色 TFT 的 1、2、4 或 8 bpp (位 / 像素) 调色显示；
- 支持彩色 TFT 的 16，24 bpp 非调色真彩显示；
- 支持在 24 bpp 模式下最大 16M 色的 TFT；
- 内嵌 LPC3600 时序控制器，支持 LTS350Q1-PD1/2 (三星 3.5 寸竖屏 / 256K 色 / 反光型 a-Si TFT LCD)；
- 内嵌 LCC3600 时序控制器，支持 LTS350Q1-PE1/2 (三星 3.5 寸竖屏 / 256K 色 / 半透型 a-Si TFT LCD)；
- 支持多种屏幕尺寸，实际屏幕尺寸典型值为 640×480，320×240，160×160 和其他，最大帧缓冲区大小为 4MB，64K 色模式下最大实际屏幕尺寸为 2048×1024 和其他。

S3C2440 特性 12

- 20) SD 主机接口
- 正常、中断和 DMA 数据传输模式 (可按字节，半字，字传输)；
- 支持 DMA burst4 访问 (只支持字传输)；
- 兼容 SD 记忆卡协议 1.0 版本；
- 兼容 SDIO 卡协议 1.0 版本；
- 发送 / 接收具备 64B 的 FIFO；
- 兼容 MMC 卡协议 2.11 版本。

- 21) SPI 接口
- 兼容 2 通道 SPI 接口协议 2.11 版本；
- 发送 / 接收具备 2 个 8 位移位寄存器；
- 基于 DMA 或基于中断运行。

S3C2440 特性 7

- 11) UART
- 3 通道基于 DMA 或基于中断运行的 UART；
- 支持 5 位、6 位、7 位、或 8 位串行数据发送 / 接收；
- 支持 UART 运行在外部时钟 (UEXTCLK)；
- 可编程波特率；
- 支持 IrDA 1.0；
- 测试用回环模式；
- 每个通道都包含内部 64 位发送 FIFO 和 64 位接收 FIFO。
- 12) A/D 转换器和触屏接口
- 8 通道多路复用 ADC；
- 最高 500kbit/s (转换周期 20 微秒) 和 10 位分辨率；
- 内置 FET 触屏接口。

S3C2440 特性 10

- 16) 看门狗定时器
- 16 位看门狗定时器；
- 中断请求或系统复位超时。

- 17) IIS 总线接口
- 1 通道 IIS 总线，运行在基于 DMA 音频接口；
- 串行，8/16 位每通道数据传输；
- 发送 / 接收具备 128B (64B+64B) FIFO；
- 支持 IIS 格式和 MSB-justified 数据格式 AC'97 音频编 / 解码器接口；
- 支持 16 位采样；
- 1 通道立体声 PCM 输入，1 通道立体声 PCM 输出和 1 通道 MIC 输入。

S3C2440 特性 13

- 22) 摄像头接口
- 支持 ITU-R BT 601/656 8 位模式；
- 发送 / 接收具备 2 个 8 位移位寄存器；
- 基于 DMA 或基于中断运行；
- DZI (数字放大) 能力；
- 可编程视频同步信号极性；
- 最大支持 4096×4096 像素输入 (2048×2048 像素输入时支持缩放)；
- 图像镜像和旋转 (X 轴镜像，Y 轴镜像和 180° 旋转)；
- 格式化摄像头输出 (RGB 16/24 位和 YCbCr4:2:0/4:2:2 格式)。

S3C2440 特性 8

- 13) IIC 总线接口
- 1 通道多主机 IIC 总线；
- 串行、8 位、双向数据传输，在标准模式下可达 100kbit/s 或快速模式下可达 400kbit/s。
- 14) LCD 控制器 STN LCD 显示特性
- 支持 3 种类型 STN LCD 面板：4 位双扫描，4 位单扫描和 8 位单扫描显示类型；
- 支持单色模式，4 阶灰度，16 阶灰度，256 色和 4096 色的 STN LCD；
- 支持多种屏幕尺寸，实际屏幕尺寸典型值为 640×480、320×240、160×160 和其他。最大帧缓冲区大小为 4MB，256 色模式下最大实际屏幕尺寸为 4096×1024、2048×2048、1024×4096 和其他。

S3C2440 特性 11

- 18) USB 主机 (Host)
- 2 个 USB 主机端口；
- 遵从 OHCI Rev. 1.0；
- 兼容 USB 规格 1.1 版本。

- 19) USB 设备 (Device)
- 1 个 USB 设备端口；
- 5 个 USB 设备端点；
- 兼容 USB 规格 1.1 版本。


S3C2440 特性 14

- 23) 工作电压范围
- 核心电压：300MHz 下 1.20V；400MHz 下 1.30V；
- 存储器电压：1.8V/2.5V/3.0V/3.3V；
- I/O 口电压：3.3V。

- 24) 工作频率
- Fclk 最高 400MHz；
- Hclk 最高 136MHz；
- Pclk 最高 68MHz。

- 25) 封装
- 封装形式为 289-FBGA。

S3C2440 的封装 (289FBGA)



Ji Lin University China COMPUTER SCIENCE AND TECHNOLOGY zhaohw@jlu.edu.cn 28

LCD 控制引脚描述

VD[23:0]	O	STN/TFT/SEC TFT : LCD 数据总线
LCD_PWREN	O	STN/TFT/SEC TFT : LCD 面板电源使能控制信号
VCLK	O	STN/TFT: LCD 时钟信号
VFRAME	O	STN: LCD 帧信号
VLINE	O	STN: LCD 行信号
VM	O	STN: VM 交替行列电压极性。
VSYNC	O	TFT: 垂直同步信号
HSYNC	O	TFT: 水平同步信号
VDEN	O	TFT: 数据使能信号
LEND	O	TFT: 行结束信号 (line end signal)
STV	O	SEC TFT: SEC (三星电子公司) TFT LCD 面板控制信号
CPV	O	SEC TFT: SEC (三星电子公司) TFT LCD 面板控制信号
LCD_HCLK	O	SEC TFT: SEC (三星电子公司) TFT LCD 面板控制信号
TP	O	SEC TFT: SEC (三星电子公司) TFT LCD 面板控制信号
STH	O	SEC TFT: SEC (三星电子公司) TFT LCD 面板控制信号
LCD_LPCOE	O	SEC TFT: 专用 TFT LCD 时序控制信号
LCD_LPCREV	O	SEC TFT: 专用 TFT LCD 时序控制信号
LCD_LPCREVB	O	SEC TFT: 专用 TFT LCD 时序控制信号

Ji Lin University China COMPUTER SCIENCE AND TECHNOLOGY zhaohw@jlu.edu.cn 31

IIS、AC97 引脚描述

IIS 总线引脚

I2SLRCK	IO	IIS 总线通道选择时钟
I2SSDO	O	IIS 总线串行数据输出
I2SSDI	I	IIS 总线串行数据输入
I2SCLK	IO	IIS 总线串行时钟
CDCLK	O	CODEC 系统时钟

AC97 引脚

AC_SYNC		48kHz 固定速率同步采样
AC_BIT_CLK	IO	12.288MHz 串行数据时钟
AC_nRESET	O	AC'97 master H/W 复位 (可能是硬件复位)
AC_SDATA_IN	I	AC'97 输入流的串行时间多元分割
AC_SDATA_OUT	O	AC'97 输出流的串行时间多元分割

Ji Lin University China COMPUTER SCIENCE AND TECHNOLOGY zhaohw@jlu.edu.cn 34

总线控制器引脚描述

OM[1:0]	I	这两 bit 用于把 2440 设置成 TEST 模式,也用于设置 nGCS0 总线的宽度。 00: nand-boot; 01: 16bit; 10: 32bit; 11: test mode
ADDR[26:0]	O	地址总线。存储器输出的对应 bank 的地址线, 27bit 刚好 128M 空间。
DATA[31:0]	IO	数据总线。存储器读的时候输入, 写的时候输出。总线宽度可编程: 8/16/32bit。
nGCSI[7:0]	O	通用芯片选择。当一个存储器的地址命中某个 bank 的地址范围内时, 对应的 nGCSI[7:0]就被激活。访问周期和 bank 大小可编程。
nWE	O	写使能。指示当前总线周期是一个写周期
nOE	O	读 (输出) 使能。指示当前总线周期是一个读周期
nXBREQ	I	总线保持请求。允许其他的总线 master 去请求本地总线的控制。BACK 有效指示总线控制已经生效 (批准了)。
nXBACK	I	总线保持应答。指示 2440 交出总线控制权给另一个总线 master。
nWAIT	I	请求延长当前总线周期。只要该信号是 L 电平, 当前总线周期不能被完成。

Ji Lin University China COMPUTER SCIENCE AND TECHNOLOGY zhaohw@jlu.edu.cn 29

摄像头、中断、DMA 引脚描述

摄像头引脚

CAMRESET	O	摄像头模块的软件复位
CAMCLKOUT	O	Master 给摄像头模块的时钟
CAMPCLK	I	摄像头的像素时钟 (Pixel clock from camera)
CAMHREF	I	摄像头的水平同步信号 (horizontal sync signal from camera)
CAMVSYNC	I	摄像头的垂直同步信号 (vertical sync signal from camera)
CAMDAT[7:0]	I	YcbCr 的像素数据 (pixel data for YcbCr)

中断控制引脚

EINT[23:0]	I	外部中断请求
------------	---	--------

DMA 引脚

nXDREQ[1:0]	I	外部 DMA 请求
nXDACK[1:0]	O	外部 DMA 应答

Ji Lin University China COMPUTER SCIENCE AND TECHNOLOGY zhaohw@jlu.edu.cn 32

触摸屏、USB 引脚描述

触摸屏引脚

nXPON	O	加法 X 轴开关控制信号 (plus X-axis on-off control signal)
XMON	O	减法 X 轴开关控制信号 (minus X-axis on-off control signal)
nYPON	O	加法 Y 轴开关控制信号 (plus Y-axis on-off control signal)
YMON	O	减法 Y 轴开关控制信号 (plus Y-axis on-off control signal)

USB 主机引脚

DN[1:0]	IO	USB host 的 DATA (-), 需要 15k 欧的电阻下拉
DP[1:0]	IO	USB host 的 DATA (+), 需要 15k 欧的电阻下拉

USB 设备引脚

PDNO	IO	USB 外围设备的 DATA (-), 需要 470k 欧的电阻下拉, (ned to 470k pull-down for power consumption in sleep mode)
PDP0	IO	USB 外围设备的 DATA (-), 需要 1.5k 欧的电阻上拉。

Ji Lin University China COMPUTER SCIENCE AND TECHNOLOGY zhaohw@jlu.edu.cn 35

存储器引脚描述

SDRAM、SRAM 引脚

nSRAS	O	SDRAM 行地址 strobe (行地址最大限制数)
nSCAS	O	SDRAM 列地址 strobe (列地址最大限制数)
nSCS[1:0]	O	SDRAM 芯片选择
DQM[3:0]	O	SDRAM 数据 mask (掩码)
SCLK[1:0]	O	SDRAM 时钟
SCKE	O	SDRAM 时钟使能
nBE[3:0]	O	高字节/低字节使能(在 16bit SRAM 情况下使用)
nBWE[3:0]	O	写字节使能

Nand Flash 引脚

CLE	O	命令锁存使能
ALE	O	地址锁存使能
nFCE	O	Nand flash 芯片使能
nFRE	O	Nand flash 读使能
nFWE	O	Nand flash 写使能
NCON	I	Nand flash 配置
FRnB	I	Nand flash 准备好/忙信号 (ready/busy)

Ji Lin University China COMPUTER SCIENCE AND TECHNOLOGY zhaohw@jlu.edu.cn 30

UART、ADC、IIC 引脚描述

UART 引脚

RxD[2:0]	I	UART 接收数据输入
TxD[2:0]	O	UART 发送数据输出
nCTS[1:0]	I	UART 清除发送输入信号
nRTS[1:0]	O	UART 请求发送输出信号
UEXTCLK	I	UART 的外部时钟输入

ADC 引脚

AIN[7:0]	AI	ADC 输入[7:0]。如果不是用该引脚, 需要接地。
Vref	AI	ADC 的 Vref (参考电压)

IIC 总线引脚

IICSDA	IO	IIC 总线数据
IICSCL	IO	IIC 总线时钟

Ji Lin University China COMPUTER SCIENCE AND TECHNOLOGY zhaohw@jlu.edu.cn 33

SPI、SD、GPIO 引脚描述

SPI 引脚

SPIMISO[1:0]	IO	当 SPI 被配置为 master 时, SPIMISO 为 Master 的数据输入行。当 SPI 被配置为 slave 时, 这些引脚电平倒转 (these pin reverse its role)
SPIMOSI[1:0]	IO	当 SPI 被配置为 master 时, SPIMOSI 为 Master 的数据输出行。当 SPI 被配置为 slave 时, 这些引脚电平倒转 (these pin reverse its role)
SPICLK[1:0]	IO	SPI 时钟
nSS[1:0]	I	SPI 芯片选择 (只适合 slave 模式)

SD 引脚

SDDAT[3:0]	IO	SD 收/发数据
SDCMD	IO	SD 接收应答/发送命令
SDCLK	O	SD 时钟

GPIO 引脚

GPn[129:0]	IO	通用输入输出端口 (一些端口只能用于输出)
------------	----	-----------------------

Ji Lin University China COMPUTER SCIENCE AND TECHNOLOGY zhaohw@jlu.edu.cn 36


Bank6 和 Bank7 地址及容量大小

- Bank6 和 Bank7 可以外接 SDRAM 类型的存储器，它们的块容量可改变，且 Bank7 的起始地址也可改变。

容量	2MB	4MB	8MB	16MB	32MB	64MB	128MB
Bank6							
起始地址	0x3000 0000	0x3000 0000	0x3000 0000	0x3000 0000	0x3000 0000	0x3000 0000	0x3000 0000
末地址	0x301f ffff	0x303f ffff	0x307f ffff	0x30ff ffff	0x31ff ffff	0x33ff ffff	0x37ff ffff
Bank7							
起始地址	0x3020 0000	0x3040 0000	0x3080 0000	0x3100 0000	0x3200 0000	0x3400 0000	0x3800 0000
末地址	0x303f ffff	0x307f ffff	0x30ff ffff	0x31ff ffff	0x33ff ffff	0x37ff ffff	0x3fff ffff


ARM 与 8 bit ROM×2 接口

- 2 个 8 bit 的 ROM 芯片组成 16 位存储器的 ARM 接口。



ARM 与 16 bit SRAM 接口

- 1 个 16 bit 的 SRAM 芯片组成 16 位存储器的 ARM 接口。




S3C2440 存储器地址线连接

- 由于数据总线的宽度可以设置位 8/16/32 位中的一种，因此 S3C2440 的地址总线与存储块地址线的连接有 3 种不同的方法，如表所示。
- 当数据总线为 8 位时，S3C2440 地址总线 A0 与存储块 A0 连接，地址总线 A1 连接。当数据总线为 16 位或 32 位时，地址总线 A0 不用，地址总线 A1 与存储块地址线 A0 连接，地址总线 A2 与存储块 A1 连接，依此类推。

存储器地址引脚	S3C2440A 地址 @8 位数据总线	S3C2440A 地址 @16 位数据总线	S3C2440A 地址 @32 位数据总线
A0	A0	A1	A2
A1	A1	A2	A3
.....	...	...	...


ARM 与 8 bit ROM×4 接口

- 4 个 8 bit 的 ROM 芯片组成 32 位存储器的 ARM 接口。




ARM 与 16 bit SRAM×2 接口

- 2 个 16 bit 的 SRAM 芯片组成 32 位存储器的 ARM 接口。




ARM 与 8 bit ROM 接口

- 1 个 8 bit 的 ROM 芯片组成 8 位存储器的 ARM 接口。



ARM 与 16 bit ROM 接口

- 1 个 16 bit 的 ROM 芯片组成 16 位存储器的 ARM 接口。



2. 存储器控制器特殊功能寄存器 (SFR)

- 内存控制器为访问外部存储空间提供存储器控制信号，S3C2440 存储器控制器共有 13 个寄存器。

寄存器	地 址	功 能	操作	复位值
BWCON	0x48000000	总线宽度和等待控制	读 / 写	0x0
BANKCON0	0x48000004	BANK0 控制	读 / 写	0x0700
BANKCON1	0x48000008	BANK1 控制	读 / 写	0x0700
BANKCON2	0x4800000C	BANK2 控制	读 / 写	0x0700
BANKCON3	0x48000010	BANK3 控制	读 / 写	0x0700
BANKCON4	0x48000014	BANK4 控制	读 / 写	0x0700
BANKCON5	0x48000018	BANK5 控制	读 / 写	0x0700
BANKCON6	0x4800001C	BANK6 控制	读 / 写	0x18008
BANKCON7	0x48000020	BANK7 控制	读 / 写	0x18008
REFRESH	0x48000024	SDRAM 刷新控制	读 / 写	0xAC0000
BANKSIZE	0x48000028	可变的组大小设置	读 / 写	0x0
MRSRB6	0x4800002C	BANK6 模式设置	读 / 写	xxx
MRSRB7	0x48000030	BANK7 模式设置	读 / 写	xxx

(1) 总线宽度及 WAIT 控制寄存器 BWSCON

- BWSCON 功能：设定 Bank7~0 的数据宽度及 WAIT 使能。
- 地址 =0x48000000，复位值 =0x000000，可读，可写。
- UB 访问高 8 位，LB 访问低 8 位。nBE 与 nWBE 共用引脚，nBE 是 nWBE 和 nOE 的“与”信号。

	BWSCON	位	描述	初始值
Bank7	ST7	[31]	SRAM 对 7 号存储块是否使用 UB/LB 控制位。 0 = 不使用 UB/LB (引脚对应 nWBE[3:0]) ； 1 = 使用 UB/LB (引脚对应 nBE[3:0]) 。	0
	WS7	[30]	7 号存储块的等待状态控制位。 0 = WAIT 不使能； 1 = WAIT 使能。	0
	DW7	[29:28]	7 号存储块的数据总线宽度控制位。 00 = 8bit ； 01 = 16bit ； 10 = 32bit ； 11 = 保留。	0
Bank6	ST6	[27]	SRAM 对 6 号存储块是否使用 UB/LB 控制位。 0 = 不使用 UB/LB (引脚对应 nWBE[3:0]) ； 1 = 使用 UB/LB (引脚对应 nBE[3:0]) 。	0
	WS6	[26]	6 号存储块的等待状态控制位。 0 = WAIT 不使能； 1 = WAIT 使能。	0
	DW6	[25:24]	决定对于 6 号存储块的数据总线宽度。 00 = 8bit ； 01 = 16bit ； 10 = 32bit ； 11 = 保留。	0
	ST5	[23]	SRAM 对 5 号存储块是否使用 UB/LB 控制位。 0 = 不使用 UB/LB (引脚对应 nWBE[3:0]) ； 1 = 使用 UB/LB (引脚对应 nBE[3:0]) 。	0

Ji Lin University ChinaCOMPUTER SCIENCE AND TECHNOLOGYzhaohw@jlu.edu.cn55

(2) 存储块控制寄存器 BANKCONn

- 每个存储块对应一个控制寄存器，即 BANK 控制寄存器。
- BANK0~5：对应 BANKCON0~BANKCON5，其地址分别是 0x48000004、0x48000008、0x4800000C、0x48000010、0x48000014、0x48000018。复位后的初始值为 0x0700。
- BANKCON0~BANKCON5 功能：定义 BANK0~5 的时序。
- BANK6~7：对应 BANKCON6~BANKCON7，地址分别是 0x4800001C、0x48000020。复位后的初始状态为 0x18008。
- BANKCON6~BANKCON7 功能：定义 BANK6~7 的时序、存储类型。

BANKCON6~7 控制寄存器

BANKCONn	位	描述	初始态
MT	[16:15]	确定 6 号存储块和 7 号存储块的存储器类型 00 = ROM or SRAM 01 = FP DRAM 10 = EDO DRAM 11 = SDRAM	11
当存储器类型为 SRAM 或 ROM 时 (MT = 00)，需用下面 15 位			
Tacs	[14:13]	确定 nGCSn 信号有效前的地址建立时间 00 = 0 时钟 01 = 1 时钟 10 = 2 时钟 11 = 4 时钟	00
Tcos	[12:11]	确定 nOE 信号有效前的片选建立时间 00 = 0 时钟 01 = 1 时钟 10 = 2 时钟 11 = 4 时钟	00
Tacc	[10:8]	确定访问周期，注意，当 nWAIT 信号有效时，访问周期 >= 4 时钟周期 000 = 1 时钟 001 = 2 时钟 010 = 3 时钟 011 = 4 时钟 100 = 6 时钟 101 = 8 时钟 110 = 10 时钟 111 = 14 时钟	111
Tcoh	[7:6]	确定 nOE 信号失效后片选信号保持的时间 00 = 0 时钟 01 = 1 时钟 10 = 2 时钟 11 = 4 时钟	00
Tcah	[5:4]	确定 nGCSn 信号失效后有效地址保持的时间 00 = 0 时钟 01 = 1 时钟 10 = 2 时钟 11 = 4 时钟	00
Tacp	[3:2]	确定页模式访问周期 00 = 2 时钟 01 = 3 时钟 10 = 4 时钟 11 = 6 时钟	00
PMC	[1:0]	确定页模式 00 = 常规 (1 data) 01 = 4 data 10 = 8 data 11 = 16 data	00
当存储器类型为 SDRAM (MT = 11) 时，需用下面 4 位			
Tred	[3:2]	确定 RAS 对 CAS 的延时 00 = 2 时钟 01 = 3 时钟 10 = 4 时钟 11 = 6 时钟	00

Ji Lin University ChinaCOMPUTER SCIENCE AND TECHNOLOGYzhaohw@jlu.edu.cn58

BWSCON 寄存器定义 1

Bank5

WS5	[22]	5 号存储块的等待状态控制位。 0 = WAIT 不使能； 1 = WAIT 使能。
DW5	[21:20]	5 号存储块的数据总线宽度控制位。 00 = 8bit ； 01 = 16bit ； 10 = 32bit ； 11 = 保留。

Bank4

ST4	[19]	SRAM 对 4 号存储块是否使用 UB/LB 控制位。 0 = 不使用 UB/LB (引脚对应 nWBE[3:0]) ； 1 = 使用 UB/LB (引脚对应 nBE[3:0]) 。
WS4	[18]	4 号存储块的等待状态控制位。 0 = WAIT 不使能； 1 = WAIT 使能。
DW4	[17:16]	4 号存储块的数据总线宽度控制位。 00 = 8bit ； 01 = 16bit ； 10 = 32bit ； 11 = 保留。

Bank3

ST3	[15]	决定 SRAM 对 3 号存储块是否使用 UB/LB。 0 = 不使用 UB/LB (引脚对应 nWBE[3:0]) ； 1 = 使用 UB/LB (引脚对应 nBE[3:0])
WS3	[14]	3 号存储块的等待状态控制位。 0 = WAIT 不使能； 1 = WAIT 使能。
DW3	[13:12]	3 号存储块的数据总线宽度控制位。 00 = 8bit ； 01 = 16bit ； 10 = 32bit ； 11 = 保留。

Ji Lin University ChinaCOMPUTER SCIENCE AND TECHNOLOGYzhaohw@jlu.edu.cn56

BANKCON0~5 控制寄存器 1

BANKCONn	位	描述	初始值
Tacs	[14:13]	确定 nGCSn 信号有效之前，建立有效地址的时间。 00 = 0 时钟周期； 01 = 1 时钟周期； 10 = 2 时钟周期； 11 = 4 时钟周期。	00
Tcos	[12:11]	确定 nOE (读使能) 信号有效之前，建立时间。 00 = 0 时钟周期； 01 = 1 时钟周期； 10 = 2 时钟周期； 11 = 4 时钟周期。	00
Tacc	[10:8]	访问周期控制位，当 nWAIT 信号被使用，Tacc 大于等于 4 时钟周期。 000 = 1 时钟周期； 001 = 2 时钟周期； 010 = 3 时钟周期； 011 = 4 时钟周期； 100 = 6 时钟周期； 101 = 8 时钟周期； 110 = 10 时钟周期； 111 = 14 时钟周期；	111

Ji Lin University ChinaCOMPUTER SCIENCE AND TECHNOLOGYzhaohw@jlu.edu.cn59

(3) 刷新控制寄存器 REFRESH

- SDRAM 类型存储器需要使用刷新控制器 (REFRESH 寄存器)。其地址是 0x48000024，复位后的值为 0xAC00，此寄存器可读可写。
- REFRESH 寄存器功能：设置刷新模式、刷新周期、刷新计数值。

BWSCON 寄存器定义 2

Bank2

ST2	[11]	SRAM 对 2 号存储块是否使用 UB/LB 控制位。 0 = 不使用 UB/LB (引脚对应 nWBE[3:0]) ； 1 = 使用 UB/LB (引脚对应 nBE[3:0]) 。
WS2	[10]	2 号存储块的等待状态控制位。 0 = WAIT 不使能； 1 = WAIT 使能。
DW2	[9: 8]	2 号存储块的数据总线宽度控制位。 00 = 8bit ； 01 = 16bit ； 10 = 32bit ； 11 = 保留。

Bank1

ST1	[7]	SRAM 对 1 号存储块是否使用 UB/LB 控制位。 0 = 不使用 UB/LB (引脚对应 nWBE[3:0]) ； 1 = 使用 UB/LB (引脚对应 nBE[3:0]) 。
WS1	[6]	1 号存储块的等待状态控制位。 0 = WAIT 无效； 1 = WAIT 使能。
DW1	[5: 4]	1 号存储块的数据总线宽度控制位。 00 = 8bit ； 01 = 16bit ； 10 = 32bit ； 11 = 保留。
DW0	[2:1]	0 号存储块的数据总线宽度控制位。 00 = 8bit ； 01 = 16bit ； 10 = 32bit ； 11 = 保留。
Reserved	[0]	保留为 0

Ji Lin University ChinaCOMPUTER SCIENCE AND TECHNOLOGYzhaohw@jlu.edu.cn57

BANKCON0~5 控制寄存器 2

BANKCONn	位	描述	初始值
Tcoh	[7:6]	确定 nOE 信号失效后，保持时间。 00 = 0 时钟周期； 01 = 1 时钟周期； 10 = 2 时钟周期； 11 = 4 时钟周期；	00
Tcah	[5:4]	确定 nGCSn 信号失效之后，地址保持时间。 00 = 0 时钟周期； 01 = 1 时钟周期； 10 = 2 时钟周期； 11 = 4 时钟周期。	00
Tacp	[3:2]	页模式下的访问周期控制位。 00 = 2 时钟周期； 01 = 3 时钟周期； 10 = 4 时钟周期； 11 = 6 时钟周期。	00
PMC	[1:0]	页模式配置位。 00 = 常规 (1 data) ； 01 = 4 data ； 10 = 8 data ； 11 = 16 data 。	00

Ji Lin University ChinaCOMPUTER SCIENCE AND TECHNOLOGYzhaohw@jlu.edu.cn60

REFRESH 寄存器

REFRESH	位	描述	初始值
REFEN	[23]	SDRAM 刷新使能控制位。 0 = 无效 1 = 有效 (CBR / 自动刷新)	1
TREFMD	[22]	SDRAM 刷新模式控制位。 0 = CBR/Auto 模式 1 = Self 模式 在自刷新模式下，SDRAM 控制信号被置于适当的电平。	0
Trp	[21:20]	SDRAM RAS 预充电时间 (Trp) 控制位。 00 = 2 时钟周期； 01 = 3 时钟周期； 10 = 4 时钟周期； 11 = 不支持。	10
Tsrc	[19:18]	SDRAM 半行周期时间 (Tsrc) 00 = 4 时钟周期； 01 = 5 时钟周期； 10 = 6 时钟周期； 11 = 7 时钟周期。 SDRAM 行周期时间：Ttrc=Tsrc+Trp。	11
Reserved	[17:16]	保留	00
Reserved	[15:11]	保留	0000
Refresh Counter	[10:0]	SDRAM 刷新计数值。 刷新时间 = (2 ¹⁴ / 刷新计数值 + 1) / HCLK 如果刷新时间是 7.8 us 并且 HCLK 是 100 MHz。 刷新计数值如下：刷新计数值 = 2 ¹⁴ / 100x7.8 = 1269	0

(4) 存储大小控制寄存器

BANKSIZE

- BANKSIZE** 寄存器功能：设置突发操作、省电模式、**BANK6/BANK7** 的容量。
- 其地址是 **0x48000028**，复位后的值为 **0x02**，此寄存器可读可写。

BANKSIZE	位	描述	初始值
BURST_EN	[7]	ARM 内核 突发操作 使能控制位。 0 = 不使能；1 = 使能突发操作。	0
Reserved	[6]	保留	0
SCKE_EN	[5]	SDRAM 省电模式 使能控制位。 0 = 禁止；1 = 使能。	0
SCLK_EN	[4]	SCLK 信号使能控制位。 SDRAM 没有被访问时，SCLK 变成低电平。 0 = SCLK 总是激活； 1 = SCLK 仅当访问周期才被激活 (推荐)。	0
Reserved	[3]	保留	0
BK7MAP	[2:0]	6 号存储块 / 7 号存储块 的容量控制位。 010=128MB；001=64MB；000=32M； 111=16M；110=8M；101=4M；100=2M。	010

Ji Lin University China COMPUTER SCIENCE AND TECHNOLOGY zhaohw@jlu.edu.cn 64

Nor Flash 和 Nand Flash 的区别

	NOR	NAND
容量	1MB~32MB	16MB~512MB
XIP	YES	NO
性能	擦除	非常慢 (5s)
	写	慢
	读	快
可靠性	比较高，位反转比例小于 NAND Flash 的 10%	比较低，位反转比较常见、必需有校验措施，
可擦除次数	10 000~100 000	100 000~1 000 000
生命周期	低于 NAND Flash 的 10%	是 NOR Flash 的 10 倍以上
接口	与 RAM 接口相同	I/O 接口
访问方法	随机访问	顺序访问
易用性	容易	顺序访问
主要用途	常用于保存代码和关键数据	用于保存数据
价格	高	低

Ji Lin University China COMPUTER SCIENCE AND TECHNOLOGY zhaohw@jlu.edu.cn 67

NAND Flash 控制器结构特性

- (1) **自动启动模式**：启动代码在重启时被传输到 4KB 的 Steppingstone 上。传输后代码会在 Steppingstone 上被执行。
- (2) **软件模式 (NAND Flash 模式)**：用户可以**直接访问 NAND Flash**，这个特性可以被用于对 NADN Flash 存储器的读 / 擦除 / 编程。
- (3) **NAND Flash 存储器接口**：支持 256 字、512 字节、1000 字和 2000 字节页。
- (4) **接口**：8/16 位的 NADN Flash 存储器接口总线。
- (5) **硬件 ECC 生成**：检测和指示 (**软件纠错**)。
- (6) **SFR (特殊功能寄存器) 接口**：支持**小端模式**，对于数据和 ECC 数据寄存器的字节 / 半字 / 字访问，对于其他寄存器的字访问。
- (7) **Steppingstone 接口**：支持大、小端，字节 / 半字 / 字访问。
- (8) Steppingstone 4kB 内部 SRAM 缓冲器可以在 NAND Flash 启动后被用于其他目的。

Ji Lin University China COMPUTER SCIENCE AND TECHNOLOGY zhaohw@jlu.edu.cn 70

(5) SDRAM 模式寄存器 MRSRBn

- MRSRB6** 寄存器功能：**BANK6** 模式设置，设置写突发长度、突发类型、测试模式。其地址是 **0x4800002C**，此寄存器可读可写。复位值不确定。
- MRSRB7** 寄存器功能：**BANK7** 模式设置，设置写突发长度、突发类型、测试模式。其地址是 **0x48000030**，此寄存器可读可写。复位值不确定。

MRSRB	位	描述	初始值
Reserved	[11:10]	没用	-
WBL	[9]	写突发长度 Write burst length 0: 突发(固定的) 1: Reserved	x
TM	[8:7]	测试模式 00: 模式寄存器集 (固定) 01, 10 and 11: 保留	xx
CL	[6:4]	CAS 反应时间 000 = 1 clock, 010 = 2 clocks, 011=3 clocks Others: 保留	xxx
BT	[3]	突发类型 0: 连续的(固定) 1: 保留	x
BL	[2:0]	Burst length 000: 1 (固定) Others: 保留	

Ji Lin University China COMPUTER SCIENCE AND TECHNOLOGY zhaohw@jlu.edu.cn 65


1. 概述

- S3C2440A 的驱动代码可以在外部的 NAND Flash 存储器上被执行。为了支持 NAND Flash 的 boot loader，S3C2440A 配备了一个内部的 SRAM 缓冲器名为“Steppingstone”。启动时，外部的 NAND Flash 上的前 4Kbyte 将被装载到 Steppingstone，且执行启动代码。
- 一般情况下，启动代码会拷贝 NAND Flash 上的内容到 SDRAM。使用硬件的 ECC 检查 NAND Flash 的数据。在完成拷贝的基础上，主程序将在 SDRAM 上被执行。

Ji Lin University China COMPUTER SCIENCE AND TECHNOLOGY zhaohw@jlu.edu.cn 68

NAND Flash 的工作方式

- NAND Flash 有 **2 种工作模式**：自动启动模式、NAND Flash 模式。
- 自动启动模式**：重启时**自动**将 NAND Flash 上的启动代码**加载**到 4KB 的 Steppingstone 上，然后代码在 Steppingstone 上执行。
- NAND Flash 模式 (软件模式)**：作为**一般性存储器**，可读可写。




Ji Lin University China COMPUTER SCIENCE AND TECHNOLOGY zhaohw@jlu.edu.cn 71

5.1.2 Nand Flash 控制器

- 目前，Nor Flash 价格较高，而 SDRAM 和 NAND Flash 存储器相对经济，这促使在 NAND Flash 上执行启动代码，在 SDRAM 上执行主程序。

Ji Lin University China COMPUTER SCIENCE AND TECHNOLOGY zhaohw@jlu.edu.cn 66

NAND Flash 控制器模块



- nFCE**：Nand Flash **片选**信号，输出。低电平有效，开启芯片。
- CLE**：**命令输入允许**信号，输出。高电平有效，表明写入的是命令字。
- ALE**：**地址输入允许**信号，输出。高电平有效，表明写入的是地址。
- nFRE**：Nand Flash **读允许**信号，输出。低电平有效，Flash 会根据写入的命令和地址从 I/O 口输出数据。
- nFWE**：Nand Flash **写允许**信号，输出。低电平有效，向 Flash 写入数据。
- FR/nB**：Nand Flash **准备好/忙**，输入，低电平表示设备忙。
- I/O[7:0]**：**数据/命令/地址的输入/输出**，与低 8 位数据总线相连，分时传送命令、地址和数据；对于 16 位 Nand Flash 接口还有 I/O[15:8]。

Ji Lin University China COMPUTER SCIENCE AND TECHNOLOGY zhaohw@jlu.edu.cn 69

NAND Flash 启动

- S3C2440 能够把 boot loader 烧到 nand flash 上启动，是因为在 S3C2440 里有一个内置的 4K SRAM 缓冲区，叫做 **stepping stone (垫脚石)**。
- ARM 开发板上电后，首先自动判断是否是 **autoboot 模式**，如果是 autoboot 模式，内置的 nand flash 控制器自动**将 nand flash 的最前面的 4k 区域** (这 4k 区域存放着 boot loader 的最前面 4k 代码) **拷贝**到 **steppingstone** 里面。
- 拷贝完前 4k 代码后，nand flash 控制器自动将 steppingstone **映射**到 ARM 地址空间 0x00000000 开始的前 4k 区域。
- 映射完成后，nand flash 控制器将 **PC** 指针直接**指向** ARM 地址空间的 0x00000000 位置，**开始执行** steppingstone 上的代码。
- 这样，系统启动后，把 nand flash 上的起始 4KB 的内容拷贝到 SRAM 里执行，就实现了从 nand flash 启动。
- 如果 boot loader 小于 4KB，在 SRAM 里就能 boot，大于 4KB，在 SRAM 里做基本初始化后，再把剩余部分拷贝到 SDRAM 里 (>0x30000000)。

Ji Lin University China COMPUTER SCIENCE AND TECHNOLOGY zhaohw@jlu.edu.cn 72

(1) 引脚配置

- 当 OM[1:0]=00 时，使能 NAND Flash 存储器启动。
- 1) **NCON** : NAND Flash 存储器选择位。
- NCON=0 , 选择普通 NAND Flash (256/512 字节页大小, 3/4 地址周期)。
- NCON=1 , 选择高级 NAND Flash (1K/2K 字节页大小, 4/5 地址周期)。
- 2) **GPG13** : NAND Flash 存储器容量选择位
- GPG13=0 , 页 =256 字节 (NCON=0) 或页 =1K 字节 (NCON=1) 。
- GPG13=1 , 页 =512 字节 (NCON=0) 或页 =2K 字节 (NCON=1) 。
- 3) **GPG14** : NAND Flash 存储器地址周期选择位。
- GPG14=0 , 3 个地址周期 (NCON=0) 或 4 个地址周期 (NCON=1) 。
- GPG14=1 时, 4 个地址周期 (NCON=0) 或 5 个地址周期 (NCON=1) 。
- 4) **GPG15** : NAND Flash 存储器总线宽度选择位。
- GPG15=0 , 8 位总线宽度。
- GPG15=1 , 16 位总线宽度。
- 注: NCON、GPG[15:13] 引脚在重启期间被配置。

(4) 错误纠错码 ECC


- NAND Flash 控制器包括 4 个错误纠错码 ECC 模块。
- 两个模块被用于 2048 bytes 的主 ECC 奇偶码的生成，一个用于 data[7:0] , 一个用于 data[15:8] 。
- 另外两个模块用于 16 bytes 的空闲 ECC 奇偶校验码的生成，一个用于 data[7:0] , 一个用于 data[15:8] 。
- 28 位 ECC 奇偶码 =22 位行奇偶 +6 位列奇偶。
- 14 位 ECC 奇偶码 =8 位行奇偶 +6 位列奇偶。
- ECC 的生成由控制寄存器的 ECC 锁位 (主 ECC 锁、空闲 ECC 锁) 来控制。

NFCONF 寄存器 1

NFCONF	位	描述	初始值
Reserved	[15:14]	保留。	—
TACLS	[13:12]	确定 CLE 和 ALE 的持续时间值，该 2 位可以设置的范围是 0-3。(00-11) 持续时间值 = HCLK × TACLS。	01
Reserved	[11]	保留。	0
TWRPH0	[10:8]	确定 TWRPH0 的持续时间值，该三位可以设置的范围是 0-7。(000-111) 持续时间值 = HCLK × (TWRPH0 + 1)。	000
Reserved	[7]	保留。	0
TWRPH1	[6:4]	确定 TWRPH1 的持续时间值，该三位可以设置的范围是 0-7。(000-111) 持续时间值 = HCLK × (TWRPH1 + 1)。	000
AdvFlash (Read only)	[3]	自动加载高级 NAND flash 存储器。 0= NAND flash 为 256 /512 字节页大小； 1= NAND flash 为 1024 /2048 字节页大小。 这个标志位由从睡眠模式重启或唤醒过程中的 NCON0 引脚状态决定。	设置 H/W (NCON0)

(2) 读写时序

- TACLS** : CLE/ALE 的持续的时间。
- TWRPH0** : nWE/nRE 持续的时间
- TWRPH1** : 写进去的数据起作用的时间。
- 这三个参数控制的是 Nand Flash 信号线 CLE/ALE 与写控制信号 nWE 的时序关系。具体设置在 NAND Flash 配置寄存器 (NFCONF) 中进行。



2. NAND Flash 寄存器

- S3C2440 除了有控制 NAND Flash 存储器的部件外，还有许多支持 NAND Flash 存储器接口的寄存器，主要包括：
- Nand Flash 配置寄存器 (NFCONF)**
- Nand Flash 控制寄存器 (NFCONT)**
- Nand Flash 命令寄存器 (NFCMMD)**
- Nand Flash 地址寄存器 (NFADDR)**
- Nand Flash 数据寄存器 (NFDATA)**
- Nand Flash 主数据区域 ECC 寄存器 (NFMECCD0/1)**
- Nand Flash 空闲区域 ECC 寄存器 (NFSECCD)**
- Nand Flash 状态寄存器 (NFSTAT)**
- Nand Flash ECC0/1 状态寄存器 (NFESTAT0/1)**
- Nand Flash 主数据区域 ECC 状态寄存器 (NFMECC)**
- Nand Flash 空闲区域 ECC 状态寄存器 (NFSECC)**
- Nand Flash 块地址寄存器 (NFSBLK & NFEBLK)**

NFCONF 寄存器 2

NFCONF	位	描述	初始值
PageSize (Read only)	[2]	NAND Flash 存储器容量选择位。 当 AdvFlash=0 时，0=256 字节 / 页；1=512 字节 / 页。 当 AdvFlash=1 时，0=1024 字节 / 页；1=2048 字节 / 页。 这个标志位由从睡眠模式重启或唤醒过程中的 GPG13 引脚状态决定。 复位之后，GPG13 作为一般的 I/O 端口或外部中断。	设置 H/W (GPG13)
AddrCycle (Read only)	[1]	NAND Flash 存储器地址周期选择位。 当 AdvFlash=0 时，0=3 地址周期；1=4 地址周期。 当 AdvFlash=1 时，0=4 地址周期；1=5 地址周期。 这个标志位由从睡眠模式重启或唤醒过程中的 GPG14 引脚状态决定。 复位之后，GPG14 作为一般的 I/O 端口或外部中断。	设置 H/W (GPG14)
BusWidth (R/W)	[0]	NAND Flash 存储器总线宽度选择位。 0=8 位总线宽度；1=16 位总线宽度。 这个标志位由从睡眠模式重启或唤醒过程中的 GPG15 引脚状态决定。 复位之后，GPG15 作为一般的 I/O 端口或外部中断。该位能被软件改变。	设置 H/W (GPG15)

(3) 软件模式

- S3C2440 仅支持软件模式访问。在此模式下，可以访问 NAND Flash 。
- NAND Flash 控制器支持 NAND Flash 存储器的直接访问接口。
- 在软件模式下，涉及到的 NAND Flash 寄存器包括：
- 命令寄存器 (NFCMMD)** : 存放送给 Nand flash 芯片的操作命令。
- 地址寄存器 (NFADDR)** : 存放对 Nand flash 芯片存储单元寻址的地址值。
- 数据寄存器 (NFDATA)** : 用于读写 Nand flash 芯片的数据。
- 状态寄存器 (NFSTAT)** : 用于检测 Nand flash 芯片上次对其存储空间的操作是否完成。
- 注意** : 在软件模式中，必须用查询或中断来检测 RnB 状态输入引脚。

(1) NAND Flash 配置寄存器 NFCONF

- NFCONF 配置寄存器功能** : 完成 NAND Flash 的配置，包括时序配置、NAND Flash 容量、总线宽度等。
- 地址 =0x4E000000 , 初始值 = 不确定，可读可写。

(2) NAND Flash 控制寄存器 NFCONT

- NFCONT 控制寄存器功能** : 完成 NAND Flash 的控制，包括锁定控制、中断控制、RnB 转换中断控制、nFCE 信号控制等。
- 地址 =0x4E000004 , 初始值 = 0x0384 (16 位的)，可读可写。

NFCONT 寄存器 1

NFCONT	位	描述	初始值
Reserved	[15:14]	保留。	00
Lock-tight	[13]	Lock-tight 配置位。0= 不使能；1= 使能。 该位一旦被设置为 1，将不能被清除。只有从睡眠模式复位或唤醒时，才能置为不使能。当该位设置为 1 时，NFSBLK(0x4E000038)~NFEBLK(0x4E00003C)-1 的地址寄存器空间为不锁定，除了这个区域外的其他地址寄存器空间只能读。当试图写或擦除 锁定区域 时，将发生非法访问（NFSTAT[3] 位将被置 1）。 若 NFSBLK 和 NFEBLK 地址寄存器相同，则整个区域都将被锁定。	0
Soft Lock	[12]	软件锁定配置位。 0= 不使能；1= 使能。软件可以随时修改软锁的区域。操作方式同 Lock-tight 位。	1
Reserved	[11]	保留。	0

Ji Lin University China COMPUTER SCIENCE AND TECHNOLOGY zhaohw@jlu.edu.cn

82

(3) NADN Flash 命令寄存器 NFCMMD

- NFCMMD 命令寄存器功能：完成 NAND Flash 的命令设置。
- 地址 = 0x4E000008，初始值 = 0x00，可读可写。

NFCMMD	位	描述	初始值
Reserved	[15:8]	保留。	0x00
NFCMMD	[7:0]	NAND flash 的命令值。	0x00

Ji Lin University China COMPUTER SCIENCE AND TECHNOLOGY zhaohw@jlu.edu.cn

85

(6) NAND Flash 操作状态寄存器 NFSTAT

- NFSTAT 状态命令寄存器功能：完成 NAND Flash 的状态检测。
- 地址 = 0x4E000020，初始值 = 不确定，可读可写。

书上该表有错

NFSTAT	位	描述	初始值
Reserved	[7]	保留。	-
Reserved	[6:4]	保留。	-
IllegalAccess	[3]	一旦软锁或 Lock-tigh 位被激活，若非法存取（程序或擦除），将置位该位。 0= 非法存取不被检测；1= 非法存取被检测。	-
RnB_TransDetect	[2]	RnB 从低电平跳变为高电平时，该位被设置并在允许的情况下发生中断。向该位写 1 可实现位清除 0: 未检测到 RnB 跳变 1: 检测到 RnB 跳变 跳变检测在 RnB_TransMode(NFCONT[8]) 中设置	-
nCE（只读）	[1]	nCE 输出引脚状态位。	-
RnB（只读）	[0]	RnB 输入引脚状态位。 0= NAND Flash 忙；1= NAND Flash 准备好。	-

Ji Lin University China COMPUTER SCIENCE AND TECHNOLOGY zhaohw@jlu.edu.cn

88

NFCONT 寄存器 2

NFCONT	位	描述	初始值
EnbIllegalAccINT	[10]	非法访问中断控制。 0= 不使能中断；1= 使能中断。 当处理器试图编程或擦写锁存区域时发生非法访问中断控制。	0
EnbRnBINT	[9]	RnB 状态输入信号转换中断控制。 0= 不使能 RnB 中断；1= 使能 RnB 中断。	0
RnB_TransMode	[8]	RnB 转换检测配置。 0= 上升沿检测；1= 下降沿检测。	0
Reserved	[7]	保留。	0
SpareECCLock	[6]	空闲区域 ECC 锁定。0= 未锁定；1= 锁定。 空闲区域 ECC 状态寄存器是 FSECC，地址为 0x4E000034。	1
MainECCLock	[5]	主数据区域 ECC 锁定。 0= 未锁定；1= 锁定。 主数据区域 ECC 状态寄存器是 NFMECC0/1，地址为 0x4E00002C/30。	1
InitECC	[4]	初始化 ECC 译码器 / 编码器（只读）。 1= 初始化 ECC 译码器 / 编码器。	0

Ji Lin University China COMPUTER SCIENCE AND TECHNOLOGY zhaohw@jlu.edu.cn

83

(4) NAND Flash 地址寄存器 NFADDR

- NFADDR 地址寄存器功能：完成 NAND Flash 的地址设置。
- 地址 = 0x4E00000C，初始值 = 不确定，可读可写。

NFADDR	位	描述	初始值
Reserved	[15:8]	保留。	0x00
NFADDR	[7:0]	NAND flash 的地址值。	-

Ji Lin University China COMPUTER SCIENCE AND TECHNOLOGY zhaohw@jlu.edu.cn

86

5.1.3 存储器实例

- Nand flash 的内部结构能够提供极高的单元密度，可以达到很大的存储容量，并且写入和擦除的速度也很快。但 Nand flash 存储器需要特殊的接口来操作。
- K9F1208U0C 芯片是典型的 NAND flash，韩国三星公司生产，主要特点如下：
 - (1) 容量：64M×8 bit。
 - (2) 工作电压：2.7 ~ 3.6V。
 - (3) 内部存储结构：528 字节×32 页×4096 块。
 - (4) 页大小：512+16 字节。
 - (5) 块大小：16K+512 字节。
 - (6) 可实现擦除、读 / 写操作。
 - (7) 内部有命令寄存器。



Ji Lin University China COMPUTER SCIENCE AND TECHNOLOGY zhaohw@jlu.edu.cn

89

NFCONT 寄存器 3

NFCONT	位	描述	初始值
Reserved	[3:2]	保留。	00
Reg_nCE	[1]	NAND Flash 的 nFCE 信号控制。 0=nFCE 为低电平；1=nFCE 为高电平。 注意：在启动期间，它能自动控制，当方式位为 1 时，该值才有效。	1
MODE	[0]	NAND flash 控制器的运行模式。 0= 控制器不使能；1= 控制器使能。	0

Ji Lin University China COMPUTER SCIENCE AND TECHNOLOGY zhaohw@jlu.edu.cn

84

(5) NAND Flash 数据寄存器 NFDATA


- NFDATA 数据寄存器功能：完成 NAND Flash 的数据设置。
- 地址 = 0x4E000010，初始值 = 不确定，可读可写。

NFDATA	位	描述	初始值
NFDATA	[31:0]	NAND flash 的数据，在读时是读出的数据，在写时是编程 I/O 的数据。	—

Ji Lin University China COMPUTER SCIENCE AND TECHNOLOGY zhaohw@jlu.edu.cn

87

三星闪存芯片命名




Ji Lin University China COMPUTER SCIENCE AND TECHNOLOGY zhaohw@jlu.edu.cn

90

K9F1208U0C 与 S3C2440 外部连接

- **IO0-IO7** : 数据输入输出端, **命令、数据、地址**复用端口, 接 LDATA0-LDATA7。
- **RDY/nB** : Ready/Busy Output, **准备就绪/忙**输出, 接 FRnB。
- **nCE** : Chip Enable, **芯片允许**, 接 nFCE。
- **CLE** : Command Latch Enable, **命令锁存允许**, 接 CLE。
- **ALE** : Address Latch Enable, **地址锁存允许**, 接 ALE。
- **nWE** : Write Enable, **写允许**, 接 nFWE。
- **nRE** : Read Enable, **读允许**, 接 nFRE。
- **nWP** : Write Protect, **写保护**。

(1) **CLE** 有效时, 表示在 IO0-IO7 线上上传送的是“**命令**”信息。
(2) **ALE** 有效时, 表示在 IO0-IO7 线上上传送的是“**地址**”信息。




Ji Lin University China COMPUTER SCIENCE AND TECHNOLOGY zhaohw@jlu.edu.cn 91

K9F1208U0C NAND Flash 阵列组织


Page (页): 由“512 字节 (数据) + 16 字节 (校验)”组成。每页被分成 1st half 和 2nd half。
Block (块): 由 32 个页组成, 容量 = 32 页 × (512B + 16B) = 16KB + 512B。
K9F1208U0C: 有 4096 个块, 容量 = 4096(块) × 32(页/块) × (512 + 16) (字节/页) = 66 MB。
由于每页最后 16B 用于存储校验码, 所以实际容量 = 4096 × 32 × 512 = 64 MB。

按照 K9F1208 的组织方式, 可以分四类地址:
Column Address : 列地址, 字节数据在字节中的地址, 大小范围 0~255, 用 8 位 A[7:0] 寻址。
halfpage pointer : 半页地址, 半页在整页中的位置, 即在 0~255 空间还是在 256~511 空间, 用 A[8] 寻址。
Page Address : 页地址, 页在块中的地址, 大小范围 0~31, 用 5 位 A[13:9] 寻址。
Block Address : 块地址, 块在 flash 中的位置, 大小范围 0~4095, 用 12 位 A[25:14] 寻址。



Ji Lin University China COMPUTER SCIENCE AND TECHNOLOGY zhaohw@jlu.edu.cn 94

K9F1208U0C 读流程图




Ji Lin University China COMPUTER SCIENCE AND TECHNOLOGY zhaohw@jlu.edu.cn 97

S3C2440 的引脚配置

S3C2440 中 Nand flash 引脚状态定义

NCON0	GPB13	GPB14	GPB15
0: 256Words	0: 256Words	0: 3-Addr	0: 8-bit bus width
1: Advance NAND	1: 512Bytes	1: 4-Addr	1: 16-bit bus width

- K9F1208 的一页是 512byte, 所以 NCON 接低电平, GPB13 接高电平。
- K9F1208 需要 4 个地址命令, 所以 GPB14 接高电平。
- K9F1208 的位宽是 8, 所以 GPB15 接低电平。




Ji Lin University China COMPUTER SCIENCE AND TECHNOLOGY zhaohw@jlu.edu.cn 92

K9F1208U0C 读操作

- NAND Flash 以页为单位读写数据。
- 由于只有 8 个 I/O 引脚充当地址、数据、命令的复用端口, 所以每次只能传送 8 位地址, 这样就需要 4 个地址序列 (cycle): A[7:0]、A[16:9]、A[24:17]、A[25], A[8] 用命令控制。
- K9F1208 有 2 个读命令: 0x00 : 使 A[8]=0, 选上半页。0x01 : 使 A[8]=1, 选下半页。

读操作过程:

- (1) 发送读命令。
- (2) 发送第 1 个 cycle 地址 A[7:0]。
- (3) 发送第 2 个 cycle 地址 A[16:9]。
- (4) 发送第 3 个 cycle 地址 A[24:17]。
- (5) 发送第 4 个 cycle 地址 A[25]。
- (6) 读数据至页末。



Ji Lin University China COMPUTER SCIENCE AND TECHNOLOGY zhaohw@jlu.edu.cn 95


K9F1208U0C 读一页函数

```
#define READCMD0 0 // 读命令 1, 512 字节的 1st half 部分
static void ReadPage (U32 addr, U8 *buf) // 整页读取, addr: flash 中的第几页, // 即 flash 地址 >> 9 (右移 9 位)

{
    U16 i;
    NFChipEn(); // 使能 NandFlash
    WtNFCmd(READCMD0); // 发送读指令 0x00, 整页读取, 选用指令 0x00
    WtNFAAddr(0); // 写第 1 个地址, 即 A[7:0], 整页读取, 所以取 0
    WtNFAAddr(addr); // 写第 2 个地址, 即 A[9:16]
    WtNFAAddr(addr>>8); // 写第 3 个地址, 即 A[17:24]
    WtNFAAddr(addr>>16); // 写第 4 个地址, 即 A[25]
    InitEcc(); // 启动 ECC 校验
    WaitNFBusy(); // 忙则等待
    for(i=0; i<512; i++) // 循环读出一页数据
        buf[i] = RdNFData(i); // 片选禁止, 释放 NandFlash
    NFChipDs();
}
```

Ji Lin University China COMPUTER SCIENCE AND TECHNOLOGY zhaohw@jlu.edu.cn 98

K9F1208U0C 内部结构



Ji Lin University China COMPUTER SCIENCE AND TECHNOLOGY zhaohw@jlu.edu.cn 93

K9F1208U0C 的命令表

Function	1'st Cycle	2'nd Cycle	Acceptable Command during Busy
Read 1 读	00h/01h	-	
Read 2	50h	-	
Read ID	90h	-	
Reset	FFh	-	O
Page Program 写	80h	10h	
Block Erase 擦除	60h	D0h	
Block Protect 1	41h	-	
Block Protect 2	42h	-	
Block Protect 3	43h	-	
Read Status 读状态	70h	-	O
Read Protection Status	7Ah	-	


Ji Lin University China COMPUTER SCIENCE AND TECHNOLOGY zhaohw@jlu.edu.cn 96

K9F1208U0C 擦除操作

- Nand flash 以块为单位擦除数据。
- 在对 flash 进行写操作之前, 必须对其进行擦除操作, 因为 NAND flash 中的位只能从 1 变成 0, 不能从 0 变成 1, 所以要写进去必须通过擦除命令把相关块擦除为全 1。
- ECC : Error Checking and Correcting, 错误检查与校验。ECC 能纠正单比特错误和检测双比特错误, 而且计算速度很快, 但对 1 比特以上的错误无法纠正, 对 2 比特以上的错误不保证能检测。

擦除操作过程:


- (1) 发送擦除开始命令。
- (2) 发送第 2 个 cycle 地址 A[16:9]。
- (3) 发送第 3 个 cycle 地址 A[24:17]。
- (4) 发送第 4 个 cycle 地址 A[25]。
- (5) 发送擦除结束命令。



Ji Lin University China COMPUTER SCIENCE AND TECHNOLOGY zhaohw@jlu.edu.cn 99

```
static U32 EraseBlock(U32 addr) // 整块擦除 ( 即将整块的数据位全变为 1 )
{
    addr &= ~0x1f; // 因为是按块擦除，所以 page 地址清 0
    NFChipEn(); // 使能 NandFlash
    WrNFCmd(ERASECMD0); // 发送擦除命令 0x60
    WrNFAddr(addr); // 写第 2 个地址，即 A[9:16]
    WrNFAddr(addr>>8); // 写第 3 个地址，即 A[17:24]
    WrNFAddr(addr>>16); // 写第 4 个地址，即 A[25]
    WrNFCmd(ERASECMD1); // 发送擦除命令 0xD0
    WaitNFBusy(); // 忙则等待
    NFChipDs(); // 片选禁止，释放 NandFlash
}
```

- 写操作过程：
- (1) 发送写开始指令。
- (2) 发送第 1 个 cycle 地址 A[7:0] 。
- (3) 发送第 2 个 cycle 地址 A[16:9] 。
- (4) 发送第 3 个 cycle 地址 A[24:17] 。
- (5) 发送第 4 个 cycle 地址 A[25] 。
- (6) 写入数据至页末。
- (7) 发送写结束指令。



```
static U32 WritePage(U32 addr, U8 *buf) // 写整页， addr：flash 中的第几页，
// 即 flash 地址 >>9 ( 右移 9 位 )
{
    NFChipEn(); // 使能 NandFlash
    WrNFCmd(PROGCMDO); // 发送写开始指令 0x80
    WrNFAddr(0); // 写第 1 个地址，即 A[7:0]
    WrNFAddr(addr); // 写第 2 个地址，即 A[9:16]
    WrNFAddr(addr>>8); // 写第 3 个地址，即 A[17:24]
    WrNFAddr(addr>>16); // 写第 4 个地址，即 A[25]
    InitEcc(); // 启动 ECC 校验
    WaitNFBusy(); // 忙则等待
    for(i=0; i<512; i++)
        WrNFDat ( buf[i] ); // 循环写一页数据
    WrNFCmd(PROGCMDO); // 发送写结束指令 0x10
    NFChipDs(); // 片选禁止，释放 NandFlash
}
```