计数器

module Counter8(

```
input CLK,//时钟信号,上升沿有效
input rst n,//异步复位信号,低电平有效
output[2:0]oQ,//二进制计数器输出
output[6:0]oDisplay//七段数码管显示输出);
//Divider #(100000000) divider (CLK, \simrst n, clk);
JK FF JK1(CLK,1'b1,1'b1,rst n,oQ[0]);
JK FF JK2(CLK,oQ[0],oQ[0],rst_n,oQ[1]);
JK FF JK3(CLK,oQ[1]&oQ[0],oQ[1]&oQ[0],rst n,oQ[2]);
display7 utt({1 'b0,oQ}, oDisplay);
```

endmodule

计数器

```
module Divider(I_CLK,rst,O_CLK);
    input I CLK; //输入时钟信号, 上升沿有效
    input rst; //同步复位信号, 高电平有效
    output reg O CLK;//输出时钟
    parameter N=20;
    integer count=0;
        always@(posedge | CLK or posedge rst)
        begin
             if(rst)
                 begin
                   O CLK<=0;
                   count<=0;
                 end
             else
                 begin
                      if(count==N/2-1)
                           begin
                             O CLK<=~O CLK;
                             count<=0;
                          end
                      else
                         count<=count+1;</pre>
                 end
        end
endmodule
```

```
ram Module ram(clk,ena,wena,addr,data_in,data_out);
           input clk; input ena; input wena; input [4:0]addr;
           input [31:0]data in; output reg [31:0] data out;
           reg [31:0] mem[0:31];
           always@(posedge clk) begin //write to ram
             if(ena)
               begin
                   if(wena)begin //write to ram
                       mem[addr]<=data in;</pre>
                   end
                   else begin //read from ram
                       data_out<=mem[addr];</pre>
                   end
               end
               else
                   begin
                        data out<=32'bz;
                   end
               End
      endmodule
```


```
always@(posedge cik or negedge rst_n)
                                                                   read :begin
                                                 39
15
         if(!rst_n)
                                                 40
                                                                                if(addr<10'd1023)
16
             begin
                                                 41
                                                                                    addr<=addr+1'b1;
17
                  state<=write;
                                                 42
                                                                                else
                  addr<=10'd0;
18
                                                                                    begin
                                                 43
19
                 data<=10'd0;
                                                 44
                                                                                         addr<=10'd1023;
20
                 wren<=0;
                                                 45
                                                                                    end
21
             end
                                                 46
                                                                            end
22
         else begin
                                                                   default:state<=write;</pre>
                                                 47
23
             case(state)
                                                 48
                                                              endcase
                 write:begin
24
                                                 49
                                                          end
25
                               wren<=1;
                               if(addr<10'd1023)
26
27
                                   begin
                                        addr<=addr+1'b1;
28
29
                                        data<=data+1'b1;</pre>
30
                                   end
                               else
31
32
                                   begin
33
                                        wren<=0;
34
                                        addr<=1'b0;
35
                                        data<=1'b0;</pre>
36
                                        state<=read;
37
                                   end
```


38

39

end

read :begin





状态机

Finite State Machine

定义

- 有限状态机(Finite-State Machine,FSM),简称状态 机,是表示有限个状态以及在这些状态之间的转移和 动作等行为的数学模型。状态机不仅是一种电路的描 述工具,而且也是一种思想方法,在电路设计的**系统 级和 RTL 级**有着广泛的应用。
- 同步时序逻辑的设计,能够在有限个状态之间按一定要求和规律切换时序电路的状态。状态的切换方向不但取决于各个输入值,还取决于当前所在状态。

同步状态机


●同步状态机的结构

- 由状态寄存器(触发器)作为状态记忆部件(常用正跳边沿触发的D触发器)
- 仅当触发信号到达时刻才可能发生状态改变
- n个触发器最多有2ⁿ 个状态
- 两种同步状态机:

Mealy型-----下一个输出是当前状态和输入的函数下一个<mark>状态</mark>是当前状态和输入的函数Moore型-----下一个输出是当前状态的函数

下一个状态是当前状态和输入的函数

FSM的结构




- Current State Register
- Next State Logic: NS = f(PS, I)
- Output Logic

FSM的分类


- Moore型
- Mealy型
- Mealy/Moore混合型

Moore有限状态机模型




```
egin{array}{llll} I: 输入信号 & 0: 输出信号 \ PS: FSM当前状态 & NS: FSM下一个状态 \ NS & = f(PS, I) \ 0 & = h(PS) \ & FSM初始状态SO \ FSM包的状态SO \ PS & Clock有效跳变沿 \ \end{array}
```

Mealy有限状态机模型




```
I: 输入信号 0: 输出信号 PS: FSM当前状态 NS: FSM下一个状态 NS = f(PS, I) 0 = h(PS, I) FSM初始状态S0 异步复位信号有效 PS = NS Clock有效跳变沿
```

2024-12-22



FSM设计流程

- FSM电路有哪些状态,给 出这些状态的编码方式;
- 明确初始复位状态;
- 明确这些状态的转换关系, 和转换条件,
- 画出状态转换图
- RTL编码



FSM状态的存储方式

- 用什么器件来存储FSM的状态?
 - 时钟沿跳变触发器(Flip-Flop)
 - 电平触发的锁存器(Latch)
- N个状态的FSM,需要多少个Flip一Flop来存储 其状态?
 - 最少需 log₂N个;
 - 最多使用N个
 - 具体由状态编码方式决定

2024-12-22

FSM状态编码方式

- 顺序编码
- Gray编码
- One-hot编码
- Johnson编码
- 自定义方式

FSM的状态编码方式不同,实现FSM所需的Flip-Flop数目不同,FSM的状态转换逻辑、输出逻辑的复杂程度差别很大。

2024-12-22

FSM的常用编码实例

No	顺序编码	Gray码	Johnson编码	One一Hot编码
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14	0000 0001 0010 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101	0000 0001 0011 0010 0110 0111 0101 010	00000000 00000001 00000011 00000111 00001111 00011111 00111111	0000000000000001 0000000000000010 00000000
15	1111	1000	10000000	100000000000000

FSM各种状态编码的特点

- FSM的编码方式、决定了FSM所需要的Flip-Flop数目及FSM的输出 逻辑、状态转换逻辑的复杂性
- 顺序编码、Gray码使用最少的FlipーFlop;
- One-Hot编码使用最多的FlipーFlop;
- 采用顺序编码、Gray码、Johnson编码,FSM的状态转换逻辑、输 出逻辑较复杂,逻辑延时级数较多;
- 采用One-Hot编码,FSM的转态转换逻辑、输出逻辑相对简单, 速度快,但Flip一Flop的使用数量最多;

FSM三部分逻辑

• 当前状态寄存逻辑(次态方程

或状态转移)

次态方程
$$Q_i^{n+1} = h_i(X_1, X_2...X_n; Q_1^n, Q_2^n...Q_k^n)$$
 $i=1, 2, ...k$ (3)

• 下一状态逻辑(激励方程)

激励方程
$$Y_i = g_i(X_1, X_2...X_n; Q_1^n, Q_2^n...Q_k^n)$$

i=1, 2, ...k (2)

简单时

• 输出逻辑(输出方程)

输出方程
$$Z_i = f_i(X_1, X_2...X_n; Q_1^n, Q_2^n...Q_k^n)$$

常用方式: 时序逻辑和组合逻辑分开描述

i=1, 2, ...m (1)

2024-12-22

FSM设计描述的HDL编码形式(1)

当前状态逻辑

设FSM: 当前状态为PS、输入信号为I、下一状态为NS,输出为O

FSM时序块(初始状态设置、状态转移)描述形式:

可以采用always @(posedge clk or negedge Reset) 形式

FSM设计描述的HDL编码形式(2)

一大态逻辑

```
也可以在case语句前加一条语
always @(PS or I)
                            句: NS=ST0;
  begin
    case (PS)
      STO:
       描述FSM的函数 NS = f(ST0, I);
      ST1:
       描述FSM的函数 NS = f(ST1, I);
      STn-1:
       描述FSM的函数 NS = f(STn, I);
      default:
        描述FSM在缺省情形下的NS取值情形;
  2end22
```

FSM设计描述的HDL编码形式(3)

输出逻辑

```
FSM输出逻辑O的描述形式
```

```
always @(PS or I) -
  begin
    case (PS)
      STO:
       描述FSM的函数 O = h(ST0, I);
      ST1:
       描述FSM的函数 O = h(ST1, I);
      STn-1:
       描述FSM的函数 O = h(STn, I);
      default:
        描述FSM在缺省情形下的NS取值情形;
```

Moore机模型中, 输出逻辑只与当前 状态PS有关,与输 入信号I无关。 always @(PS)

O = h(Sti)

end

FSM设计描述的HDL编码形式(4)

——下一状态+输出


• FSM的下一状态逻辑、输出逻辑也可以放在同一个always描述块中加以描述,例如:

```
always @(PS or I)
 begin
   case (PS)
     STO:
      描述FSM的下一状态NS、输出逻辑O:
     ST1:
      描述FSM的下一状态NS、输出逻辑O:
     STn-1:
      描述FSM的下一状态NS、输出逻辑O:
     default:
       描述FSM在缺省情形下的NS、O的取值情形:
  end
```

2024-12-22


```
always @(posedge clk or negedge always @(PS or I)
Reset)
                                begin
  begin
                                  case (PS)
                                     STO:
   if (~Reset)
                                      描述FSM的函数 O = f(STC)
      PS <= FSM Initial State;
   else PS <= NS;
                                     ST1:
                                      描述FSM的函数 O = f(STI)
  end
always @(PS or I)
                                     STn-1:
  begin
   case (PS)
                                      描述FSM的函数 O = f(STn)
     ST0:
                                     default:
      描述FSM的下一状态NS、输出逻辑O;
                                       描述FSM在缺省情形下的
     ST1:
      描述FSM的下一状态NS、输出逻辑O取值情形;
                                 end
     STn-1:
      描述FSM的下一状态NS、输出逻辑O;
     default:
       描述FSM在缺省情形下的NS、O的取值情形;
  end
```

- 有限状态机的描述风格:
 - •One-always风格 一段式
 - •Two-always风格 二段式
 - •Three-always风格 三段式



一段式

·一段式的状态机描述方法是指将整个状态机写到一个always模块里,该模块描述当前状态转移,又描述状态的输入和输出。



```
20-output·z o; ₽
-4-Filename····: simple fsm moore 1 always ng.v
-5-Synthesizer-:-Quartus-II-8.1₽
                                           21-₽
·6·Description·:·1·always·block·for·moore·fsm·
                                           22 parameter · IDLE · · = · 2 b00; ₽
.7.Release....:Jun.05,2011.1.0₽
                                           23-parameter-50----=-2'b01; ₽
-8-*/↓
                                           24 parameter · S1 · · · · = · 2 ' b10; ₽
4.9-
10 · module · simple fsm · ( ₽
                                           25-₽
11···clk,⊬
                                           12···rst n, ₽
                                           27-reg·z o; ↔
13···w i,↔
                                           28-₽
14···z o⊬
                                           29-always@(posedge-clk-or-negedge-rst_n)↔
15.);
16-₽
                                           30...if (~rst n) {curr state, z o} <= {IDLE, 1'b0};</pre>
       ~Rst n
                                           31···else⊬
                                           32·····case (curr state)
                    w_i
                                           33......IDLE...: if (w i) {curr state, z o} <= {$0, ...1'b0}
     IDLE / z_o = 1'b0
                              S0/z_o = 1'b0
                                           34 · · · · · · · · · else · · · {curr state, · z o} · <= · {IDLE, · 1'b0};
                     ~W i
                                           35·····S0···:if·(w i) {curr state, z o} <= {S1, ···1'b1};
                                           36 ······else ····{curr_state, ·z_o} ·<= ·{IDLE, ·1'b0};
                              w_i
           ~W_i
                                           37·····S1····:if·(w i)·{curr state, z o}·<=·{S1,···1'b1};
                                           38.....else.....{curr state, z o}.<=-{IDLE, 1'b0};
                  S1/z_0 = 1'b1
                                           39·····default·:·····{curr state, z o}.<=-{IDLE, 1'b0};
                                           40····endcase₽
                    W_i
                                           41 -+
                                           42 · endmodule ₽
```

17-input··clk;₽

19·input·w i;

18 · input · · rst n; ₽


1./*.4


-3-4

-2-(C)-00Musou-2011-http://oomusou.cnblogs.com

二段式

- 二段式的状态机描述方法是指使用两个 always模块
- 一个always 模块采用同步时序的方式描述当前状态和下一状态的转移,
- 一个always 模块采用组合逻辑来描述下一状态和输出向量的赋值.





```
29 · / / · state · reg · + · next · state · logic ₽
30 always@(posedge clk or negedge rst_n) ↔
31····if·(~rst n)·curr state·<=·IDLE;↓
32···else↵
33·····case·(curr_state)
34·····IDLE····:•if·(w_i)·curr_state·<=·S0;↓
35·····state·<=·IDLE;↓
36·····s0····:·if·(w_i)·curr_state·<=·S1;
37·····state·<=·IDLE;↔
38······S1·····:·if·(w i)·curr state·<=·S1;
39·····curr_state·<=·IDLE;↓
40·····default·:····curr state·<=·IDLE;↔
11 · · · · · endcase ↔
```

```
43 · / / · output · logic ₽
44 · always@(*) ↔
45···case (curr state) ₽
46 · · · · · IDLE · · · · · z o · = · 1 ' b0; ↔
48 · · · · · S1 · · · · · : · z o · = · 1 ' b1; ↔
49····default·:·z o·=·1'b0;
```


51

```
//-state-reg -
                                     29 · / / · state · reg · + · next · st
always@(posedge-clk-or-negedge-rst_n) -
if (~rst_n) curr_state <= IDLE; </pre>
                                     30 always@(posedge clk or
· · else · · · · · · curr_state · <= · next_state; -
                                     31····if·(∼rst n)·curr sta
                                     32···else⊬
// next state logic 🕟 🖟
                                     33·····case·(curr_state) ↔
always@(*)
case (curr_state)
                                     34 · · · · · · · · i f · (w i
··· IDLE····: if (w_i) next_state = S0;
                                     35....else...
         else next_state = IDLE;
                                     36⋯⋯S0⋯⋯:·if·(<u>w_i</u>
  S0 · · · · : if (w i) next_state = S1;
      next_state = IDLE;
                                     37····else···
   S1 : if (w i) next state = S1;
                                     else next_state = IDLE;
                                     39····else···
   default : next state = IDLE;
                                     40····default·····
 endcase · · · · .
                                     11····•endcase
```

28 • ₽

三段式

 三段式的状态机描述方法是由二段式发展而来的, 在二段式两个always 的基础上又增加了一个alw ays 块来描述每个状态的输出。



```
//·state·reg ₄
always@(posedge clk or negedge rst_n) -
if (~rst_n) curr_state <= IDLE;</pre>
else curr_state <= next_state;
// next state logic 🕟 🖟
always@(*)
 case (curr_state)
 · · · IDLE · · · : if (w i) next state = ·S0;
            · · · · else · · · · · next_state = ·IDLE; •
    S0 : if (w i) next state = S1;
                else next state = IDLE; ₽
             : if (w i) next_state = S1;
                else · · · · next_state = IDLE; ₽
    default : · · · · next_state = IDLE; ↓
  endcase · · · · .
```

```
// output logic -
always@(*)↓
  case (curr_state)
    IDLE : z_0 = 1'b0;
    z_0 = 1'b0;
    S1····:z_o·=·1'b1; ↓
    default : z_0 = 1'b0;
  endcase -
```

使用3个always写法的优点


- 1.可忠实地反映出原本的Moore FSM硬件架构
- 2.可轻易地将state diagram改用Verilog表示
- 3.将Next state logic与output logic分开,可降低code的复杂,便于日后维护;

● 同步状态机的实现

状态分配:

- •二进制码表示状态的状态机
- •格雷(Gray)码表示状态的状态机
- •独热(One-hot)码表示状态的状态

设计举例



用可综合Verilog模块设计状态机的典型方法

```
module fsm(clock,reset,a,k2,k1);
   input clock,reset,a;output k2,k1;reg k2,k1;reg[1:0] state;
   parameter idle=2'b00,start=2'b01,stop=2'b10,clear=2'b11;
   always @(posedge clock)
   if(!reset)
       begin
         state<=idle;k2<=0;k1<=0;
       end
   else
```

```
case(state)
   idle:begin
        if(a)
                 begin
                          state<=start;</pre>
                          k1<=0;
                 end
                 else
                          state<=idle;</pre>
      end
  start:begin
        if(!a) state<=stop;</pre>
        else state<=start;</pre>
       end
```

```
stop:begin
         if(a)
         begin
                   state<=clear;</pre>
                   k2<=1;
         end
         else
                   state<=stop;</pre>
      end
clear:begin
         if(!a)
         begin
                   state<=idle;</pre>
                   k2<=0;k1<=1;
         end
         else
                   state<=clear;</pre>
       end
   endcase
endmodule
```

```
用可综合Verilog模块设计、用独热码表示状态的状态机
module fsm(clock,reset,a,k2,k1);
input clock, reset, a; output k2, k1; reg k2, k1; reg[3:0] state;
parameter
  idle=4'b1000,start=4'b0100,stop=4'b0010,clear=4'b0001;
   always @(posedge clock)
      if(!reset)
      begin
        state<=idle;k2<=0;k1<=0;
      end
   else
```

```
case(state)
   idle:begin
        if(a)
        begin
                 state<=start;</pre>
                 k1<=0;
        end
        else
                 state<=idle;
        end
   start:begin
        if(!a) state<=stop;</pre>
        else state<=start;</pre>
       end
```

```
stop:begin
       if(a)
       begin
               state<=clear;
               k2<=1;
       end
       else
               state<=stop;</pre>
     end
   clear:begin
       if(!a)
       begin
               state<=idle;
               k2<=0;k1<=1;
       end
       else
               state<=clear;
      end
   default:state<=idle;
   endcase
endmodule
```

用可综合Verilog模块设计的多输出状态机时常用的方法

```
module fsm(clock,reset,a,k2,k1);
input clock,reset,a;
output k2,k1;
reg k2,k1;
reg[1:0] state;
parameter idle=2'b00,start=2'b01,stop=2'b10,clear=2'b11;
   always @(posedge clock)
   if(!reset)
   begin
       state<=idle;
   end
else
```

```
//状态机
case(state)
   idle:begin
        begin
                state<=start;
        end
        else
                state<=idle;
      end
   start:begin
        if(!a) state<=stop;</pre>
        else
              state<=start;</pre>
      end
stop:begin
        begin
                state<=clear;
        end
        else
                state<=stop;</pre>
      end
```

```
clear:begin
       if(!a)
       begin
               state<=idle;
       end
             state<=clear;
       else
      end
  default:state<=2'bxx;</pre>
   endcase
always @(state or reset or a) //组合逻辑
   if(!reset) k2=0;
    else if((state==clear)&&a)
      k2=1;
    else k2=0;
                              //组合逻辑
always @(state or reset)
   if(!reset) k1=0;
    else if((state==idle)&&!a)
      k1=1;
    else k1=0;
endmodule
```

状态/输出图

状态/输出表

S0 /0	S	S*/C	
	SO	S1 /0	
S4 /1 S1 /0	S1	S2 /0	
	S2	S3 /0	
S3 /0 S2 /0	S3	S4 /0	
33 70	S4	S0 /1	
	-		

实现格雷码、独热码(一段、二段、 三段)

 https://blog.csdn.net/chenchen410/article/de tails/38759381