基于 ARM11 MPCore的多核间通信机制研究

邢向磊 周 余 都思丹(南京大学电子科学与工程系 江苏南京 210093)

摘 要 嵌入式应用中采用 SMP(对称多处理)系统所面临的主要难题是多处理器内核之间的通信。对 ARM_{11} MPCore处理器的多核间通信机制进行研究,并结合 $Linux_2$ 6 19对这 一通信机制的具体实现作深入分析,并在 ReaV iew Emulation Baseboard 上面进行相应的验证。实验结果表明,多核间通信机制可以使多线程之间的交互时间减小为原来的 16 7%,从而提升并行计算系统的性能。

关键词 ARM11 MPCore 多核间通信 Linux 处理器间中断

ON NTER-PROCESSOR COMMUNICATION MECHANISM BASED ON ARM11 M PCORE

XingXianglei ZhouYu DuSidan

(Department of Electronic Science and Engineering Nanjing University Nanjing 210093, Jiangsu China)

Abstract Interprocessor communication is a main problem in embedded applications adopting SMP (Symmetrical multi-processing) system. Based on the study of the interprocessor communication mechanism of ARMI 1 MPCore processor, in this article it analyzes the implementation of this mechanism in depth with linux 2 6 19. The corresponding validation has been done on the Realy iew Emulation Baseboard. The result of the experiment indicates that the interprocessor communication mechanism can reduce the interactive time of multith reading down to 16 7% of the original sequentially this raises the performance of the parallel computation system.

Keywords ARM11 MPCore Interprocessor communication Linux Interprocessor interrupt

0 引 🚖

多处理器时代已经悄然到来。MPCore可以综合多处理器基于 $ARMv_6$ 体系结构,可配置为 1到 4个处理器,性能可达 2600 Dhrystone MIPS 在 MPCore多处理器上实现了 Adaptive Shutdown技术和 ARM智能电源管理技术,降低了高达 85% 的 功耗 111。如图 1所示。




图 1 ARM 11 MPCore主要模块

信通道。孤立的多个处理器不可能构建一个良好的并行计算方案。对于有效的并行操作而言,采用多个处理器共享专用资源的方法来实现通信(例如对称多处理器系统中采用的共享存储)通常是不够的,必须增加其他的方法来充分支持多个处理器之间便捷的交互。 MPCore采用处理器间中断(IPI inter processor interrupt)来实现多核间通信机制。通过中断系统来激活另一个处理器,由中断控制器触发其他的处理器,使他们根据中断 ID信息,进行各自的处理。 MPCore多处理器核内集成了中断控制器,使访问中断系统更加高效。

1 MPCore分布式中断控制系统

MPCore在处理器内部引入了分布式中断控制系统。有效地解决了处理器间通信(interprocessor communication)问题。它由两部分组成:中断分发器(Intermpt Distributor)和 CPU接口单元(CPU Interfaces)。中断分发器收集所有的中断源,并把最高优先级的中断发送给相应的 CPU接口单元。 CPU接口单元处理优先级屏蔽和中断嵌套,当一个中断获得处理后,将会在中断确认寄存器(Intermpt Acknow ledge Register)中标记。 CPU接口单元会记录下中断的优先级并在相应 MP11 CPU的中断分发器中将其标记为活动的。当中断处理完毕后,将在中断结束寄存器(End of Intermpt Register)中标记完成的中断 ID(2)。

收稿日期: 2007-11-29。国家自然科学基金项目(60472026)。刑

构建一个并行计算系统. 必须在系统不同部分之间建立通 向磊. 硕士, 主研领域. 嵌入式系统. Linux系统。? 1994-2016 China Academic Journal Electronic Publishing House. All rights reserved. http://www.cnki.net

处理器间中断(\mathbb{P})是中断源的一种,被标记为每个 \mathbb{M} P11 \mathbb{C} PU的私有中断,中断 \mathbb{D} 为 \mathbb{D} 0- \mathbb{D} 15,并且只能被软件触发。

在中断分发寄存器组中与处理器间中断(PI)密切相关的是软中断寄存器(Software Interrupt Register), 触发 IP中断需要向这个寄存器写入目标处理器(CPU target)和中断 ID(interrupt ID)

在 CPU接口单元寄存器组中,与处理器间中断(IPI)密切相关的是中断确认寄存器(Interrupt Acknowledge Register)和中断结束寄存器(End of Interrupt Register)。响应 IPI时从中断确认寄存器获取被请求的 CPU和中断 ID 测试中断 ID是否为IPI(D在 0—15之间)。

确认是 PI后,跳转到 $do_i P$ 处理函数进行后续处理,并立即通知中断结束寄存器 (End of Interrup tReg s ten g

2 多核间通信机制的作用分析

在并行计算系统中,采用 IPI方案的一个最重要的原因是为了对多处理器上的多线程程序执行进行有效调度,减少多线程程序间交互的延迟时间。

操作系统在发生计时器事件或者类似的周期性外部中断的时候,都会重新对线程的执行进行调度。但是,如果某个线程触发了一个同步对象(这种情况会不规律的发生,而且不是周期性发生的),那么其他等待该对象的线程就必须执行。这些线程可以通过排队的方式在下一个周期性的中断信号来临时执行,但从处理器的角度来看,这种方法会相当浪费时间^[3]。举例说明,有 4个线程 thread, thread

另外一种方法是在程序设计的时候允许线程检测与其相关的其他线程的状态。但是这种程序设计方法有时甚至不能成为并行。由于所有线程都是在抢占环境中执行,线程只有在已经抢占了执行权且状态变量也发生了改变的条件下,才能真正开始执行。两个条件缺一不可,所以轮询存储器中的某个状态变量的模型不会总是有效。与 IP 访案的比较如图 2与图 3所示[3]。




图 2 程序设计中采用轮询同步线程的情形

通过采用 IPI方案,系统就能够确保在同步对象被触发之后,所有等待该同步对象的线程都能够立即执行,并且能够在可预知的延迟(IP延迟)之后开始执行。 IPI延迟比一般的采用




图 3 并行程序设计中采用多处理器间中断的情形

3 多核间通信机制在 linux内核中的实现

Linux内核在 2 6 15版本后对 MPC ore进行了全面的支持。本文以 Linux 2 6 19为基础对多核间通信机制的具体实现进行深入分析。多核间通信可分为通信发起部分和目标处理器响应部分。

3.1 通信发起

当一个 CPU核准备与其它处理器核通信时,它将通过 send _ iPi_message(cpumask_ t calmap enum iPi_mss_ &Pemss)发送处理器间中断信息。输入参数包括目标处理器 (全部在线处理器核或某些特定的处理器核)和消息类型。 Linux2 6 19下定义了四种消息 IPI_TMER, IPI_RESCHEDULE, IPI_CAL_L_FUNC, IPI_CPU_STOP, send iPi_message函数的主要工作为:

(1) 将消息以特定的形式保存成相应的目标处理器的私用数据。将 IP 指针关联到目标处理器的私用数据结构,以"位结构"保存信息类型。 Linux2 6 19下定义了四种消息,所以传递的信息转换为具有 0 ₹0001 0 ₹0010 0 ₹1110 0 ₹1111⋯等 16种可能的 iPi→ bits位组合结构形式。并且这个私有信息将由目标处理器取出。

(2)触发相应目标处理器核的 IPI中断:

```
static in line void smp_cross_cal( cpumask_t cal map) 
 { gic_{ra}ise_{so}ftirq(calmap_1); }
```

我们可以看到 $Linux_2$ 6 19 将中断 Dl 用作 Pl标记。其实在 MPCore中每个 MPl_1CPU 有自己的私有中断,其中 $D0-Dl_5$ 被用作 Pl中断标记 并且被软中断触发。这里仅使用了 Dl_1 其余留作扩展。对 $gic_1 raise_2 softin 进行分析:$

```
word gic_raise_softing commask_t commask_unsigned intirg)
{
unsigned longmap= * commask or commask);
write map << 16 | irg_gic_dist_base + GC_DIST_SOFTNT);
```

可以得出,writel(map<< 16 | i項 gic_dist_base + GIC_DIST_SOFTNT)完成了写入目标处理器(CPU target)和中断 ID (interrupt ID) 到软中断寄存器(software interrupt register)中。由此触发了 IP中断。

3.2 目标处理器响应

目标处理器核被触发中断后,自动跳转(硬件执行)到中断异常向量表中相应的入口点,并进行如下工作:从 CPU接口寄存器 (CPU interface register)中的中断确认寄存器 (Interrupt Acknowledge Register)中获取当前最高优先级的中断 ID 并验证是否为 IPI中断,如果是则调用 do_iP进行后续处理。

 (3)使用上面构建的机器码,用WriteProcessMem of 函数 重写这个函数的前 8字节:

WriteProcessMemory...GeCurrentProcess() (void *) PfrOrig bt NewBytes sizeo (DWORD) * 2 NULL);

现在, 当一个线程调用这个 API函数 (由 PszFuncName指 定)时,JUMP指令会将函数调用重定向到自定义函数(由 Pfi $H \odot k$ 指定),而在这个函数中可以执行任何代码。

考文献

- [1] 郑阿奇. V jual C++ 实用教程 [M] . 北京: 电子工业出版社, 2005
- [2] 王正军. V isual C++ 6. 0程序设计从入门到精通 [M]. 北京: 人民 邮电出版社,2006
- [3] 王艳平. W indows程序设计[M]. 北京: 人民邮电出版社, 2005.
- [4] 牛力 等. Visual C++. Net编程宝典[M. 北京:电子工业出版社 2006
- [5] 导向科技.注册表应用一点通[M].北京:人民邮电出版社,2005.

(上接第 10页)

iP中断响应函数 do iPi

asm [inkage void do IP](struct pt regs * regs)这个处理器间 中断处理函数中:

- (1) 获得当前的处理器 ₽
- (2) 获取当前处理器保护的 ₽数据结构;
- (3) 中断处理前保存寄存器组;
- (4) 增加 PI计数;
- (5)从 沪 → bits中提取信息;
- (6) 根据消息的类型进行相应的中断处理过程。

IPC机制在 Linux内核中的实验应用

IPC的一个主要作用是为了对多处理器上的多线程程序执 行进行有效调度,减小多线程程序间交互的延迟时间。 当一个 线程触发信号量唤醒阻塞在该信号量上的其他线程时将调用 try to wake upm try to wake up内部调用 smp send reschedule 最终由 send Pimessage实现 IPC机制, 经处理器内部中断 控制系统向目标处理器发中断信号,使目标处理器立即处理被 唤醒的线程。

IPC减小多线程交互延迟的作用可以通过如下方案验证。

- (1)利用 CPU的亲缘性(CPU affinity),将 4个线程指定在 4个不同的 CPU核上。
- (2)使 hread hread thread 阻塞在同一个条件变量上, 再由 hread 广播该条件变量, 唤醒其他线程。
- (3) 分别在采取 IPC机制与常规调度机制情况下,测量线 程被唤醒的平均响应时间。

在 Realview Emulation Baseboard上的测试结果如表 1所示。

表 1 PC与常规调度的多线程交互时间对比

| 响应时间 (us) | CPU ₁ | CPU2 | CPU3 | 平均时间 |
|------------|------------------|------|------|------|
| 常规调度 | 2632 | 7945 | 5228 | 5268 |
| 采取 iPi | 313 | 811 | 1509 | 878 |

从测试数据得: 采取 IPC机制后平均响应时间由 5268^{us}减 少到 878 us即多线程间的交互时间减少为原来的 16.7%,这说 明采取9平S机制可以提升多线器闸的交互性能lectronic Publishing House 机械工业出版社served. http://www.cnki.net

IPC机制在内核中的另一个主要应用 是完成时钟 中断的 处 理。在单 CFU系统中,时钟中断用来更新 jiffles 更新系统运行 时间, 更新资源消耗和处理器统计值等。在多核系统中每个活 动的 CPU核也会维护一个 time tick 而时钟中断却并非一定要 触发每一个 CPU核。在 MPCore中,时钟中断仅触发 CPU()而 其它 CPU的系统时钟则是由 CPU0通过 IPC机 send iPi mes. sage(mask IPI TMER)来维护的。

我们在 RealView Emulation Baseboard上对这一机制加以验 证。查看 / proc/ interrup 文件, 如图 4所示。




图 4 PC机制在 MPCore时钟中断中的应用

可以看到: RealView Timer Tick在各个 CPU核上的中断计 数。其中只有 CPUo有很大的计数,而 CPU1、CPU2 CPU3上的 计数均为 @ 这说明 MPCore采取 IPC机制简化了 SMP系统时 钟中断的处理。

5 结

本文阐明了并行系统需要采用多核间通信机制的原因,以 及如何实现这一机制。在硬件实现上选取以 ARM11 MPCore的 处理器间中断实现方案为代表: 在系统软件的实现上以 Linux 2 6 19内核为代表对这一机制进行了深入分析。并且分析了 多核间通信机制在并行系统中的典型应用。

在多处理器或多核系统中,多核间通信机制扮演着一个基 础而又重要的地位。理解和发展多核间通信机制,对于构建良 好的并行计算方案,减小多线程之间的同步交互时间,提升多线 程程序的性能等有着重要意义。

嵌入式系统设计者,一直努力使下一代产品具有更高的性 能,同时又有更低的功耗。 ARM11 MPCore通过在多个处理器 核 (可同时支持 4个)上实现应用的任务级并行提高了处理器 的性能并且具有动态 CPU使能以及智能电源管理技术。这使 得它非常适用于下一代高性能的无线、多媒体、移动消费产品。 目前,Linux 2 6内核已经对 MPCore进行了全面的支持。可以 预见,基于 Linux操作系统和 MPC ore的下一代嵌入式产品将会 很快出现在广大消费者面前。

参考文

- [1] ARM发布首个可综合多处理器内核[J.电子产品与技术, 2004
- [2] ARM11 MPCore Processor Technica | Reference Manua | R.
- [3] Shameem Akhter Jason Roberts 多核程序设计技术 通过软件多线 程提升性能 [M]. 李宝峰, 等译. 北京: 电子工业出版社, 2007.
- [4] Bovet D. Cesati M. Understanding the linux keme M. Oreilly No.
- [5] Robert Love Linux内核设计与实现[M]. 陈莉君, 等译. 北京: 机械 工业出版社.
- [6] Claudia Salzberg Rodriguez Linux内核编程[M]. 陈莉君, 等译. 北