# 实验一报告 基于 Verilog HDL 的数字电路设计(一)

### 实验目的

使用 Verilog HDL 语言设计以下功能模块,并在 FPGA 或仿真环境中验证其逻辑正确性:

- 1. 8 位带进位输入/输出的全加器
- 2. 3-8 线译码器
- 3. 8选1多路选择器
- 4. 4位可配置移位寄存器(含去抖模块)

### 实验一: 8 位带进位输入输出的全加器

#### 实验原理

全加器实现两个 8 位输入的加法,并处理进位输入(cin)与输出(sum[8])。通过控制信号 sel 选择是否累加先前存储的值,实现简单的带状态计算功能。

### 程序代码

```
module full_adder_8bit(
                                                                always @(posedge clk or posedge rst) begin
                     // 系统时钟
   input
               clk,
                                                                    if (rst) begin
                     // 异步复位,高电平有效
                                                                        stored_a \leftarrow 8'b0;
   input
               rst.
   input [7:0] a,
                       // 8 位输入
                                                                                <= 9'b0:
                                                                        sum
                      // 控制信号:
                                                                    end else if (sel == 1'b0) begin
   input
               sel,
                       // sel = 0: 更新存储值并输出当前输入
                                                                        stored_a \leftarrow a;
                       // sel = 1: 使用存储值与当前输入相加
                                                                        sum \leftarrow \{1, b0, a\} + cin;
                      // 进位输入
               cin,
                                                                    end else begin
   output reg [8:0] sum // 9 位输出(含进位)
                                                                        sum <= a + stored_a + cin;</pre>
);
                                                                    end
                                                                end
reg [7:0] stored_a;
                                                                endmodule
```

### 实验结果及分析



如图,加数已被设置为4,被加数为8,进位1,结果为8+4+1=13。

#### 问题与解决

问题:初始未考虑复位条件。解决:添加异步复位逻辑。

## 实验二: 3-8 线译码器

#### 实验原理

译码器将3位二进制输入转换为8位输出,每次仅一个输出位为0,其余为1。设定特定使能条件。

### 程序代码

```
module Decoder(
                                                                      3'b000: data_o = 8'b1111_1110;
   input [2:0] data_i, // 3 位输入数据
                                                                      3'b001: data_o = 8'b1111_1101;
                        // 3 位使能信号
                                                                      3'b010: data_o = 8'b1111_1011;
   input [2:0] en_i,
                                                                      3'b011: data_o = 8'b1111_0111;
   output reg [7:0] data_o // 8 位输出
);
                                                                      3'b100: data_o = 8'b1110_1111;
                                                                      3'b101: data_o = 8'b1101_1111;
                                                                      3'b110: data_o = 8'b1011_1111;
always @(*) begin
   if(en_i[0] || en_i[1] || !en_i[2])
                                                                      3'b111: data_o = 8'b0111_1111;
       data_o = 8'b1111_1111; // 使能无效,全部高电平
                                                                  endcase
                                                           end
       case (data_i)
                                                          end module\\
```

### 实验结果及分析



如图,选择位输入101,5号位灯熄灭。

## 实验三: 8选1多路选择器

## 实验原理

根据 3 位选择信号 sel, 从 8 位输入 in 中选出一个输出。

### 程序代码

```
module MUX(
                                                case(sel)
                                                                                                 3'b110: out <= in[6];
                     // 选择信号
   input [2:0] sel,
                                                    3'b000: out \le in[0];
                                                                                                 3'b111: out <= in[7];
                      // 8 路输入
   input [7:0] in,
                                                    3'b001: out \le in[1];
                                                                                             endcase
                      // 单比特输出
                                                    3' b010: out \le in[2];
   output reg out
                                                                                         end
);
                                                    3'b011: out <= in[3];
                                                    3'b100: out <= in[4];
                                                                                         endmodule
always @(sel) begin
                                                    3'b101: out <= in[5];
```

#### 实验结果及分析



如图,状态位为101(图误),输出了5位上的数据。

## 实验四: 4 位移位寄存器(含可配置功能与按键去抖)

### 实验原理

该模块支持:

- 可配置的移位方向(左/右)
- 移位模式(循环/逻辑补0)
- 支持按钮控制加载/移位动作
- 使用 debounce 去抖模块稳定按键信号

#### 程序代码(分模块)

#### 1. debounce (去抖模块)

```
module debounce(
                                                                    clean out <= 0;
   input clk,
                                                                end else begin
   input rst,
                                                                    shift_reg <= {shift_reg[126:0], noisy_in};</pre>
                                                                    if (shift_reg ==
   input noisy_in,
                                                         output reg clean_out
                                                                        clean out <= 1;
   reg [127:0] shift_reg;
                                                                    else if (shift reg ==
                                                         always @(posedge clk or posedge rst) begin
                                                                        clean_out <= 0;</pre>
       if (rst) begin
                                                                end
           shift_reg <=
                                                            end
endmodule
2. 移位寄存器模块
module configurable shift reg 4bit(
                                                                load d <= load;
    input clk,
                                                            end
    input rst,
                                                        end
   input start,
   input load,
                                                        always @(posedge clk or posedge rst) begin
   input dir,
                                                            if (rst)
                                                                q \le 4' b0000;
   input mode,
   input [3:0] d,
                                                            else if (load_pulse)
   output reg [3:0] q
                                                                q \leq d;
):
                                                            else if (start pulse) begin
                                                                if (dir) // 左移
reg start_d, load_d;
                                                                    q \leftarrow mode ? \{q[2:0], q[3]\} : \{q[2:0],
wire start_pulse = ~start_d & start;
                                                        1'b0};
wire load_pulse = ~load_d & load;
                                                                else
                                                                        // 右移
                                                                    q \le mode ? \{q[0], q[3:1]\} : \{1'b0,
always @(posedge clk or posedge rst) begin
                                                        q[3:1]};
   if (rst) begin
                                                            end
       start d <= 0;
                                                        end
       load_d <= 0;
   end else begin
                                                        endmodule
       start d <= start;
```


#### 3. 顶层模块 (整合输入输出)

```
module top(
                                        wire btn_load_clean;
                                                                                     .noisy_in(btn_load_raw),
                                                                                      .clean_out(btn_load_clean)
    input clk_100mhz,
    input rst,
                                         debounce u_debounce_start(
   input btn_start_raw,
                                            .clk(clk 100mhz),
   input btn_load_raw,
                                            .rst(rst),
                                                                                 configurable_shift_reg_4bit
   input dir,
                                            .noisy_in(btn_start_raw),
                                                                                 u_shift_reg(
                                                                                     .clk(clk_100mhz),
   input mode,
                                            .clean_out(btn_start_clean)
   input [3:0] d,
                                        );
                                                                                     .rst(rst),
   output [3:0] q
                                                                                     .start(btn_start_clean),
                                         debounce u debounce load(
                                                                                     .load(btn load clean),
                                            .clk(clk_100mhz),
                                                                                     .dir(~dir), // 与硬件方向开关
wire btn_start_clean;
                                            .rst(rst),
                                                                                 对应
```

实验一报告 3 / 4

end module

# 实验结果与测试图



如图所示。

# 问题与解决办法

问题描述	解决方法
按钮误触反复触发	添加 debounce 去抖模块
多模块连接逻辑不清	分层设计 + 顶层整合
忘记复位条件	每个 always 块加 rst 分支