南卷汇

2016年大二下数电期末试题汇总

南洋书院学生会

制作

试题

2015 数字电子技术与微处理器基础 1

2014 年数字电子技术基础期末 6

2011 年数字电子技术基础期末 10

2009 年数字电子技术基础期末 14

2008 年数字电子技术基础期末 17

2007 年数字电子技术基础期末 21

2006 年数字电子技术基础期末 25

2005 年数字电子技术基础期末 28

答案

2015 数学电子技术与微处理器基础答案..... 33

2014 年数字电子技术基础期末答案 35

南洋书院学生会

2015 数字电子技术与微处理器基础

一、填空题和判断题（正确打√，错误的打×，或填空，每小题 1 分，共 16 分）

1. 64.125 = _____B。
2. 100011010000B = _____H。
3. 2015 的 8421BCD是_____。
4. ADC的位数越多，能够分辨的最小输入电压变化量就_____。
5. 方波的占空比是_____。
6. 正数的原码、反码、补码是一样的。（ ）
7. 移位寄存器电路是同步时序逻辑电路。（ ）
8. EPROM存储的数据掉电信息丢失。（ ）
9. 可编程逻辑器件出厂后功能不能修改。（ ）
10. 数字信号在时间和幅度上都是离散的信号。（ ）
11. 用卡诺图化简逻辑函数时，约束项可当作 1，也可当作 0。（ ）
12. 计数器除了能对输入脉冲进行计数，还能作为分频器和定时器用。（ ）
13. 对逻辑函数$Y = AB + AB + BC + BC$利用代入规则，令$A = BC$代入，得$Y = BCB + BCB + BC + BC = BC + BC$成立。（ ）
14. 用GAL实现时序逻辑时，只能实现同步时序电路。（ ）
15. D触发器的特征方程是$Q^{n+1} = D$，与Q^n无关，因此不能实现时序电路。（ ）
16. 逻辑门输入信号 0 和 1 的范围分别比输出 0 和 1 的范围小。（ ）

二、填空题（每小题 1 分，共 10 分）

1. 在下列器件中，不可以输入模拟信号的是（ ）

   （a）斯密特触发器 （b）多路数据选择器 （c）传输门 （d）ADC

2. 时序电路状态转换图中，由一个状态转换到另一个状态，必须有有效（ ）

   （a）次态 （b）输入 （c）现态 （d）CP触发信号

3. 逻辑函数的表达方式中具有唯一性的是（ ）

   （a）真值表 （b）逻辑表达式 （c）逻辑图 （d）硬件描述语言

南洋书院学生会

4. 下列触发器和锁存器中，克服了空翻现象的有（　）

（a）同步D触发器　　（b）基本RS锁存器

（c）同步RS锁存器　　（d）边沿D触发器

5. 标准CMOS门电路中，两输入与非门的两个NMOS管是（　）

（a）串联　（b）并联　（c）混合　（d）断开

6. 欲对本大班 180 个学生以二进制编码表示，最少需要二进制码的位数是（　）

（a）5　　（b）6　　（c）8　　（d）60

7. 下列说法错误的是（　）

（a）半导体存储器的基本结构是由地址编码、存储矩阵和读写控制电路三大部分构成的

（b）组合逻辑电路的特点是电路中没有反馈，信号是单方向传输的

（c）静态RAM存储单元的主体是由一对互为反馈的倒相器组成的双稳态电路

（d）GAL和FPGA器件，掉电后配置信息都丢失

（e）动态RAM存储单元的结构比静态RAM存储单元的结构简单

8. 下列说法正确的是（　）

（a）双极型数字集成门电路是以场效应管为基本器件构成的集成电路

（b）门电路是时序电路的基本单元

（c）CMOS集成门电路集成度高，功耗低

（d）TTL逻辑门电路和CMOS集成门电路不能混合使用

9. 一个振荡器电路中晶振元件的标称频率是 6MHz，电容为 30pF。则该电路输出信号的频率是（　）

（a）12MHz　　（b）6MHz　　（c）3MHz　　（d）180MHz

10. 转换速度最快的ADC是（　）

（a）并行比较型　　（b）逐次渐近型

（c）双积分型　　（d）V－F变换型

三、（共 4 小题，每题 8 分，共 32 分）

1. 用卡诺图将逻辑函数$L=\sum(0,2,3,4,6)$化简为最简与-或式。

南洋书院学生会

2. 试写出图 1 所示电路中各输出与其输入的逻辑关系式。




图1

3. 试画出图题 2(a)电路中Q_1和Q_2的波形（已知CP_1和CP_2如图题 2(b)所示，假设触发器的初态均为 0）。




图2

4. 试用 74283 超前进位加法器设计一个将余三码$L_3L_2L_1L_0$转换为 8421BCD $A_3A_2A_1A_0$的逻辑电路，74283 的符号图如图 3 所示。




图3

四（10 分）、由 8-3 线优先编码器74148 构成的电路如图 4 所示，分析电路的逻辑功能，写出详细分析过程，并说明电路功能。

74148 功能表

输入								输出		
$\overline{EI}$	$\overline{I_0}$	$\overline{I_1}$	$\overline{I_2}$	$\overline{I_3}$	$\overline{I_4}$	$\overline{I_5}$	$\overline{I_6}$	$\overline{I_7}$	$\overline{A_2}$	$\overline{A_1}$	$\overline{A_0}$
1	×	×	×	×	×	×	×	×	1	1	1
0	1	1	1	1	1	1	1	1	Z	Z	Z
0	×	×	×	×	×	×	×	0	0	0	0
0	×	×	×	×	×	×	0	1	0	0	1
0	×	×	×	×	×	0	1	1	0	1	0
0	×	×	×	×	0	1	1	1	0	1	1
0	×	×	×	0	1	1	1	1	1	0	0
0	×	×	0	1	1	1	1	1	1	0	1
0	×	0	1	1	1	1	1	1	1	1	0
0	0	1	1	1	1	1	1	1	1	1	1




图4

五（6 分）、某数字系统扩展的存储器如图 5 所示，说明扩展存储器最多可以存储多少字节的数据？分析图中最左边 256×8 I 芯片的地址范围（用十六进制表示）？




图5

六（20 分）

1. 图 6(a)是 555 外接定时电阻R_1、R_2和电容C构成的电路，画出u_c和u_o的波形图，说明图 6(a)电路功能；555 的功能表见题后。
2. 如果希望将图 6(a)、(b)和(c)联合起来，由u_1输出锯齿波信号，图 6(c)方框应该是什么器件？（无需画出电路图）
3. 用同步级联方式将两片 16 进制计数器74161（见图 7）设计成一个 8 位二进制计数器；如果要求锯齿波信号周期是 $100T_{cp}$（T_{cp}为计数器时钟周期）。写出全局清零的反馈方程。计数器74161的功能表见题后。
4. 试用 74283 超前进位加法器设计一个将余三码$L_3L_2L_1L_0$转换为 8421BCD $A_3A_2A_1A_0$的逻辑电路，74283 的符号图如图 3 所示。




图6




图7

555 功能表

TH	$\overline{TR}$	$\overline{R_D}$	OUT	DIS
×	×	L	L	导通
$>\frac{2}{3}V_{CC}$	$>\frac{1}{3}V_{CC}$	H	L	导通
$<\frac{2}{3}V_{CC}$	$>\frac{1}{3}V_{CC}$	H	不变	不变
$<\frac{2}{3}V_{CC}$	$<\frac{1}{3}V_{CC}$	H	H	截止

74161 的功能表

CP	$\overline{CR}$	$\overline{LD}$	CT_P	CT_T	工作状态
×	0	×	×	×	异步清零
↑	1	0	×	×	同步预置
×	1	1	0	×	保持
×	1	1	×	0	保持
↑	1	1	1	1	加 1 计数

七、根据电路回答问题

1. 什么类型的 PLD？同步还是异步时序电路？Mealy 还是 Moore 型？

2. 分析逻辑功能，画出状态转换图。




图7

2014 年数字电子技术基础期末

一、 单项选择题（12 分）

1.一个 3 输入逻辑电路，只有输入 1 的个数是奇数，输出才为 1，则该电路的逻辑关系是_____。

A.与非　　B.或非　　C.同或　　D.异或

2.由 6 位寄存器组成的扭环移位寄存器可以构成_____进制计数器。

A.6　　B.8　　C.12　　D.16

3.TTL与非门输出正逻辑“1”时的电压范围是_____。

A.2.4V~5V　　B.−5V~25V　　C. 0V~0.4V　　D. 0.4V~2.4V

4.逻辑电路的输入端对地接20kΩ电阻，对于TTL电路，相当于接逻辑_____；对

南洋出品，必属精品

于CMOS电路，相当于接逻辑_____。

A.0，0　　B.0，1　　C.1，0　　D.1，1

5.若干个三态逻辑门的输出端连接在一起，能实现的逻辑功能是_____。

A.线与　　B.无法确定　　C.数据驱动　　D.分时传输数据

6.要用256×4的RAM扩展成$4K\times16$RAM，需选用$256K\times4$RAM_____片

A.8　　B.16　　C.32　　D.64

7.已知用卡诺图化简逻辑函数$L=\bar{A}\bar{B}C+A\bar{B}\bar{C}$的结果是$L=A\oplus C$，请问该逻辑函数至少有几个无关项？

A.1　　B.2　　C.3　　D.4

8.用_____个半加器和最少的门电路可以实现全加器的逻辑功能。

A.1　　B.2　　C.3　　D.4

9.在函数$L=AB+CD$的真值表中，$L=1$的状态共有_____个。

A.5　　B.6　　C.7　　D.8

10.一片 8 位DAC的最小输出电压增量为0.02V，当输入为 11001011 时，输出电压为_____。

A.2.62V　　B. 4.06V　　C. 4.82V　　D. 5.00V

11.如果将一个最大幅值为9.99V的模拟信号转换为数字信号，要求ADC的分辨率小于5mV，最少应选用_____位ADC。

A.9　　B.10　　C.11　　D.12

12.一个5V供电的TTL门要驱动12V的继电器线圈，应该选用_____逻辑门。

A.集电极开路门　B.三态逻辑门　C.TTL非门　D.CMOS逻辑门

二、填空题（每题 2 分，共 14 分）

1.$(10110.101)_B=(\quad\quad)_D$，$(5E)_H=(\quad\quad)_D$。

2.已知单位量化电压U_Δ，A/D转换器的输出数字量D_n为_____，n位ADC最大的输入电压U_{max}为_____。

3.一片 8 位ADC的单位量化电压为0.02V，采用四舍五入的量化方法，当输入电压为4.524V时，输出二进制数为_____。

4.逻辑函数$F=AB+BC+CD$写成最小项之和，其结果应为$F=\sum$m(　　)。

5.某EPROM有 8 位数据线，13 位地址线，则其存储容量为_____。

6.逻辑函数式$L=\overline{A\oplus B\oplus C}$写成标准与或式形式，结果为$L=\sum$m(_____)。

7.JK触发器的特性方程为_____。

三、（10 分）

1.用卡诺图将下列逻辑函数化简为最简与或式

$L=\bar{A}[\bar{B}C+B(C\bar{D}+D)]+AB\bar{C}D$

2.图 3 所示触发器的初始状态$Q=0$，试画出在触发脉冲CP作用下Q的波形。




图3

四、（10 分）试分析图 4 所示电路，写出逻辑表达式，分析整个电路具有什么逻辑功能？




图4

五、（10 分）用 1 片双四选一MUX74LS253和最少的门电路实现下列逻辑函数

$$S_i = A_i \oplus B_i \oplus C_{i-1}$$
$$C_i = (A_i \oplus B_i)C_{i-1} + A_i B_i$$




图5　74LS253 符号图

表 7.3.1　MUX74LS253 功能表

输入				输出
选通	地址		数据	
$\overline{EN}$	A_1	A_0	D_i	Y
1	×	×	×	(Z)
0	0	0	$D_0 \sim D_3$	D_0
0	0	1	$D_0 \sim D_3$	D_1
0	1	0	$D_0 \sim D_3$	D_2
0	1	1	$D_0 \sim D_3$	D_3

六、（10 分）用555定时器组成的电路图 6 所示。已知$R_1 = R_2 = 1k\Omega, C = 0.1\mu$F，$D_1$、$D_2$为理想二极管。

1.写出该电路的名称，画出u_c，u_o的波形（要标出电压值）

2.求u_o的频率f

3.求占空比的变化范围




图6

七、（10 分）指出图 7 所示电路中V、W、X、Y和Z点的频率。




图7

八、（10 分）用 16 进制同步加法计数器 74161（异步清零，同步置数）实现的计数器如图 8 所示，试分析该电路，

要求：

1.画出完整的状态转换图

2.画出CP作用下的Q_3的波形，说明是几分频

3.占空比为多少




图8

九、（14 分）电路如图 9 所示，IC_1功能表如图 9 所示。回答下列问题

1.分析框 I 内的电路（以Q_3为高位）；写出驱动方程，列出状态转换表，画出完整的状态转换图，说明是几进制计数器

2.画出框 II 内电路在时钟CK作用下的完整的状态转换图，说明是Q_3对CK几分频

3.根据IC_1的功能表，写出它的名称

4.若时钟脉冲CP的频率为$f_{CP}=360\text{kHz}$，说明当$A_1A_0=00,01,10,11$四种情况下，Q_3的频率分别为多少?




图9

表 9

A	A	Y
0	0	D_0
0	1	D_1
1	0	D_2
1	1	D_3

2011 年数字电子技术基础期末

一、选择题（12 分）

1．能实现分时传送数据逻辑功能的是_____。

A. TTL 与非门　　B. 三态逻辑门　　C. 集电极开路门　　D. CMOS 逻辑门

2．化简逻辑函数的目的是_____。

A.得到最简与或式　　B.最少的门实现　　C.用最少的 IC 实现　　D.无法确定

3．要设计一个能够测量供电电压为 15 伏数字电路中逻辑电平的逻辑笔，应该选用_____。

A. TTL 非门　　B. 三态门　　C. OC 门　　D. OD 门

4．仅用 8 个 74LS138 可以扩展得到 1 个_____线译码器。

A. 6-64　　B. 6-56　　C. 5-32　　D. 4-16

5．用两个与非门构成的基本 RS 锁存器 Q 的状态是在有效输入信号_____时变

南洋书院学生会

化。
A. 上升沿　　B. 下降沿　　C. 高电平　　D. 低电平

6．为了消除模拟开关导通电阻对转换精度的影响，可以采用_____网络 DAC。
A. 权电阻　　B. T 型电阻　　C. 倒 T 型电阻　　D. 权电流

7．由 8 为寄存器组成的扭环移位寄存器可以构成_____进制计数器。
A. 8　　B. 16　　C. 64　　D. 256

8．拟用可编程逻辑器件 2014 年 7 月 13 日 16:59:29、设计一个复杂的控制型数字系统且有硬件加密功能，应该选用的是_____。
A. CPLD　　B. FPGA　　C. GAL　　D. PAL

二、填空题（12 分）

1．145.6875=（　　）

2．对一个用电源V_{DD}供电的 CMOS 模拟开关，其电压的范围为_____。

3．要设计一个在连续 3 个时钟上升沿检测一个串行输入X是否出现 110 的检测电路，该电路的有效状态数应该为_____。

4．一种 DRAM4164 采用分时送入行和列地址信号，它只有 1 根数据输出线，8 根外部地址线，其存储矩阵的容量为_____。


5．如要用 ROM 实现 2 个一位 8421BCD 码的乘法运算，结果也为 8421BCD 码，则最少应选用_____的 ROM（地址线数×I/O 数）。

6．把一个 COMS 反向斯密特触发器的输入端对地接一个电容 C，再把它的输出输入端之间接入一个电阻 R，该电路可以实现的逻辑功能是_____。

三、（6 分）已知逻辑函数$F = \overline{A}B\overline{D} + \overline{B}\,\overline{C}D + \overline{A}\,\overline{B}D$的输入 $ABCD$ 是 8421BCD 码；用卡诺图将该函数化简为最简与或表达式。

四、（10 分）分析本题图示电路的逻辑功能，要求
（1）写出各功能块电路的逻辑函数，分析它们的逻辑功能；
（2）分析电路总体逻辑功能。

南洋书院学生会




图题4

五、（12 分）设计一个三变量多数表决逻辑电路。三个输出变量 *A*、*B* 和 *C*（1 为同意），其中 *A* 有否决权，即只有在 *A* 同意且多数同意时，提案才能通过（*L*=1）。要求：

（1）列出表决逻辑电路的真值表和逻辑函数；

（2）4 选 1MUX 的符号图和功能表如图题 5 和表题 5 所示，用 MUX 实现表决逻辑电路（要求有分析过程）。



图题 5

表题 5　4 选 1MUX 的功能表


E	A_1	A_0	D_i	Y
0	X	X	X	0
1	0	0	D_i	D_0
1	0	1	D_i	D_1
1	1	0	D_i	D_2
1	1	1	D_i	D_3

六、（18 分）同步时序电路如图题 6 所示，设备触发器的初态均为 0 态

（1）写三个向量方程；

（2）列出状态转换表、画出全状态转换图和波形图；

（3）说明电路的逻辑功能。



图题 6

七、（15 分）十六进制同步可预置集成计数器 74161 的符号图和功能表分别如图题 7、表题 7 所示。要求


（1）先用一个 74161 和一个门电路用反馈预置法设计十进制计数器；

（2）把该十进制计数器和另一个 74161 同步级连；

（3）最后设计成一个 24 进制 8421BCD 码计数器。

表题 7　74161 的功能表

CP	$\overline{CR}$	$\overline{LD}$	CT_P	CT_T	工作状态
×	0	×	×	×	清零
↑	1	0	×	×	预置数
×	1	1	0	×	保持
×	1	1	×	0	保持
↑	1	1	1	1	计数




图题 7 74161 的符号图

八、（10 分）由双集成单稳 4538 构成的电路如图题 6 所示，其中$C_1R_1 = 10\text{ms}$，$C_2R_2 = 1\text{s}$，要求

（1）分析开关 SW 打开时电路的工作原理，说明电路中按钮 *AN* 下端接Q_2比接地的优点；

（2）分析在电路稳定时闭合开关 SW 时电路的工作原理和功能。



九、（5 分）一个模拟输入信号u_1的最高频率f_H是 10KHz，如要求设计转换精度为±0.5%的模拟-数字转换电路，采样频率f_S至少是多少？是否要用采样保持电路？请选择 ADC 的类型、位数，并说明理由。

2009 年数字电子技术基础期末

一、选择填空题（10 分）

1．2008 个 1 连续异或的结果是_____。
A. 0　　B. 1　　C. 不唯一　　D. 逻辑概念错误

2．用原码输出的译码器实现多输出逻辑函数，需要增加若干个_____。
A. 与非　　B. 与非门　　C. 或门　　D. 或非门

3．能实现分时传送数据逻辑功能的是_____。
A. TTL 与非门　　B. 三态逻辑门　　C. 集电极开路门　　D. CMOS 逻辑门

4．在设计过程中，逻辑函数化简的目的是_____。
A. 获得最简与或表达式　　B. 用最少的逻辑器件完成设计
C. 用最少的集电门完成设计　　D. 获得最少的与项


5．欲增加集成单稳电路的延迟时间t_W，可以_____。
A. 提高V_{CC}　　B. 降低V_{CC}　　C. 增大C_X　　D. 减小R_X

二、填空题（10 分）

1．TTL 集成电路中，多发射级输入提高了电路的_____。

2．$(252)_D = (\quad\quad)_B$

3．一组合电路，A、B 是输入端，波形如图所示，L 的逻辑表达式为_____。



图题1.3


4．一片 8 位 DAC 的最小输出电压增量为 0.02V，当输入为 11001001 时，输出电压u_O为_____V。

5．低密度可编程器件的代表是_____。

三、（6 分）已知逻辑函数$F = \overline{A}B\overline{D} + \overline{B}\,\overline{C}D + \overline{A}BD$的化简表达式为$F = B \oplus D$，试求它至少有哪些无关项？


南洋书院学生会

四、（10 分）分析下图电路的逻辑功能，写出Y_1、Y_2的逻辑函数式，列出真值表，指出电路完成什么逻辑功能。



图题4

五、（20 分）用 *JK* 触发器设计如图所示功能的逻辑电路。




图题5

六、（15 分）试用 2 片 2-5-10 进制同步计数器 74290 级连起来设计一个 24 进制的计数器（如有必要可用少量门电路），画出逻辑电路图。

75290的功能表


CP_0	CP_1	R_{01}	R_{02}	S_{91}	S_{92}	工作状态
×	×	1	1	0	×	置 零
×	×	0	×	1	1	置 9
↓	0	×	0	×	0	FF_0计数
↓	0	0	×	0	×	FF_0计数
0	↓	×	0	×	0	FF_1~FF_3计数
0	↓	0	×	0	×	FF_1~FF_3计数



74290符号图


图题6

七、（15 分）分析图（a）所示的时序电路，画出状态转移图，并说明该电路的逻辑功能。



图题7

八、（10 分）本题图（a）是由 555 电路构成，如在其 C-V 端加上本题图（b）V_S电压，在 TR 端加触发脉冲，A 和 C 点低电平脉宽为 0.1*RC*，B 点低电平脉宽为 2 *RC*。要求①说明电路的功能；②画出u_O的波形，标明在 A 点的脉冲宽度；③定性说明 B 点电路能否正常工作，如不能应该如何处理？④定性说明 C 点u_O的脉冲宽度与 A 点的相比发生了如何变化？



图题8

九、（4 分）一个 8 位 D/A 转换器的最大输出电压为 5.10V，它的单位量化电压为多少伏？当输入代码分别为 10000000、10001000 时，输出电压u_O为多少伏？

2008 年数字电子技术基础期末

一、选择题（30 分）

1．与 TTL 集成电路相比，CMOS 集成电路的最大特点是_____。
A. 速度快　　B. 驱动能力强　　C. 功耗低　　D. 电压低

2．与数字量 A8H 等值的数为_____。
A. 200　　B. 100100000001　　C. 10011000B　　D. 168

3．一个 3 输入表决电路，只有 3 个输入都为 0，输出才为 1，则该电路的逻辑关系是_____。
A. 或　　B. 或非　　C. 与　　D. 与非

4．一个 2 输入 TTL 与非门的一个输入通过一个 10KΩ电阻接地，另一个输入接逻辑变量 *A*，该门输出是_____。
A. 0　　B. 1　　C. *A*　　D. $\overline{A}$

5．能够实现“线与”逻辑的门电路是_____。
A. 非门　　B. CMOS　　C. 三态门　　D. OC 门

6．TTL 集成门输出高电平下限值U_{OHmin}是_____。
A. 2.4V　　B. 3.6V　　C. 2V　　D. 1.4V

7．要获得 8K×8RAM，需要用 4K×4 的 RAM_____片。
A. 4　　B. 32　　C. 64　　D. 128

8．双积分型 ADC 的主要特点是_____。
A. 转换速度快　　B. 分辨率低　　C. 抗干扰能力强　　D. 抗干扰能力弱

9．数字系统中，常用_____电路，将输入缓变信号变为矩形脉冲信号。
A. 集成定时器　　B. 稳态触发器　　C. 多谐振荡器　　D. 施密特触发器

10. 存储器可分为_____两大类型。在计算机中，前者用于存储程序等固定内容，后者用于存放中间结果和临时数据。
A. ROM 和 RAM　　B. ROM 和 EPROM
C. 静态 RAM 和动态 RAM　　D. 双极型 RAM 和 ROM

二．（10 分）下列逻辑函数的输入变量 *DCBA* 是 8421 BCD 码，用卡诺图将它化简为最简与—或式。

$$Y=\overline{D}C\overline{A}+D\overline{C}\,\overline{B}\,\overline{A}+\overline{D}\,\overline{C}\,\overline{B}\,\overline{A}$$

南洋书院学生会

三、（4 分）图题 3（a）中触发器的初始状态$Q=0$，试画出在图（b）触发脉冲 CP 作用下 Q 的波形。




(a)　　(b)

图题 3

四、（8 分）某系列集成门电路的电流参数如下，试计算该系列门的扇出数是多少，并说明题图 4 电路中门 1 是否能带动同系列的门 2 和门 3 负载？

$(I_{IH})I_{IHmax} \leq 40\mu A$；（$I_{IS}$）$I_{ISmax} \leq 1.6mA$

$I_{OHmax} \leq 400\mu A$；$I_{OLmax} \leq 16mA$



图题 4


五、（10 分）某系统的显示器电路如图题 5 所示，表题 5 给出了电路中使用的数码管 3 个功能引脚关系。系统处理的数字量为无符号数，分析该显示电路，说明电路显示的数字量范围？

假设 4 个数码管对应的输入 8421BCD 码均为 0，说明电路连接确定的 4 个数码管的显示特点和显示结果？

如果某数码管 a 段始终不亮，写出这一故障的排查方法，确定故障原因。

表题 5 74LS74 BCD 七段显示译码器功能表

十进制数字或功能	输入						输出							
	$\overline{LT}$	$\overline{RBI}$	A_3	A_2	A_1	A_0	$\overline{BI}/\overline{RBO}$	$\overline{a}$	$\overline{b}$	$\overline{c}$	$\overline{d}$	$\overline{e}$	$\overline{f}$	$\overline{g}$
$\overline{BI}$	×	×	×	×	×	×	0	1	1	1	1	1	1	1
$\overline{RBI}$	1	0	0	0	0	0	0	1	1	1	1	1	1	1
$\overline{LT}$	0	×	×	×	×	×	1	0	0	0	0	0	0	0



图题5

六、（6 分）为燃油蒸汽锅炉设计一个过热报警装置。要求用三个数字传感器分别监视燃油喷嘴的开关状态、锅炉中的水温和压力是否超标。当喷嘴打开且压力或水温过高时，应发出报警信号。简述设计该报警器装置可以有几种方案？仅简述使用数电教材介绍的哪类器件实现，不需要具体设计过程。


七、（12 分）74161 是同步 16 进制加法计数器，74293 是 2-8-16 进制同步计数器，它们的功能表如本表题 7a 和 7b 所示。先分析图题 7 中 2 个计数器构成的进制数 N_1（74161 构成）和 N_2（74293 构成）分别是多少？然后，将它们级连起来构成一个 $N_1 \times N_2$ 进制的计数器，画出逻辑电路图。

表题 7b 74293 功能表

CP_0	CP_1	R_{01}	R_{02}	工作状态
×	×	1	1	清零
↓	0	×	0	FF_0计数
↓	0	0	×	FF_0计数
0	↓	×	0	FF_1~FF_3计数
0	↓	0	×	FF_1~FF_3计数


表题 7a 74161 功能表

CP	$\overline{CR}$	$\overline{LD}$	CT_P CT_T	工作状态
×	0	×	× ×	清零
↑	1	0	× ×	预置数
×	1	1	0 ×	保持
×	1	1	× 0	保持
↑	1	1	1 1	计数



图题 7

八、（20 分）分析图题 8 由 PLA 和 JK 触发器构成的电路的功能（要求写动方程、输出方程、状态方程、状态转换表、状态转换图等详细方程）。



图题 8

2007 年数字电子技术基础期末

一、单项选择（10 分）

1．用卡诺图化简具有无关项的逻辑函数时，若用圈 1 法，在包围圈内的×是按_____处理；在包围圈外的×是按_____处理。
（A）1、1；（B）1、0；（C）0、0；（D）无法确定。

2．2007 个 1 连续异或的结果是_____。
（A）无法确定；（B）0；（C）1；（D）逻辑概念错误。

3．一个 2 输入 TTL 与非门的一个输入通过一个 10kΩ电阻接地，另一个输入接逻辑变量 A，该与非门输出是_____。
（A）0；（B）1；（C）A；（D）$\overline{A}$。

4．已知用卡诺图化简逻辑函数$L=\overline{A}\,\overline{B}C+A\overline{B}\,\overline{C}$的结果是$L=A\oplus C$，请问该逻辑函数至少有几个无关项？
（A）1；（B）2；（C）3；（D）4。

5．若干个三态逻辑门的输出端连接在一起，能实现的逻辑功能是_____。
（A）分时传送数据；（B）无法确定；（C）数据驱动；（D）线与。

6．由 n 位寄存器组成的环形位移寄存器可以构成_____进制计数器。
（A）n；（B）2n；（C）4n；（D）无法确定。

7．要获得 64K×8 的 RAM，需要用 4K×4 的 RAM_____片。
（A）8；（B）16；（C）24；（D）32。

8．若停电数分钟后再恢复供电，不能保持逻辑功能的是_____。
（A）FPGA；（B）GAL；（C）HDPLD；（D）ROM。

9．一片 8 位 DAC 的最小输出电压增量为 0.02V，当输入为 11001011 时，输出电压U_o为_____。
（A）2.62V；（B）4.06V；（C）4.82V；（D）5.00V。

10．如果将一个最大幅值为 9.99V 的模拟信号转换为数字信号，要求 ADC 的分辨率小于 5mV，最少应选用_____位 ADC。
（A）8；（B）10；（C）12；（D）14。

南洋书院学生会

二、填空题（16 分）

1．$(6FB)_H=$（　　）$_D$
$(36)_D=$（　　）$_{8421BCD}$

2．已知逻辑函数$F=\overline{A}+B(\overline{C}+\overline{D})$，则该函数$F$的反函数$\overline{F}=$_____。

3．$A\oplus 1=$_____；$A\oplus 0=$_____。


4．函数$F=\overline{A}B+A\overline{B}$的与非—与非表达式为_____。

5．并行 ADC 的主要特点是_____；双积分型 ADC 的主要特点是_____。


6．当 ABCD=0110 时，函数$F=(A\odot C\odot D)\cdot(A\oplus B\oplus D)=$_____。

7．编程后 PAL 的阵列图如题 2.7 图所示，则输出函数$Y_0=$_____。

8．题 2.8 图所示的 8 位逐次渐进型 A/D 转换器中比较器输出的波形图。转换结束后，该次 A/D 转换的输出数据_____。



题 2.7 图



题 2.8 图

三（10 分）、
1．用代数法将下列逻辑函数化简为最简与—或式。

$$L_1=ABC+AB\overline{C}+A\overline{B}C+\overline{B}\,\overline{C}$$

2．用卡诺图将下列逻辑函数化简为最简与—或式。

$$L_2 = \overline{A}\,\overline{B}\left(C + \overline{C}\,\overline{D}\right) + \overline{A}BC + A\overline{B}\,\overline{D}$$


四（10 分）、集成单稳态触发器 74121（功能见功能表 1）组成电路如题 4 图（a）所示，要求

1．计算u_{O1}、u_{O2}的输出脉冲宽度；

2．若u_1如题 4 图（b）所示，试画出输出u_{O1}、u_{O2}的波形图。

表1　74121的功能表

输入			输出
$\overline{A}_1$	$\overline{A}_2$	B	Q
0	×	1	0
×	0	1	0
×	×	0	0
1	1	×	0
1	↓	1	⊓
↓	1	1	⊓
↓	↓	1	⊓
0	×	↑	⊓
×	0	↑	⊓



题4图

五（14 分）、有 4-16 线译码器 74154 及移位寄存器 74194（功能见表 2）构成的电路如题 5 图所示。


1．列出 74194 的态序；

2．画出 CP 及S_0、S_1、S_2、S_3、S_4、S_5、S_6和S_7的波形图；

3．说明电路的逻辑功能。

表2　74194的功能表

$\overline{CR}$	M_1	M_0	工作状态
0	×	×	置零
1	0	0	保持
1	0	1	右移
1	1	0	左移
1	1	1	并行输入




题5图

六（10 分）、同步 16 进制加法集成计数器 74161 的功能表和符号图分别如表 3 和题 6 图所示。试用 74161 和少量的与非门实现以下要求的电路，并画出相应的电路图。

1. 采用余 3 码用 74161 的同步预置端构成十进制计数器。
2. 用 74161 的同步预置端构成 00001~11000，M=24 的计数器。


表3　　74161的功能表

CP	$\overline{CR}$	$\overline{LD}$	CT_P	CT_T	工作状态
×	0	×	×	×	置零
↑	1	0	×	×	预置数
×	1	1	0	×	保持
×	1	1	×	0	保持
↑	1	1	1	1	计数



题6图


七（8 分）、在题 7 图所示电路中，若两个位移寄存器中的原始数据分别为 $A_3A_2A_1A_0 = 1001$，$B_3B_2B_1B_0 = 1001$，试问经过 4 个 CP 信号作用以后两个寄存器中的数据如何？这个电路完成什么功能？



题7图

八（12 分）、电路如题 8 图所示。

（1） 写出逻辑表达式；
（2） 列出真值表；
（3） 说明电路实现的逻辑功能。



题8图

九（10 分）、用 D 触发器构成$Q_2Q_1Q_0$按循环（000—001—011—111—101—100—000）规律工作的六进制同步计数器（要求有设计过程）

2006 年数字电子技术基础期末

一、选择填空题（10 分）

1．一个 3 输入表决电路，只有 3 个输入都为 0，输入才为 1，则该电路的逻辑关系是_____。
（A）或；（B）或非；（C）与；（D）与非。

2．一个 2 输入 TTL 异或门的一个输入通过一个 10KΩ电阻接地，另一个输入接逻辑变量 A，该门输出是_____。
（A）0；（B）1；（C）A；（D）$\overline{A}$。

3．TTL 门输出高电平下限值U_{OHmin}是_____。
（A）3.6V；（B）2.4V；（C）2V；（D）1.4V。

4．若干个三态逻辑门的输出端连接在一起，能实现的逻辑功能是_____。
（A）线与；（B）无法确定；（C）数据驱动；（D）分时传送数据。

5．与 TTL 逻辑门相比，CMOS 逻辑门最突出的优点是_____。
（A）可靠性高；（B）抗干扰能力强；（C）静态功耗低；（D）电源电压范围宽。

6．主从 *JK* 触发器的输出 *Q* 的状态是在时钟脉冲 *CP*_____时变化。
（A）上升沿；（B）下降沿；（C）高电平；（D）低电平。

7．要获得 128K×8RAM，需要用 4K×4 的 RAM_____片。
（A）16；（B）32；（C）64；（D）128。

8．最早出现利用编程可以改变逻辑功能的器件是_____。
（A）PROM；（B）PLA；（C）PAL；（D）GAL。

9．采样—保持器按一定采样周期把时域上_____信号变为时域上_____信号。
（A）连续变化的；（B）模拟；（C）离散的；（D）数字。

二、填空题（10 分）

1．$(1020)_D=(\quad\quad)_B$；$(E9)_H=(\quad\quad)_D$。

2．一个 5V 供电的 TTL 门要驱动 10V 供电的 CMOS 集成电路，应该选用_____逻辑门。

3．两种可防止空翻的触发器是_____和_____。

4．能对不规则输入脉冲进行整形的电路有_____和_____。

5．一片 8 位 DAC 的单位量化电压为 0.02V，当输入为 11001001 时，输出电压为_____。

6．一片 12 位 ADC 的最小分辨电压为 1.2mV，采用四舍五入的量化方法，若输入电压为 4.387V，则输出数字量为_____。


7．双积分 A/D 转换器最大的优点是_____。

三、（10 分）

1．下列逻辑函数的输入变量 *DCBA* 是 8421 BCD 码，用卡诺图将它化简为最简与一或式。

$$Y = \overline{D}C\overline{A} + D\overline{C}\,\overline{B}\,\overline{A} + \overline{D}\,\overline{C}\,\overline{B}\,\overline{A}$$

2.本题图（a）中触发器的初始状态 *Q*=0，试画出在图（b）触发脉冲 *CP* 作用下 *Q* 的波形。




(a)



(b)

图题3图

四、（10 分）双 4 选 1MUX74253 的符号和功能表如本题图和表所示，试用它和最少的门设计一个用 3 个开关控制一盏灯的逻辑电路，要求改变任何一个开关的状态都能改变灯的原有状态。




图题4图

表题4表

输入			输出
选通	地址	数据	
$\overline{EN}$	A_1 A_0	D_i	Y
1	× ×	×	(Z)
0	0 0	D_0~D_3	D_0
0	0 1	D_0~D_3	D_1
0	1 0	D_0~D_3	D_2
0	1 1	D_0~D_3	D_3

五、（15 分）试分析本题图所示电路，写出逻辑表达式，列出真值表，分析整个电路具有什么逻辑功能。



图题5图

六、（20 分）试用下降沿触发的 JK 触发器设计一个同步七进制加法计数器，写出状态转换真值表、全状态转换图、画出波形图和逻辑电路图（要求完整设计过程）。


七、（15 分）74161 是同步 16 进制加法计数器，74293 是 2-8-16 进制同步计数器，它们的功能表如本题表所示。先分析本题图中 2 个计数器的进制数N_1和N_2，再把它们级连起来构成一个$N_1 \times N_2$进制的计数器，画出该逻辑电路图。

表题7a　74161功能表

CP	$\overline{CR}$	$\overline{LD}$	CT_P	CT_T	工作状态
×	0	×	×	×	清　零
↑	1	0	×	×	预置数
×	1	1	0	×	保　持
×	1	1	×	0	保　持
↑	1	1	1	1	计　数

表题7b　74293功能表

CP_0	CP_1	R_{01}	R_{02}	工作状态
×	×	1	1	清　零
↓	0	×	0	FF_0计数
↓	0	0	×	FF_0计数
0	↓	×	0	FF_1~FF_3计数
0	↓	0	×	FF_1~FF_3计数



图题7图


八、（10 分）74LS123 是双单稳态触发器。它的功能表、符号和按键电路如本题表和图所示（$t_W = 0.45RC$）。试用 74LS123 设计

（1）脉冲发生电路，要求每按下一次按键（不考虑按键抖动），电路发出一个脉冲宽度为 2ms 的脉冲；

（2）单脉冲发生电路，要求每按下一次按键，电路立刻发出一个脉冲宽度为 2ms 的单脉冲，但按键抖动或 2s 以内重复按下按键不能发出多个脉冲。

表题8　74LS123的功能表

输入			输出
$\overline{R_D}$	$\overline{A}$	B	Q
0	×	×	0
×	1	×	0
×	×	0	0
1	↓	0	⊓
1	1	↑	⊓
↑	0	1	⊓



2005 年数字电子技术基础期末

一、选择填空题（10 分）

1．与 TTL 逻辑门相比，CMOS 逻辑门最突出的优点是：_____。

（A）可靠性高；（B）抗干扰能力强；（C）静态功耗低；（D）电源电压范围宽。


2．本题图中，驱动发光二极管的逻辑门应选用_____。

（A）TTL 非门；

（B）三态非门；

（C）集电极开路门；

（D）CMOS 逻辑门。



图题1. 2

3．由 n 组寄存器组成的环形移位寄存器可以构成_____进制计数器。

（A）n；（B）2n；（C）4n；（D）无法确定。

南洋书院学
南洋出品，必属精品

4．GAL 被称为低密度编程器件的代表是因为它_____。
（A）有一个可编程的“与”阵列和一个固定的“或”阵列；
（B）有一个固定的“与”阵列和一个可编程的“或”阵列；
（C）有一个可编程的“与”阵列和一个可编程的“或”阵列；
（D）每一个输出引脚上都集成了一个输出逻辑宏单元。

5．如要将一个最大幅度为 5.00V 的模拟信号转换为数字信号，要求 ADC 的分辨率小于 5mV，最少应选用_____位 ADC。
（A）9；（B）10；（C）11；（D）12。

二、填空题（10 分）

1．把十进制数转换成二进制数，常用的方法是直接用_____法。

2．CMOS 集成逻辑门中，_____和_____管总是成对出现。

3．要使 TTL 或门能正常工作，它多余的输入端应接_____或_____。

4．多路数据分配器 DMUX 一般用_____来实现。

5．通过联线就可以直接实现二分频电路的触发器有_____和_____。

6．一片 8 位 ADC 的单位量化为电压为 0.02V，采用四舍五入的量化方法，当输入电压为 4.524V 时，输出二进制数为_____。


7．一旦断电，就会丢失所有的逻辑功能的高密度可编程逻辑器件是_____。

三、（5 分）用卡诺图将下列逻辑函数化简为最简与—或式。

$L = \overline{ABD} + A\overline{BCD} + \overline{A}BD$

约束条件：$AB+AC=0$。

四、（10 分）本题图中的 74160 是同步十进制加法计数器，他们的初始状态$Q = 0$，试分析电路的逻辑功能，画出在 *CP* 触发脉冲作用下$Q_3 \sim Q_0$的波形图。



图题4


表题4　74160的功能表

CP	$\overline{CR}$	$\overline{LD}$	CT_P	CT_T	工作状态
×	0	×	×	×	清零
↑	1	0	×	×	预置数
×	1	1	0	×	保持
×	1	1	×	0	保持
↑	1	1	1	1	计数

五、（15 分）试用 2 个 74138 译码器和最少门电路设计一个 BCD 码监测及 BCD-10 线译码器。要求输入逻辑变量 *DCBA* 为 BCD 码时，输出$\overline{y_0}$~$\overline{y_9}$为正常译码输出，输出 Z 为高电平；输入为非 BCD 码时，输出$\overline{y_0}$~$\overline{y_9}$全为高电平，输出 Z 为低电平。

六、（15 分）试分析本题图所示电路，写出逻辑表达式，列出真值表，分析整个电路具有什么逻辑功能？

南洋书院学生会




图题6 逻辑电路图

七、（20 分）试用 *JK* 触发器和少量门电路设计一个三位循环码计数器，它的态序如表题 7 所示。要求画出状态转换图、写出 3 个向量方程和画出逻辑电路图。

表题 7 计数器态序表

计数顺序	Q_2 Q_1 Q_0			输出 Y
0	0	0	0	0
1	0	0	1	0
2	0	1	1	0
3	0	1	0	0
4	1	1	0	0
5	1	1	1	1
6	1	0	1	0
7	1	0	0	0

八、（15 分）图题 8 是一个程控波形发生器，其中 8 位 DAC 的单位量化电压为 0.5V 的阶梯波，试在表题 8.2 中填入 EPROM 中应存入的数据，并计算出u_2的周期。如果要调节u_2的幅度和周期，可以调节电路中的哪些参数？



图题8

表题8.1 74164的功能表

$\overline{CR}$	CP	$D_0=D_{SA}D_{SB}$	$Q_0Q_1\cdots\cdots Q_7$
0	×	×	0 0……0
1	↑	0	0 $Q_0\cdots\cdots Q_6$
1	↑	1	1 $Q_0\cdots\cdots Q_6$

表题8.2 EPROM中存入的数据表

地址输入	数据输出	地址输入	数据输出
$A_4A_3A_2A_1A_0$	$Q_3Q_2Q_1Q_0$	$A_4A_3A_2A_1A_0$	$Q_3Q_2Q_1Q_0$
00000		10000	
00001		10001	
00010		10010	
00011		10011	
00100		10100	
00101		10101	
00110		10110	
00111		10111	
01000		11000	
01001		11001	
01010		11010	
01011		11011	
01100		11100	
01101		11101	
01110		11110	
01111		11111	

2015 数学电子技术与微处理器基础答案

一、

1、1000000.001

2、8D0

3、0010000000010101

4、越小

5、50%

6-10 √√××√

11-16 √√×√××（T13 代入规则针对恒等式，代入等式两边左右相等 T15 含有触发器的肯定是时序电路，根据器件判断而不是特征方程 T16 输入允许范围大。噪声容限）

二、

1-5 bdada

6-10 cdcba


三、

1）提示：三变量卡诺图

2）$F_1 = \overline{AB} \cdot \overline{CD}$;


$X = 1$时，$F_2 = Z$；$X = 0$时，$F_2 = A\bar{B}$

3）



4）

南洋书院学生会



四、

$\overline{I_9}=0$且无论$\overline{I_8}$是否为低有效，$Y_3Y_2Y_1Y_0=1001$；$\overline{I_9}=1$且$\overline{I_8}=0$时，$Y_3Y_2Y_1Y_0=1000$。$\overline{I_9}$和$\overline{I_8}$都为高电平时，Y_3为低电平，74148的使能信号$\overline{EI}$有效，8-3 线优先编码器按照功能表功能工作。


整个电路实现了 10-4 线原码输出的BCD优先编码器，$\overline{I_9}$的优先级最高

五、

$256*4$；000H~0FFH

六、

1）是多谐振荡电路；u_c和u_o的波形如图 1（b）所示



(a) (b)

图1

2）图 6（c）方框应该是 8 位的DAC；

3）




图2

异步清零，100 = 1100100B，则全局反馈方程：$\overline{CR} = Q_6Q_5Q_2$

七、PLA：同步；Mealy型

$J_1 = K_1 = 1$

$J_2 = K_2 = X\overline{Q_1^n} + \bar{X}Q_1^n$

$Y = X\overline{Q_1^n} \cdot \overline{Q_2^n} + \bar{X}Q_1^nQ_2^n$

$CP_1 = CP_2 = CP$

$Q_1^{n+1} = J_1\overline{Q_1^n} + \overline{K_1}Q_1^n = \overline{Q_1^n}$

$Q_2^{n+1} = \left(X\overline{Q_1^n} + \bar{X}Q_1^n\right)\overline{Q_2^n} + \overline{X\overline{Q_1^n} + \bar{X}Q_1^n}Q_2^n$

$= X\overline{Q_1^n} \cdot \overline{Q_2^n} + \bar{X}Q_1^n \cdot \overline{Q_2^n} + \bar{X} \cdot \overline{Q_1^n}Q_2^n + XQ_1^nQ_2^n$

当X=0时

$J_2 = K_2 = Q_1^n$

$Y = Q_1^nQ_2^n$


$Q_1^nQ_2^n$	$Q_1^{n+1}Q_2^{n+1}$
00	01
01	10
10	11
11	00

当X=1时

$J_2 = K_2 = \overline{Q_1^n}$

$Y = \overline{Q_1^n}\overline{Q_2^n}$

$Q_1^nQ_2^n$	$Q_1^{n+1}Q_2^{n+1}$
00	11
01	00
10	01
11	10



二进制可逆计数器，当X = 0时，进行加法计数；X = 1时，进行减法计数。Y为进位或者借位位。

2014 年数字电子技术基础期末答案

一、

1-5 DDACA　6-10 DDBCB　11-12 CA

二、

1. 22.625，94
2. $[U_I/U_\Delta]$，$(2^n - 1)U_\Delta$
3. 11100010
4. $F = \sum m\,(3,6,7,11,12,13,14,15)$
5. $2^{13} \times 8(8\text{K} \times 8)$

6. $L=\sum m(0,3,5,6)$

7. $Q^{n+1}=J\overline{Q^n}+\overline{K}Q^n$

三、

1. $L=\bar{A}\bar{B}C+\bar{A}C\bar{D}+ABD$，卡诺图略(6')

2.$Q^{n+1}=\overline{Q^n}$，波形图略(4')

四、

$L=D_0\overline{A_1}\cdot\overline{A_0}+D_1\overline{A_1}A_0+D_2A_1\overline{A_0}+D_3A_1A_0$ (7')；四选一多路选择器(3')

五、

选A_i，B_i作为地址变量，

$S_i=\bar{A}_i\bar{B}_iC_{i-1}+\bar{A}_iB_i\overline{C_{i-1}}+A_i\bar{B}_i\overline{C_{i-1}}+A_iB_iC_{i-1}$


$=m_0C_{i-1}+m_1\overline{C_{i-1}}+m_2\overline{C_{i-1}}+m_3C_{i-1}$

取$D_0=C_{i-1}$，$D_1=\overline{C_{i-1}}$，$D_2=\overline{C_{i-1}}$，$D_3=C_{i-1}$

$C_i=\bar{A}_iB_iC_{i-1}+A_i\bar{B}_iC_{i-1}+A_iB_i$

$=m_1C_{i-1}+m_2C_{i-1}+m_3$

取$D_0=0$，$D_1=C_{i-1}$，$D_2=C_{i-1}$，$D_3=1$



六、


1.多谐振荡器；波形略

2.$f=\frac{1}{0.7(R_1+R_2+R_W)C}=1190\text{Hz}$

3.占空比范围 $\frac{1}{12}\sim\frac{11}{12}$

七、（略）

八、



1.状态转换图如图

2.Q_3对CP六分频。

3.占空比50%


九、

1.写出驱动方程和状态方程


$J_0=\overline{Q_1^n}\quad J_1=Q_0^n\quad K_0=K_1=1$

$Q_0^{n+1}=\overline{Q_1^nQ_0^n}\quad Q_1^{n+1}=\overline{Q_1^n}Q_0^n$

是 3 进制加法计数器



2. Q_3对CK十分频



3.根据IC_1的功能表，其为四选一数据选择器

4.当$A_1A_0 = 00,01$时，Q_3的频率是 12 kHz；$A_1A_0 = 10$时，Q_3的频率是 6kHz；$A_1A_0 = 11$时，Q_3的频率是 36kHz

南洋书院学生会



更多精彩，尽在南洋书院学生会微信公众号的南卷汇专栏，欢迎通过公众号提供题目或反馈错题信息，南卷汇需要您的支持。