

AN1709 应用笔记

ST微控制器EMC设计指南

前言

市场对更高性能、复杂度和更低成本的持续需求,要求半导体行业开发采用高密度设计技术和更高时钟频率的微控制器。这会不可避免地增加噪声排放和噪声敏感性。因此,应用开发者现在必须在固件设计、PCB布局和系统层面应用EMC"强化"技术。本应用笔记旨在介绍意法半导体微控制器的EMC特性和合规性,以帮助应用设计者获得最佳EMC性能。

目录 AN1709

目录

1	EMC	定义	6
	1.1	EMC	6
	1.2	EMS	6
	1.3	EMI	6
2	意法	半导体微控制器的EMC特性	7
	2.1	电磁敏感性(EMS)	7
		2.1.1 功能性EMS测试	. 7
		2.1.2 闩锁(LU)	11
		2.1.3 绝对电气敏感性	12
	2.2	电磁干扰(EMI)	14
		2.2.1 EMI辐射测试	14
		2.2.2 EMI级别分类	17
3	ST N	ICU设计策略和EMC特性	20
	3.1	敏感性2	20
		3.1.1 欠压复位(BOR)	20
		3.1.2 可编程电压检测器(PVD)	21
		3.1.3 I/O功能和属性	23
	3.2	发射	26
		3.2.1 内部PLL	26
		3.2.2 通用低功耗方法	27
		3.2.3 输出I/O电流限制和边沿时间控制	28
4	基于	MCU的应用的EMC指南 2	29
	4.1	硬件	29
		4.1.1 优化后的PCB布局	29
		4.1.2 供电滤波	30
		4.1.3 I/O 配置	31
		4.1.4 屏蔽	31
	4.2	ESD保护的处理预防措施	32
	4.3	固件	32
	4.4	EMC相关机构的网站链接	32

AN1709		目录
5	结论	33
附录A	2015年12月14日之前的EMI分类	34
版本历史	b 	36



表格索引 AN1709

表格索引

表1.	ESD标准	. 7
表2.	FTB标准	. 9
表3.	ST ESD严重性级别	10
表4.	ST行为类别	11
表5.	F_ESD / FTB目标级别和可接受限值	11
	F_ESD / FTB测试结果示例	11
	STM32L062K8闩锁测试结果示例	
	频谱分析仪分辨率带宽和频率范围(宽带EMI)	
表9.	STM32 EMI结果示例	19
表10.	频谱分析仪分辨率带宽和频率范围(窄带EMI)	35
表11.	文档版本历史	36
表12.	中文文档版本历史	36

图片索引

图片索引

图1.	ESD测试设备	8
图2.	接触模式放电中典型的ESD电流波形	
图3.	ESD发生器简图	9
图4.	FTB波形图	9
图5.	耦合网络	10
图6.	绝对电气敏感性测试模型	13
图7.	STM32测试板原理图示例	15
图8.	根据IEC 61967-2标准测试印刷电路板规格	16
图9.	IEC61967-2分类图表	18
图10.	ST内部EMI级别分类	18
图11.	ST微控制器中嵌入的特定功能的总览	20
图12.	欠压复位和复位	21
图13.	使用PVD监测VDD	22
图14.	数字输入/输出 - 推挽	24
图15.	数字输入/输出 - 真开漏输出	25
图16.	数字输入/输出 - 推挽输出 - 模拟复用器输入	
图17.	STM32时钟源 - 硬件配置	28
图18.	PCB板振荡器布局示例	29
图19.	减小PCB走线环路表面	30
图20.	电源布局示例	31
图21.	2015年12月14日之前ST内部EMI级别分类	34



EMC定义 AN1709

1 EMC定义

1.1 **EMC**

电磁兼容性(EMC)是指系统在受到其正常环境中存在的电磁现象干扰时正常工作以及不对 其他设备产生电气干扰的能力。

1.2 EMS

器件的电磁敏感性(EMS)水平是指对电气干扰和传导电气噪声的耐受能力。静电放电(ESD)和快速瞬变脉冲群(FTB)测试用于确定器件在不理想电磁环境中工作时的可靠性水平。

1.3 EMI

电磁干扰(EMI)是指设备产生的传导或辐射电气噪声水平。传导发射沿线缆或任何互联线路传播。辐射发射通过自由空间传播。



2 意法半导体微控制器的EMC特性

2.1 电磁敏感性(EMS)

执行两种不同类型的测试:

- 使用带电器件测试(功能性EMS测试和闩锁):在干扰测试期间监测器件行为。
- 使用不带电器件测试(绝对电气敏感性):在干扰测试后通过测试仪检查器件的功能性和完整性。

2.1.1 功能性EMS测试

执行功能性测试测量应用中运行的ST微控制器的稳健性。基于简单程序(通过I/O端口切换2个LED),通过2个不同EMC事件对产品施加干扰,直至发生失控情况(故障)。

功能性静电放电测试(F_ESD测试)

在任何新的微控制器器件上执行此测试。通过单次正极或负极放电分别测试每个引脚。这样可以对芯片进行内部故障调查,并为保护相关微控制器敏感引脚免受ESD的影响提供进一步的应用建议。

高静态电压具有自然和人为来源。一些特定的设备可以再现这一现象,以便在真实条件下测 试设备。下文描述了设备、测试顺序和标准。


意法半导体微控制器F_ESD合格测试使用表 1中给出的标准作为参考。

表1. ESD标准


欧洲标准	国际标准	说明
EN 61000-4-2	IEC 61000-4-2	引导ESD测试


F_ESD测试使用信号源和功率放大器在微控制器中生成高电平电场。绝缘体使用锥尖。将此锥尖置于接受测试的器件或设备(DUT或EUT)上,并施加静电放电(参见8 1)。





用于执行F_ESD测试的设备是一台符合IEC61000-4-2标准的NSC435发生器(TESEQ)。放电直接施加在MCU的每个引脚上。





1. R_{ch} = 50 $M\Omega$; Rd = 330 Ω .

快速瞬变脉冲群


此测试比功能性ESD测试更复杂,将在短时间内对器件施加大量发射干扰,用于检测不常见 和不可恢复(B或C类)的微控制器状态。通过电容耦合网络对微控制器电源线施加FTB干 扰(参见图 4)。

ST微控制器FTB测试符合表 2中给出的标准

表2. FTB标准


欧洲标准	国际标准	说明
EN61000-4-4	IEC 61000-4-4	快速瞬变





尖峰频率为5 kHz。发生器每300 ms产生持续15 ms的突发尖峰(75个尖峰)。 快速瞬变信号由电容Cc耦合到DUT器件(参见图 5)。





在地平面上执行测量。通过短线将发生器连接到地平面。电源线离地平面10cm。DUT在离地平面10 cm的绝缘体上。FTB电压值升高,直至器件故障。

严重性级别和类别有助于应用设计者根据敏感性水平(严重性级别)和行为类型(类别)确定适合其目标应用的ST微控制器。

ST严重性级别和表现类别

IEC 61000-4-2和IEC 61000-4-4标准并不专门针对半导体元件,例如微控制器。通常对系统的其他部件(例如连接器、电源线、电源)施加电磁干扰。受物理法则的制约,在到达微控制器之前,F_ESD和FTB测试的能量水平下降。ST收集了大量关于MCU在各种应用环境中的行为的统计数据,用来生成ST F_ESD或FTB测试电压与IEC 61000-4-2/61000-4-4严重性级别之间的关系表(参见表3)。

严重性级别	ESD(IEC 61000 -4-2) 设备标准 (kV)	FTB(IEC 61000 -4-4) 设备标准 (kV)	ESD ST内部EMC 测试(kV)	FTB ST内部EMC 测试(kV)
1	2	0.5	≤ 0.5	≤ 0.5
2	4	1	≤ 1	≤ 1
3	6	2	≤ 1.5	≤ 1.5
4	8	4	≤ 2	≤ 2.5
5 ⁽¹⁾	>8	>4	NA	> 2.5

表3. ST ESD严重性级别

除了这一严重性级别,还可以根据EN50082-2标准将ESD干扰下的MCU行为表现归入不同的表现类别(参见表 4):



表4. ST行为类别

A类	B类	C类	D类
未检测到故障	检测到错误但干扰消失 后自行恢复	需要外部用户操作才能 恢复正常功能	无法恢复正常功能

低于"可接受限值"的任何ST微控制器都会被拒绝(失败)。"目标级别"是ST用来定义良好EMS性能的级别。

B类的可能原因:

- 通过固件正确控制的寄生复位(理想情况)。
- 通过应用恢复被改写的外设寄存器或内存。
- 通过看门狗或其它固件恢复阻塞状态。

C类的可能原因:

- 应用不能恢复被改写的外设寄存器或内存。
- 需要外部用户操作的应用阻塞状态。

表 5显示了ST目标级别和可接受限值。

表5. F_ESD / FTB目标级别和可接受限值

	可接受限值	目标级别
F_ESD	0.5kV	>1kV
FTB	0.5kV	>1.5kV

在"可接受限值"和"目标级别"之间,器件相对容易受到噪声影响。在设计系统时应 特别注意避免敏感性问题。

表 6显示了F ESD / FTB测试结果在ST数据手册中的呈现方式。

表6. F_ESD / FTB测试结果示例

符号	额定值	条件	严重性/标准
V _{F_ESD}	施加在任意 I/O 引脚并导致功能性 故障的极限电压	T _A =+25 °C	2/A, 3/B
V _{FTB}	通过100 pF电容施加在VSS和VDD 引脚上并导致功能性故障的突发快 速瞬变电压	T _A =+25 °C	3/B

2.1.2 闩锁(LU)

静态闩锁(LU)测试

闩锁是指触发寄生晶闸管结构的过载产生高电流消耗的现象,需要断开电源才能恢复初始状态。



过载可以是电压或电流浪涌、电流或电压变化率过大或任何其他导致寄生晶闸管结构开始自持的异常情况。

如果通过低阻抗路径的电流的幅度或持续时间得到充分限制,闩锁不会损坏器件。

此测试符合EIA/JESD 78 IC闩锁标准。

真正的闩锁是自持的,并在触发后维持高电流状态,直至器件的供电电压被移除。如果仅触发电压被移处,大电流随之终止,则认为仅仅诱发进入了暂时闩锁状态。

为评估闩锁性能,需要对10个部分执行两项互补的静态闩锁测试:

- 申源过压(施加给每个电源引脚)模拟用户在电源上施加瞬态过电压的情形。
- 电流注入(施加给每个输入、输出和可配置I/O引脚)模拟应用导致施加给引脚的电压 高于最大额定值的情况,例如因振铃导致某个输入的电压严重高于V_{DD}或低于接地。

表 7显示了闩锁测试结果在ST数据手册中的呈现方式。

表7. STM32L062K8闩锁测试结果示例

符号	参数	条件	分类 ⁽¹⁾
LU	静态闩锁分类	T _A =+125°C,符合 JESD78A 标准	Ⅱ级A类

类别说明: "A"类为意法半导体内部规格。其所有限值均高于JEDEC规格,这意味着当器件属于A类时, 其规格超过了JEDEC标准。"B"类严格符合所有JEDEC标准(国际标准)。

动态闩锁(DLU)测试

当微控制器"运行"时,评估产品对静电放电的闩锁敏感性。

增大施加给元件每个引脚的静电放电,直至发生闩锁。结果得到发生闩锁前的最大容许电压。

DLU测试方法和特性:在微控制器运行时,对3个样品的每个引脚施加静电放电(一次正极测试,然后一次负极测试),以便评估动态模式下的闩锁性能。将电源设置为典型值,将振荡器尽可能近地连接到微控制器引脚,并将元件置于复位模式。

LU/DLU测试设备与功能性EMS测试使用的设备相同(参见图 1)。

2.1.3 绝对申气敏感性

执行此测试的目的是评估元件对ESD导致的破坏的耐受能力。

任何没有通过该电气测试程序的器件都会被视为失败。




使用自动ESD测试仪,根据每种引脚组合,对每个样本的引脚施加静电放电(一个正脉冲后 接着一个负脉冲,两个脉冲间隔一秒钟)。样本大小取决于器件供电引脚的数目(3个器件 *(n+1), 其中n = 供电引脚数目)。

通常模拟两种模型:人体模型(HBM)和充电器件模型(CDM)。在生产测试仪上重新测试所 有部件,确认静态和动态参数仍然符合器件数据手册(参见图 6)。

在两种模型中,部件在ESD干扰期间均不带电。

此项测试符合 JESD22-A114A/A115A 标准。参见图 6和以下测试顺序。



人体模型测试顺序

HBM ESD 脉冲模拟静电从人体到测试器件的直接转移。 100pF 电容通过开关元件和 1.5kΩ 串联电阻放电。这是目前使用最多的工业模型,用于对器件进行 ESD 敏感性分类。

- HV脉冲发生器通过S1加载CL。
- S1从发生器切换至R位置。
- CL通过R(身体电阻)向微控制器放电。
- 在脉冲传递周期后,为确保微控制器没有停留在充电状态,S2必须关闭10-100ms。在 传递下一个脉冲之前,S2必须打开至少10ms。

带电器件模型(CDM)

请参见应用笔记*静电放电敏感性测量(AN1181)*了解CDM的详细说明。



2.2 电磁干扰 (EMI)

2.2.1 EMI辐射测试

此测试符合IEC 61967-2标准。

它可以较好地评估应用环境中微控制器发出的辐射噪声。它考虑了MCU芯片和封装,后者会显著影响器件产生的辐射噪声。

一般而言, 在给定的封装系列中, 越小的封装生成的噪声越小。

封装生成EMI的水平从最高到最低依次为:

- SOP
- QFP
- TQFP
- FBGA
- CSP

在横向电磁模式单元(TEMCELL或GTEM)中执行测试,通过将测试板旋转90°,可以沿两个方向测量辐射噪声。

注: 自2015年12月14日起,发射测量频率范围的上限从1 GHz提高至2 GHz(采用不同设置)。附录A:2015年12月14日之前的EMI分类中描述了这些变化的原因和状态,以及100 kHz-1 GHz测量数据的分类方法。


测试说明

基于简单的应用运行固件,通过I/O端口切换2个LED。

IEC61967标准中与测试硬件相关的主要指示如下(参见图 8):

- 100 x 100 mm²板
- 至少2层板(理想情况为4层)。
- 两侧的5 mm导电边缘接地,用于接触TEMCELL。

图 7所示为MCU EMC测试板原理图的典型示例。





101.6 +/-1 mm [4.00 +/-0.04 inch] 平方 所有非接地层凹进至少1.6 mm [1/16 IN] 连接第1层至第4层的通孔带;通孔 间距 = 2.5 mm[0.1 lN],从边缘凹 进至少4.6 mm[0.18 lN] ,,,,,,,,,,, DUT 用于信号层表面安装垫或器件 引脚板通孔的区域 可选,4个孔,每个直径3.2 mm[0.125 IN],距 离板边缘5.1 mm[0.20 IN] └ 第1层包锡区域配置,最小宽度3.2 mm [0.125 IN], 最多凹进0.75 mm [0.03 IN], 可针对未来IC测试方法进行调整 DUT 这一侧和通孔周界内的所有额外元件和 标称厚度 支持芯片 1.6 mm 包锡 [1/16 IN] 内层 通孔周长 接地 第1层 第1层 - 接地 第2层 - 供电 第3层 - 信号 5倍视野 第4层 - 信号/接地 最大0.75 mm[0.03 IN] 可视需要增加额外信号层

图8. 根据IEC 61967-2标准测试印刷电路板规格



频谱分析仪设置

IEC61967-1标准描述了频谱分析仪的硬件和软件设置。尽管有这些指示,必须根据测量的信号类型选择分辨率带宽:窄带或宽带。

表 8显示了分辨率带宽(RBW)和发射测量频率范围。

表8. 频谱分析仪分辨率带宽和频率范围 (宽带EMI)

频率 范围(MHz)	分辨率带宽(RBW)	探测器
0.1 - 1	10 kHz	
1 - 10	10 kHz	
10 - 100	10 kHz	峰值
100 - 1000	100 kHz	
1000 - 2000	1 MHz	

2.2.2 EMI级别分类

EMI分类基于IEC61967-2国际标准 - 附录D-3(参见图 9)。

此标准描述的特性水平图提供了EMI频谱的综合和分类,以2个字母+1个数字的组合来表示。使用此方法,从此图中提取4个典型频谱模式(参见图 9),用于估计每次ST微控制器测量的EMI风险。图 11描述了这4种分类模式。









图10. ST内部EMI级别分类



注: 符合2级: 1 GHz以上无峰值检测。 符合1级: 500 MHz以上无峰值检测。



根据ST的经验,定义了每个EMI级别的相关潜在风险:

• 4级以上: EMI水平导致高风险

• 4级:可能需要成本来满足EMI合规性

3级:中等EMI风险2级:很小EMI风险1级:极低EMI风险

表 9显示了EMI测试结果在ST数据手册中的呈现方式。


表9. STM32 EMI结果示例

ACO. C. INICE EMISHANIA					
符号	参数	条件	监测的 频段	最大值与 [f _{OSC} /f _{CPU}]	单位
				8/216 MHz	
S _{EMI}	峰值	V _{DD} =3.6 V,T _A =+25 °C,BGA216封装, 符合IEC61967-2	0.1 MHz到30 MHz	3	-
			30 MHz到130 MHz	10	
			130 MHz到1 GHz	12	dBµV
			1 GHz到2 GHz	7	
			EMI 级别	3	



3 ST MCU设计策略和EMC特性

在新产品的初始规范中定义EMC特性,需要根据MCU的目标应用来鉴别EMC的约束规范。要了解在此处描写的特性哪些在产品中内置了,请参见特定产品的数据手册。



3.1 敏感性

3.1.1 欠压复位(BOR)

BOR的目的是确保微控制器始终在其安全工作区内工作(参见图 13)。就EMS而言,BOR的存在使MCU更稳健,当存在任何影响电源的外部干扰时,它确保应用能够安全地恢复。

当 V_{DD} 低于«最低工作 V_{DD} »时,微控制器的行为不再有保障。没有足够的电力用于解码/执行指令和/或读取存储器。当 V_{DD} 低于BOR值时,为防止不可预测行为,微控制器进入复位状态(内部复位高电平)。有多个迟滞级别用于避免微控制器重启时发生振荡。当发生BOR时,硬件置位。此位可用于恢复应用。

当 V_{DD} 供电电压低于 $V_{|T.}$ 参考值时,欠压复位功能生成静态复位。这意味着它为上电和掉电提供保护,确保微控制器处于复位状态(参见8 12)。

当MCU开始运行并消耗供电电流时,为避免寄生复位,压降的 V_{IT} 参考值低于上电的 V_{IT} 参考值(迟滞)。

当VDD低于以下值时, BOR电路生成复位:

- V_{IT+},当V_{DD}上升时
- V_{IT-},当V_{DD}下降时

图 12描述了BOR功能。

电压阀值可以通过选项字节配置为低, 中或高。

如果最小V_{DD}值(为振荡器频率提供保障)高于V_{IT},则MCU只能处于两种模式:


- 完全受软件控制
- 处于静态安全复位状态

在这些条件下, 始终可确保应用的安全操作, 无需外部复位硬件。

在欠压复位期间,NRST引脚保持低电平,从而允许MCU复位其他器件。

注: BOR允许在没有任何外部复位电路的情况下使用器件。

BOR是可选功能,可通过选项字节来选择。请参见产品规格。



3.1.2 可编程电压检测器(PVD)

类似于BOR,此功能通过确保微控制器在电源受到外部噪声干扰时的行为安全来改善EMS性

PVD也有不同值(高于BOR值约200mV),在BOR导致复位前使能预警。然后,在达到PVD 阈值时生成中断,请求某些用户操作等或准备让应用在中断程序中关闭,直至器件电源恢复 到正常水平(参见产品数据手册)。

示例

如果fcpll介于8 MHZ和16 MHZ之间,最低工作电压为3.5 V。

电压检测器功能(PVD)基于V_{IT}和V_{IT}参考值与V_{DD}主电源之间的模拟比较。为避免寄生 检测,电压下降的V_{IT-}参考值低于电压上升的V_{IT+}参考值(迟滞)。



PVD比较器的输出由应用软件通过实时状态位(PVDO)直接读取。该位为只读。

PVD电压阈值与通过选项字节配置的选定BOR阈值相关(参见相应的产品数据手册)。

如果使能PVD中断,将在电压达到 $V_{\text{IT+ (PVD)}}$ 或 $V_{\text{IT- (PVD)}}$ 阈值时生成中断(PVDO位翻转)。


如果存在压降,PVD中断将作为预警,允许软件在BOR复位微控制器前安全地关闭。(参见 图 13)。

上升沿上的中断用于通知应用VDD警告状态结束。

如果电压上升时间 t_{rv} 不足256或4096个CPU周期(取决于微控制器的复位延迟),在达到 $V_{IT+\ (PVD)}$ 时将不生成PVD中断。

如果t_{rv}大于256或4096个周期,则:

- 如果在达到V_{IT+ (PVD)} 阈值之前使能PVD中断,将收到2个PVD中断:第一个是在PVDE位置位时,第二个是在达到阈值时。
- 如果在达到V_{IT+(PVD)}阈值之后使能PVD中断,将只发生一次PVD中断。





3.1.3 I/O功能和属性

尽管为防止损坏,集成电路数据手册为用户提供了保守的限值和条件,但对于硬件系统设计者而言,了解内部故障机制在某些情况下十分有用:可通过可通过高明的保护设计降低MCU暴露于于非法电压和条件的风险。

由于定义故障时有大量变量发挥作用,因此不能对违反最大额定值和条件可能导致的所有损坏进行分类和预测:事实上,在施加过压条件时,对器件的影响可能存在显著差异,具体取决于批次间的过程变化、工作温度、微控制器与其他器件的外部接口等。

在后面几节中,将提供背景技术信息,以帮助系统设计者降低微控制器器件损坏的风险。

静电放电和闩锁

CMOS集成电路通常对暴露于高压静电十分敏感,可能对器件造成永久损坏:一种典型的故障是薄氧化层击穿,造成严重的电流泄漏,有时会导致短路。

闩锁是集成电路中发生的另一种典型现象:寄生双极型结构或可控硅整流器(SCR)的意外开启,可能导致过热并迅速毁坏器件。这些意外结构包含P型和N型区,它们相当于寄生双极型晶体管的发射极、基极和集电极:阱和衬底中的硅的大电阻充当SCR结构中的电阻。施加低于V_{SS}或高于V_{DD}的电压,当电流能够在SCR寄生电阻两端生成压降时,SCR可以开启;要关闭SCR,必须断开器件的电源。

ST微控制器设计中实施了可降低静电放电(ESD)和闩锁影响的布局和工艺解决方案。由于机制的破坏性,当然不能测试所有器件;为了保证产品的可靠性,按照意法半导体内部质量保证标准和建议(参见*第 2.1.2节: 闩锁(LU)*)对数组器件执行破坏性测试。

保护接口

尽管ST微控制器输入/输出电路的设计考虑了ESD和闩锁问题,但在ST微控制器引脚暴露于非法电压和高电流注入的应用和系统中,强烈建议用户实施降低损坏风险的硬件解决方案:低通滤波器和钳位二极管通常足以防止出现过载。

对于来自系统外部的信号,电压和电流超范围的风险更大,存在噪声影响或不受控尖峰的概率要高于内部信号;必须强调的是,在某些情况下,采用滤波器或其他专用接口电路可能会影响微控制器的整体性能,包括意外延时,并影响系统的整体速度。






图14. 数字输入/输出 - 推挽

内部电路:数字I/O引脚

图 14显示了ST微控制器引脚作为输入或输出工作时的示意图。电路实现了标准输入缓冲区和输出缓冲区推挽配置。很明显,尽管在使用输入部分时能够禁用输出缓冲区,缓冲区本身的MOS晶体管仍然能够影响暴露于非法条件的引脚的行为。事实上,输出缓冲区的P沟道晶体管实现了一个直接连接到V_{DD}的二极管(漏极的P扩散连接到引脚,N阱连接到V_{DD}),而输出缓冲区的N沟道实现到V_{SS}的二极管(P衬底连接到VSS,漏极的N扩散连接到引脚)。与这些二极管相并联,施加了专门电路(二极管和输入串联电阻)来保护逻辑电路免受ESD事件的影响。

这些附加器件的最重要特性是,当它们在超出限值的条件下操作时,不得干扰正常工作模式,从而避免永久损坏逻辑电路。

根据使用的MCU,通过写入I/O引脚的相应寄存器,也可以将一些I/O设定为开漏输出。输出缓冲区P沟道的栅极禁用:必须强调的是,P沟道晶体管在物理上仍然存在,因此连接 V_{DD} 的二极管工作。在某些应用中,可能出现施加给引脚的电压高于 V_{DD} 值的情况(假设外部线路保持高电平,而微控制器电源关闭):这种情况会通过二极管注入电流,可能永久损坏器件。

在任何情况下,当系统中的多个引脚连接到同一点时,将I/O引脚设定为开漏可能十分有用:当然,必须注意的是,为避免输出驱动器争用,任何时候都只能在软件中将其中一个引脚设定为输出;建议将这些引脚配置为输出开漏,以降低电流争用的风险。




图15. 数字输入/输出 - 真开漏输出

图 15所示为真开漏引脚原理图。这种情况下,为允许系统关闭微控制器的电源,并在引脚上保持高电压的同时不向器件注入电流,将断开到V_{DD}的所有路径(P沟道驱动器、ESD保护二极管和内部弱上拉)。这是在多个器件连接一个串行总线时可能发生的典型情况:如果一个器件没有参与通信,可通过关闭器件电源来禁用它,从而减少系统的电流消耗。

当向微控制器I/O引脚(两个版本,推挽和真开漏输出)施加非法负电压时,钳位二极管始终存在且激活(参见ESD保护电路和N沟道驱动器)。

内部电路:模拟输入引脚

图 16所示为模拟输入使用的内部电路。它主要是数字I/O,附带模拟复用器,用于选择模数转换器(ADC)的输入通道。

当暴露于非法电压环境时,复用器P沟道和N沟道的存在可能影响引脚行为。这些晶体管受低噪逻辑控制,通过AV_{DD}和AV_{SS}偏置,包括P沟道N阱:必须时常确认模拟电源和数字电源的输入电压值,从而避免(如不限制)可导致器件损毁的意外电流注入。






图16. 数字输入/输出 - 推挽输出 - 模拟复用器输入

3.2 发射

3.2.1 内部PLL

一些ST微控制器具有嵌入式可编程PLL时钟生成器,可以使用标准的3-25 MHz晶振获得各种内部频率(最高几百MHz)。通过这些方式,ST微控制器可与更便宜、中等频率的晶振一起使用,并且仍能提供高频率内部时钟以使系统性能最大化。高频时钟源包含在芯片内部,不经过PCB(印刷电路板)走线和外部元件。这减少了应用的潜在噪声发射。

PLL网络还对CPU时钟进行滤波,防止零星的外部干扰(短时脉冲波干扰)。

3.2.2 通用低功耗方法

低功耗振荡器

振荡器是一个主要的噪声源。为减少其噪声发射,对通过振荡器驱动的电流进行限制。

一些ST微控制器的主时钟可通过来自多振荡器模块(MO)的四种不同类型的源来生成。这使设计者能够在成本、性能和噪声发射之间选择最佳平衡。下面按照从噪声最大到最小的顺序列出了时钟源:

- 外部源
- 晶振或陶瓷谐振器
- 内部高频RC振荡器

针对给定频率范围对每个振荡器的消耗进行了优化,可通过选项字节进行选择。相关的硬件配置如图 17所示。有关每种配置的详细信息,请参见数据手册的电气特性部分。

外部时钟源

在外部时钟模式下,必须使用占空比约为50%的时钟信号(方波、正弦波或三角波)来驱动OSC1引脚,同时OSC2引脚接地。

晶振/陶瓷振荡器

此振荡器系列的优点是微控制器的主时钟精度非常高。必须通过选项字节从具有不同频率范围的5个振荡器中进行选择,以减少消耗(请参见微控制器数据手册了解关于频率范围的详细信息)。在多振荡器的该模式下,谐振器和负载电容必须尽可能地靠近振荡器的引脚,以尽量减小输出失真和起振稳定时间。负载电容值必须根据所选振荡器的不同做适当调整。

为避免振荡器启动所需的延迟,这些振荡器在复位阶段不停止。


内部 RC 振荡器

内部RC振荡器是最经济高效的解决方案,缺点是频率精度较低。其频率处于个位数低MHz 范围。此模式下,两个振荡器引脚必须接地。

工艺变化也会带来一些不同批次之间的差异(20-60%)。

一些ST微控制器(请参见产品规格)内置工艺补偿。此特性被称为"可调内部RC"。测试操作期间有一个流程,用于分析工艺变化,并相应地校准内部振荡器。这可以将内部RC精度提高到1%。用户也可以执行此流程:





ST多振荡器系统旨在提供灵活性,帮助系统设计者找到发射、精度和成本之间的最佳平衡。

内部调压器(适用于具有低功耗内核的MCU)

内部调压器用于从外部电源为一些ST微控制器内核供电。

调压器具有两种作用,降低了MCU内核带来的EMI:

- 降低CPU供电电压
- 将CPU供电和MCU外部供电隔离开。

关于如何使用振荡器的信息,请参见应用笔记"STM8S、STM8A和STM32微控制器振荡器设计指南"(AN2867)。

3.2.3 输出I/O电流限制和边沿时间控制

ST微控制器内置输出缓冲区,为避免切换时产生寄生振荡,对它们的切换速度进行了控制。 MCU设计在噪声和速度之间实现平衡。



4 基于MCU的应用的EMC指南

以下指南以从各种应用中获得的经验为基础。

4.1 硬件

主要的噪声接收器和发生器是印刷电路板(PCB)上的走线和接线,特别是靠近MCU的位置。因此,预防噪声问题的首要措施与PCB布局和电源设计有关。

一般而言,MCU周围的元件数量越少,抗噪能力越佳。例如,相比于内置存储器电路,无 ROM的解决方案通常对噪声更敏感,同时也是更大的噪声发生器。

4.1.1 优化后的PCB布局

噪声主要通过走线和元件(在激发后相当于天线)接收和发射。当电流、电压或电磁通量发生变化时,每个环路和走线均包含寄生电感和电容,会辐射和吸收能量。

由于MCU芯片的尺寸与EMI信号波长(在GHz范围内,通常为mm对EMI信号的数十cm)相比很小,因此MCU芯片本身对EMI具有高抗扰性并且生成的EMI很少。因此,具有小环路和短接线的单芯片解决方案可减少噪声问题。

PCB层面的初步措施是减少可能有的天线数量。在考虑连接到MCU的环路和接线(例如电源、振荡器和I/O)时应特别注意。振荡器环路以高频率工作,因此必须特别小心图 18。

同时降低走线的电感和电容通常较为困难。实际经验表明,在大多数情况下,电感是第一个要最小化的参数。





图18. PCB板振荡器布局示例

通过减小走线的长度和表面可以降低电感。这可以通过将走线环路布置在同一或互相重叠的 PCB层上相近的位置来实现(图 19)。这样得到的环路面积较小,电磁场可以彼此消减。

电感值与线环定义的面积之比约为10 nH/cm²。低电感接线的典型示例是同轴双绞线或具有一个接地层和一个供电层的多层PCB。由于走线被放大或电流中安装的多个并联的小电容,走线中的电流密度也可能变小。

严重情况下,MCU和PCB之间的距离,以及MCU与其环境之间环路的表面,都必须最小化。通过移除MCU封装和PCB之间的任何插座,用塑料MCU封装取代陶瓷MCU封装,或使用表面安装而不是双列直插封装,可以实现这一点。


注: 板过孔会产生电感。应尝试避免。如果需要,使用多过孔。



注: 使用双面PCB执行此测试。绝缘层厚度为1.5mm,铜厚度为0.13mm。板的总大小为65x200 mm。

4.1.2 供电滤波

应将去耦电容置于离MCU供电引脚非常近的位置,以减小产生的回路。它还应足够大,以便在电压不显著升高的情况下,通过输入保护二极管吸收来自MCU的寄生电流。可通过电解电容完板级褪耦(通常为10 μ F至100 μ F),因为此类电容中使用的介质可提供高电容容量。但是,这些电容在高频率(通常高于10 MHz)时的特性类似于电感,而陶瓷或塑料电容在更高频率时仍保持电容特性。例如,应使用 $0.1~\mu$ F至 $1~\mu$ F的陶瓷电容作为在高频率工作的重要芯片的高频供电褪耦。



4.1.3 I/O 配置

空(浮动)引脚对电路是一种潜在威胁。

最好应将应用中不使用的I/O引脚配置为输出低电平状态。这样还可以尽可能减少电流消耗。

在基于微控制器的应用中,主要发射源可以是高速数字I/O和通信接口,例如SPI、I2C时钟、USB或PWM。上升/下降时间十分重要。通常在设计中添加RC低通滤波器。

4.1.4 屏蔽

屏蔽有助于降低噪声敏感性和噪声发射,但其有效性直接取决于选作屏蔽层的材料(高磁导率、低电阻)以及经由低串联阻抗(低电感,低电阻)连接到一个包含去耦电容的稳定的电压源。

如果主要干扰的发生器靠近MCU板,并且可以确定为强dV/dt发生器(即变压器或速调管),则噪声主要通过静电场传播。噪声发生器和控制板之间的关键耦合是电容耦合。强导电屏蔽层(即铜)在控制板周围形成法拉第笼,可极大地提高抗扰性。

如果最强扰动源为dl/dt发生器(即继电器),则为强电磁场源。因此,屏蔽材料(即合金)的磁导率是提高板抗扰性的关键。此外,屏蔽层上孔的数量和尺寸应尽可能小,以提高其效率。



在严重情况下,在MCU下方植入接地板和移除器件与PCB之间的插座可以降低MCU噪声敏感性。事实上,两种措施都会显著缩小MCU、其电源、其I/O和PCB之间环路的表面。

4.2 ESD保护的处理预防措施

请参见应用笔记"静电放电敏感性测量"(AN1181),获取确定微控制器器件对ESD损坏的敏感性的详细程序说明。

4.3 固件

ST网站上有针对本部分的专用应用笔记(AN1015)。

4.4 EMC相关机构的网站链接

- FCC: 美国联邦通信委员会 http://www.fcc.gov
- EIA: 电子工业协会 http://www.eia.org/
- SAE: 美国汽车工程师学会 http://www.sae.org
- IEC: 国际电工技术委员会 -http://wwwiec.ch
- CENELEC: 欧洲电工标准化委员会 http://ww.cenelec.be
- JEDEC: 电子器件工程联合委员会 http://www.jedec.org

AN1709 结论

5 结论

对于任何微控制器应用,必须在开发项目刚开始时考虑EMC要求。ST微控制器数据手册中给出的标准、特性和参数将帮助系统设计者确定最适合给定应用的元件。必须采取硬件和固件预防措施以优化EMC和系统稳定性。



附录A 2015年12月14日之前的EMI分类

此信息是对第 2.2.1节: EMI辐射测试的补充。

自2015年12月14日起,发射测量频率范围的上限从1 GHz提高至2 GHz,从而增加了分辨率带宽(RBW)。这一变化源于微控制器的发展,现有微控制器内置更高频率(有时超过200 MHz)的内部时钟,具有更高的PLL乘法因子。这导致了更高频率宽带谐波发射。

因此,对ST内部EMI水平分类模式进行了更新和调整,以适应新的频谱分析仪设置。

对于在2015年12月14日之前在100 kHz - 1 GHz频率范围内执行的测量的相关数据,请参见图 21和表 10。




图21. 2015年12月14日之前ST内部EMI级别分类

根据ST的经验,定义了每个EMI级别的相关潜在风险:

- 4级以上: EMI水平导致高风险。
- 4级:可能需要成本来满足EMI合规性。
- 3级:中等EMI风险。
- **2级**:很小EMI风险。
- 1级: 极低EMI风险



表10. 频谱分析仪分辨率带宽和频率范围 (窄带EMI)

频率 范围(MHz)	分辨率带宽	探测器	
0.1 - 1	1 kHz		
1 - 10	1 kHz	峰值	
10 - 100	1 kHz		
100 - 1000	9 kHz		



版本历史 AN1709

版本历史

表11. 文档版本历史

日期	版本	变更
2003年9月	1	初始版本。
2016年2月3日	2	将IEC 1000标准更改为IEC 61000。 更改了第 2.1.1节: 功能性EMS测试中的NSG 435供应商。更新了表 3: ST ESD严重性级别。 更改了修改过的表 7中STM32L062K8的静态闩锁示例。 删除了第 2.1.2节: 闩锁(LU)中的表格ST72F521上的DLU测试结果。 第 2.1.3节: 绝对电气敏感性: - 增加了部件在ESD干扰期间不带电的说明。 - 删除了机器模型。 - 增加了第 节: 带电器件模型(CDM)。 更新了第 2.2节: 电磁干扰(EMI)。 第 3.1节: 敏感性: - 用欠压复位(BOR)替代了低压检测器(LVD)。 - 用NRST替代了RESET。 - 删除了图最高工作频率与供电电压。 - 用可编程电压检测器(PVD)取代了辅助电压检测器(AVD)。 - 删除了多VDD和VSS一节更新了第 3.2.1节: 内部PLL。 更新了第 节: 内部RC 振荡器和第 节: 内部调压器(适用于具有低功耗内核的MCU)。 在第 4.2节: ESD保护的处理预防措施中增加了托盘。增加了 附录A:2015年12月14日之前的EMI分类。

表12. 中文文档版本历史

日期	版本	变更
2017年12月12日	1	中文初始版本。

重要通知 - 请仔细阅读

意法半导体公司及其子公司("ST")保留随时对 ST 产品和 / 或本文档进行变更、更正、增强、修改和改进的权利,恕不另行通知。买方在订货之前应获取关于 ST 产品的最新信息。 ST 产品的销售依照订单确认时的相关 ST 销售条款。

买方自行负责对 ST 产品的选择和使用, ST 概不承担与应用协助或买方产品设计相关的任何责任。

ST 不对任何知识产权进行任何明示或默示的授权或许可。

转售的 ST 产品如有不同于此处提供的信息的规定,将导致 ST 针对该产品授予的任何保证失效。

ST 和 ST 徽标是 ST 的商标。所有其他产品或服务名称均为其各自所有者的财产。

本文档中的信息取代本文档所有早期版本中提供的信息。本文档的中文版本为英文版本的翻译件,仅供参考之用;若中文版本与英文版本有任何冲突或不一致,则以英文版本为准。

© 2017 STMicroelectronics - 保留所有权利

