

26 février 2020 Jean-Noël Bazin, Erwan Libessart (CentraleSupelec)

# Aide mémoire VHDL

Exemples et bonnes pratiques pour la conception VHDL orienté FPGA





# **Table des matières**

1	Avant propos	5
2	Introduction	5
3	À savoir	5
4	Le flow de conception FPGA	6
5	Les types en VHDL  5.1 std_logic  5.2 std_logic_vector  5.3 enumerate  5.4 unsigned/signed  5.5 natural/integer  5.6 array  5.7 record  5.8 line	7 8 8 8
6	Les opérateurs 6.1 Opérateur d'affectation	10 10 10 11
7	Constitution d'un fichier VHDL  7.1 Les commentaires et entête	12 12 13
8	Exemples de VHDL synthétisable  8.1 Les process  8.2 Transcription d'une table de vérité  8.3 Conversion de type avec la bibliothèque numeric_std  8.4 Affectation de valeurs avec la librairie numeric_std  8.5 Multiplexeur  8.6 Additionneur  8.7 Multiplieur  8.8 Registre simple  8.9 Registre à décalage  8.10 Compteurs  8.11 RAM  8.12 Machine à états finis (FSM)  8.13 Instanciation de composants	15 17 18 18 19 20 21 22 22
9	Exemples VHDL non synthétisable  9.1 Création d'un fichier de test bench  9.2 Manipulation de fichier texte	29
10	Simulation et Script Modelsim	31
11	Fichier de contrainte  11.1 Pour ISE	

### Table des matières

12 Nommage et convention de codage	33
13 Les 10 commandements de la conception de circuits intégrés numériques	34
14 Édition VHDL         14.1 Emacs       14.2 Notepad++	
15 Sources	35

# Listings

1	Type std_logic	
2	Type std_logic_vector	7
3	Accès aux bits d'un std_logic_vector	7
4	Type enumerate	8
5	Types unsigned et signed	8
6	Types natural et integer	8
7	Types array	
8	Accès aux élément d'un tableau	
9	Record	9
10	Record dans un tableau	9
11	Affectation	10
12	Opérateurs logiques	10
13	Cas de l'opérateur exponentiel synthétisable	10
14	Concaténation	11
15	Commentaires dans le code	12
16	Les bibliothèques de base	
17	Entity	
18	Architecture	
19	Un fichier VHDL complet	13
20	Process synchrone	14
21	Process asynchrone	
22	Process implicite	15
23	Process et structures conditionnelles if elsif else	
24	Process et structure conditionnelle <i>case</i>	
25	Équivalent en équations logiques	
26	Process implicite et structure conditionnelle <i>when else</i>	
27	Structure conditionnelle <i>when else</i> avec condition plus complexe	
28	Process implicite et structure conditionnelle with select	
29	conversions de types grâce aux fonctions de la bibliothèque numeric_std	
30	Affectation de valeurs décimales à des signaux binaire grâce à numeric_std	
31		
32	Multiplexeur décrit la structure when else	
33	Additionneur sans carry out	
34	Additionneur avec carry out	
35	Multiplieur	
36	Registre	
37	Registre à décalage	
38	Compteur avec le type unsigned	
39	Compteur avec le type integer	21
40	· ·	
41	Instanciation de composants	25
42	Test bench	28
43	Manipulation de fichier texte en simulation	30
44	instruction assert	31
45	Script modelsim pour automatiser une simulation	31
46	User Constraint File	
47	Convention de codage	33

# 1 Avant propos

Les pages qui suivent donnent quelques exemples de descriptions VHDL pour des fonctions logiques élémentaires en vue de la synthèse logique. Les solutions proposées ne sont pas exhaustives mais elles permettent d'assurer un circuit électronique correct à la synthèse.

Avant de se lancer dans l'écriture VHDL, il faut :

- décomposer le circuit en un ensemble de blocs élémentaires les plus simples possibles et avoir un schéma bloc complet et précis du circuit avec pour chaque bloc le nom des entrées-sorties;
- avoir une idée assez précise de la nature des opérateurs qui seront synthétisés : combinatoire ou synchrone par rapport à une horloge.

On pensera à utiliser des paquetages standards qui permettent d'assurer la portabilité du VHDL d'un outil à l'autre tel que numeric\_std.

### 2 Introduction

Un circuit intégré est réalisé à partir de sa description en termes d'opérateurs logiques, pris dans une bibliothèque, reliés par des connexions ou équipotentielles. Cette description s'appelle la netlist. Cette netlist peut être obtenue, soit par saisie de schéma, soit à partir d'une description en langage de haut niveau, par exemple VHDL.

Le rôle d'un circuit électronique est de traiter des signaux électriques présents sur ses entrées et de générer des signaux cohérents sur ses sorties en fonction du cahier des charges. Le signal est l'objet central du langage VHDL :

- > sa déclaration se traduit en synthèse par une équipotentielle :
- > son état est défini par le symbole d'affectation (connexion au sens électronique) " <= ".

ex : C <= A and B; (se lit C reçoit A et B) sera synthétisé par :




FIGURE 1 - Porte ET

Un signal doit être déclaré et typé avant d'être affecté.

# 3 À savoir

Le VHDL n'est pas sensible à la casse (minuscule/majuscule).

# 4 Le flow de conception FPGA




FIGURE 2 – Flow de conception FPGA (source : https://www.xilinx.com/itp/xilinx10/isehelp/ise\_c\_fpga\_design\_flow\_overview.htm)

La conception d'un circuit, et de ses sous module, suis en général la procédure suivante quand on cible un FPGA :

- > Description d'un golden model (VHDL non synthétisable, C, Python, Matlab) de référence;
- Conception sur papier d'une architecture;
- Description de cette architecture en VHDL synthétisable;
- ➤ Écriture d'une procédure de test (test bench, fichiers d'entrée, script d'automatisation ...);
- > Simulation comportementale
- > Si la simulation comportementale se déroule correctement, on procède à la synthèse
- Simulation post synthèse
- Si la simulation post synthèse se déroule correctement, on procède à l'implémentation (translate, map, place and route)
- Simulation post place and route
- Si la simulation post place and route se déroule correctement, on procède au passage sur FPGA
- Vérification du bon fonctionnement du circuit sur FPGA

Si une des Vérification retourne de mauvais résultats, il faut procéder la plupart du temps à des modifications dans la description VHDL du circuit.

# 5 Les types en VHDL

Il existe différents types de signaux en fonction des besoins. Chaque type est défini dans une bibliothèque.

### 5.1 std logic

Le type std\_logic est utilisé pour déclarer des signaux de 1 bit. Il fait partie de la bibliothèque standard std logic 1164. Ce bit peut prendre 9 états différents :

- '0': état logic bas;
- '1': état logic haut;
- 'Z': haute impédance;
- 'U': non définie (Undefined);
- 'X': conflit (drivers multiples);
- 'W': Inconnu (Weak);
- 'H': Inconnu, probablement haut (High);
- 'L': Inconnu, probablement bas (Low);
- '-' : Don't care

Seulement les trois premiers états sont cependant synthétisables. Donc si en simulation un des autres états est détecté, le design risque de ne pas se comporter comme prévu sur FPGA. C'est l'avantage de ce type, il est ainsi plus facile de débugger un circuit lors des simulations.

Déclaration :

```
Listing 1 - Type std_logic
1 signal C : std_logic;
```

# 5.2 std\_logic\_vector

Ce type est utilisé pour représenter des signaux composés de plusieurs bits, par exemple un bus, ou un signal de donnée. Il fait partie de la bibliothèque standard std\_logic\_1164. Chacun des bits composant ce vecteur possède les mêmes propriétés qu'un std\_logic. Il faut impérativement indiquer une taille à ce vecteur lors de sa déclaration :

```
Listing 2 - Type std_logic_vector
1 | signal C : std_logic_vector(7 downto 0); -- ici le signal est compose de 8 bits
```

Comme c'est un tableau, il est possible d'accéder à chaque élément qui le compose, en lecture comme en écriture, via des indices de type integer :

Listing 3 – Accès aux bits d'un std\_logic\_vector

```
1  signal D : std_logic;
2  signal E : std_logic_vector(3 downto 0);
3  .
4  .
5  .
6  C <= "11001001";
7  D <= C(3); -- 1
8  E <= C(4 downto 1); --"0100"</pre>
```

#### 5.3 enumerate

Ce type est utilisé notamment pour décrire les différents états que prendre un automate (machine d'état). La déclaration est de haut niveau, c'est à dire qu'elle ne fait pas intervenir de taille de vecteur etc. C'est le synthétiseur qui se charge de convertir les états en grandeur physique (ie. signaux électriques). Déclaration :

#### Listing 4 - Type enumerate

### 5.4 unsigned/signed

Ces types sont utilisés pour les opérations arithmétiques. Ils sont définis dans la librairie standard numeric\_std. Les signaux *signed* sont représentés en complément à 2. De la même manière que pour les vecteurs std logic vector, il faut impérativement indiquer une taille à ces vecteurs lors de leur déclaration :

```
Listing 5 – Types unsigned et signed
```

```
1 signal U : unsigned(7 downto 0);
2 signal S : signed(7 downto 0);
```

Il faut utiliser ces signaux en cas d'opérations arithmétiques, sinon il est préférable d'utiliser des std\_logic\_vector. De la même manière que pour les std\_logic\_vector il est possible d'accéder aux bits qui les composent via un indice de type integer.

### 5.5 natural/integer

Ces types de signaux peuvent aussi être utilisés pour des opérations arithmétiques, notamment pour la réalisation de compteur/décompteur. Le type natural est utilisé pour des signaux de données positives, integer pour des données positives et/ou négatives. Cette fois il n'est pas la peine de spécifier une taille de vecteur en nombre de bit, mais une plage de valeur lors de la déclaration. C'est le type utilisé en temps qu'index de vecteurs et de tableaux :

```
Listing 6 - Types natural et integer
```

```
1 signal N : natural range 0 to 17;
2 signal I : integer range -4 to 29;
```

Si on indique pas de plage de valeur, par défaut la plage est de  $0 \to 2^{32}-1$  pour un *naturel* et  $-2^{31} \to 2^{31}-1$  pour un *integer*. Il est donc important, pour éviter d'utiliser plus de ressource que nécessaire de contraindre correctement la plage de valeur possible.

# 5.6 array

Le type array sert à construire des tableaux de signaux, ou de tableau (tableau à 2 dimensions et plus). Le plus souvent, ce type sert à décrire des mémoires : tableau à 1 dimension de signaux. Dans le cas de tableaux de dimension supérieure ou égale à 2 se pose le problème de l'utilisation des ressources. En effet pour ce type de tableau un nombre très grand de multiplexeur est nécessaire. Exemple de déclaration :

```
Listing 7 — Types array

1 | type ram_type is array (5 downto 0) of std_logic_vector(7 downto 0);
```

On définit un type ram\_type composé de 6 signaux de 8 bits. Un signal de ce type est alors adressable aussi bien en lecture qu'en écriture. L'index utilisé doit être de type *integer*.

Listing 8 – Accès aux élément d'un tableau

```
1 signal Tableau : ram_type;
2 signal indice : integer range 0 to 5;
3 signal SC_sortieTableau : std_logic_vector(5 downto 0);
4 .
5 .
6 .
7 Tableau(indice) <= "100011";
8 SC_sortieTableau <= Tableau(indice);</pre>
```

#### 5.7 record

Le type record sert à construire des structures de données pouvant être hétérogènes. C'est l'équivalent des *struct* en C.

Listing 9 - Record

```
type my_record is record
2
         value_1 : std_logic_vector(7 downto 0);
        value_2 : std_logic;
3
4
         value_3 : integer range -12 to 14;
5
         value_4 : my_type; -- on peut inclure ses propres types dans les records
6
    end record
7
8
9
10
    signal SC_dataInput : my_record;
11
12
13
14
    SC_dataInput.value_1 <= "01001101";</pre>
    SC_dataInput.value_3 <= 7;</pre>
15
16  0_output <= SC_dataInput.value_2;</pre>
```

Il est possible d'utiliser des record dans des tableaux :

Listing 10 - Record dans un tableau

```
1     type my_array is array (12 downto 0) of my_record;
2     .
3     .
4     .
5     signal SR_Data : my_array;
6     .
7     .
8     .
9     SR_Data(4).value_1 <= "01001101";</pre>
```

#### **5.8** line

Il est possible de manipuler des fichiers textes en VHDL pour faciliter les simulations. La manipulation de fichiers n'est évidement pas synthétisable, ça n'a pas sens sur FPGA ou ASIC. Le type line est le type qui permet comme son nom l'indique de manipuler des lignes.

L'utilisation de ce type est expliquée dans la section 9.2

# 6 Les opérateurs

### 6.1 Opérateur d'affectation

L'opérateur d'affection est : <= :

```
Listing 11 – Affectation
```

```
1 b <= a; -- a et b doivent etre de meme type
```

Il s'utilise pour connecter un signal avec un autre signal de même type ou avec une opération dont le résultat est de même type.

# 6.2 Opérateurs logiques

Les opérateurs logiques AND OR NOT NAND NOR XOR XNOR permettent de faire des opérations entre signaux de type std\_logic :

Listing 12 – Opérateurs logiques

```
1 c <= a and b;
2 d <= a or b;
3 e <= not a;
4 f <= a nand b;
5 g <= a nor b;
6 h <= a xor b;
7 i <= a xnor b;
```

# 6.3 Opérateurs relationnels

Les opérateurs relationnels servent à comparer les valeurs de signaux de mêmes type. La valeur retournée est un booléen, servant notamment pour les structures conditionnelles.

=	égal	
/=	différent	
<	inférieur	
>	supérieur	
<=	inférieur ou égal	
>=	supérieur ou égal	

TABLE 1 - Opérateurs relationnels

# 6.4 Opérateurs arithmétiques

+	addition	synthétisable
-	soustraction	synthétisable
*	multiplication	synthétisable
/	division	synthétisable (mais peu optimisée)
mod	modulo	non synthétisable
rem	reste	non synthétisable
**	exponentiel	synthétisable dans certains cas

TABLE 2 – Opérateurs arithmmétiques

L'opérateur exponentiel est synthétisable notamment lors de la définition de taille de signaux ou de tableaux lors de leur déclaration :

```
Listing 13 – Cas de l'opérateur exponentiel synthétisable
```

```
1 | type ram_type is array (2**Addr-1 downto 0) of std_logic_vector(7 downto 0);
```

# 6.5 Opérateurs de concaténation

L'opérateur de concaténation & permet de construire un vecteur de bits en concaténant plusieurs sous vecteurs :

#### Listing 14 – Concaténation

```
1  signal a : std_logic_vector(3 downto 0); -- 4 bits
2  signal b : std_logic_vector(3 downto 0); -- 5 bits
3  signal c : std_logic_vector(3 downto 0); -- 9 bits
4  --
5  a <= "0000";
6  b <= "11111";
7  c <= a & b; -- c = "000011111"</pre>
```

## 6.6 Les opérateurs en fonction du type




FIGURE 3 – Les opérateurs autorisés en fonction du type(source : Doulos)

### 7 Constitution d'un fichier VHDL

#### 7.1 Les commentaires et entête

Les commentaires sont essentiels à la bonne compréhension d'un code. Le délimiteur des commentaire est "-" (deux tirets classiques à la suite). Pour commenter plusieurs lignes, il faut placer - à chaque ligne. Il est possible de placer un commentaire à la fin d'une ligne de code.

Exemple:

#### Listing 15 - Commentaires dans le code

```
1 -- ceci est la premiere ligne d'un commentaire en VHDL
2 -- ceci est la deuxieme ligne d'un commentaire en VHDL
3 signal U : unsigned(7 downto 0); -- ici le signal est compose de 8 bits
```

Il est aussi important dans l'entête d'un fichier de donner des renseignements sur l'auteur du code, la version, la date de création/modification etc.

# 7.2 Les bibliothèques

Les bibliothèques contiennent principalement les définitions des types et des opérateurs arithmétiques qui le sont associés. Les bibliothèques à privilégier sont les bibliothèques standards de l'IEEE. Declaration :

Listing 16 - Les bibliothèques de base

```
1 library ieee;
2 use ieee.std_logic_1164.all;
3 use ieee.numeric_std.all;
```

### 7.3 Entity

La partie "entity" est la partie dans laquelle on va décrire les entrées sorties du composant. On peut aussi, via les "generic" définir des paramètres de configuration du composant. Par exemple la taille de certains signaux internes ou entrées sorties. Exemple d'entité :

```
Listing 17 - Entity
```

```
entity EntityExample is
 1
2
      generic(
 3
        G_Size1 : integer := 4;
4
        G_{-}Size2 : integer := 6
5
6
      port(
7
        I_Input1
                  : in std_logic;
8
        I_Input2
                   : in
                         std_logic;
                  : in std_logic_vector(G_Size1 -1 downto 0);
9
10
                  : in std_logic_vector(G_Size2 -1 downto 0);
11
        0_Outpout1 : out std_logic_vector(G_Size1 -1 downto 0);
        0_Outpout2 : out std_logic_vector(G_Size2 -1 downto 0)
12
13
    end entity EntityExample;
```

L'entity sert à décrire les interfaces d'un composant :



FIGURE 4 - entity

#### 7.4 Architecture

La partie architecture est dédiée à la description du composant en lui même, c'est à dire son fonctionnement, sa constitution.

#### Listing 18 – Architecture

```
1 architecture archi_EntityExample of EntityExample is
2    -- signal/constant/component declaration
3 begin
4    -- componant structure / behavior
5 end; -- end of file
```

# 7.5 Exemple d'un fichier complet

#### Listing 19 – Un fichier VHDL complet

```
2
     -- Title
                            : VHDLExample
                           : Project example
: 2014-04-01
 3
     -- Project
    -- creation
 4
 5
    -- File
                            : VHDLExample.vhd
 6
    -- Author
                            : name @mail
    -- Company
 7
                             : Telecom Bretagne
    -- Last update : 2014-04-01
9
     -- Platform
                            : constructor ; model (Xilinx, altera...)
10
    -- brief Description : This module does/performs/computes stuffs
11
12
13
    library ieee;
14
    use ieee.std_logic_1164.all;
15
    use ieee.numeric_std.all;
16
17
    entity VHDLExample is
18
       generic(
19
         G_AddWidth : integer := 4;
         G_WordSize : integer := 6
20
21
22
       port(
23
         I_sys_clk : in std_logic;
24
         I_we : in std_logic;
                  : in std_logic_vector(G_AddWidth -1 downto 0);
25
         I_adr
26
         I_di
                    : in std_logic_vector(G_WordSize -1 downto 0);
27
                    : out std_logic_vector(G_WordSize -1 downto 0)
         0_do
28
29
     end VHDLExample;
30
     architecture archi_VHDLExample of VHDLExample is
31
32
       \textbf{type} \  \  \textbf{ram\_type} \  \  \textbf{is} \  \  \textbf{array} (2**G\_AddWidth-1 \  \  \textbf{downto} \  \  \theta) \textbf{of} \  \  \textbf{std\_logic\_vector} (G\_WordSize-1 \  \  \textbf{downto} \  \  \theta);
33
34
       signal RAM :
                            ram_type;
35
       signal SR_do : out std_logic_vector(G_WordSize -1 downto 0);
36
37
38
39
       process (I_sys_clk)
40
41
         if (I_sys_clk'event and I_sys_clk = '1') then
           if (I_we = '1') then
42
43
             RAM(to_unsigned(I_adr)) <= I_di;</pre>
44
45
            -- synchronous output RAM : uses block RAM in FPGA instead of LUT :
46
           SR_do <= RAM(to_unsigned(I_adr));</pre>
47
         end if:
48
       end process;
49
50
       0_do <= SR_do;</pre>
51
52 end archi_VHDLExample;
```

# 8 Exemples de VHDL synthétisable

Les exemples présentés dans ce document sont tous inférables sur les ressources dédiées des FPGA (adder, counter, RAM...). Il s'agit de codes VHDL synthétisables donc utilisable pour décrire un circuit que l'on veut implanter sur FPGA ou ASIC.

### 8.1 Les process

Les process en VHDL servent à décrire le fonctionnement d'une partie d'un circuit, notamment les circuits synchrones (utilisant une horloge) ou combinatoires complexes. Dans les process il est possible d'utiliser des structures conditionnelles telles que les classiques if/elsif/else et les case.

Un process possède une liste de sensibilité, c'est à dire une liste de signaux d'entrée. Le process réagit aux changement d'état des signaux qui sont présent dans la liste de sensibilité. Il est crucial de renseigner correctement cette liste de sensibilité.

Par contre un signal uniquement mis à jour dans le process n'a pas besoin d'être présent dans liste de sensibilité.

### **Process synchrone**

Un process synchrone a comme son nom l'indique un fonctionnement synchronisé par les événements affectant un signal. On appel ce signal l'horloge, et le plus souvent les process de ce type sont synchronisés sur le front montant de l'horloge, c'est à dire le passage le l'état 0 à l'état 1. Le process met à jour les signaux qu'il pilote uniquement au moment du front montant, quelque soit l'évolution des signaux utilisés dans ce process. De ce fait la liste de sensibilité d'un process synchrone est un peu particulière. Elle ne contient que l'horloge et le reset dans le cas ou ce dernier est asynchrone. Même si des signaux sont lus ou utilisés dans la partie synchrone, il n'est pas nécessaire de les mettre dans la liste de sensibilité.

#### Listing 20 - Process synchrone

```
process(I_Clock,I_Reset)--liste de sensibilite entre parentheses, composee d'une horloge et d'un reset
begin

if I_Reset = '1' then -- reset asynchrone actif a l'etat haut
    -- partie asynchrone : ce qui se passe si le reset est actif
elsif(rising_edge(I_Clock)) then
    -- partie synchrone : ce qui se passe au moment d'un front montant d'horloge
end if;
end process;
```

#### **Process asynchrone**

Le process asynchrone, étant par définition combinatoire, doit réagir immédiatement au changement d'état d'un de ses signaux. Il est donc impératif de renseigner exhaustivement la liste de sensibilité.

#### Listing 21 - Process asynchrone

```
process(S1,S2,S3,S3,S5,S6)
2
    begin
3
       - description du circuit utilisant les signaux present dans la liste de sensibilite. Par exemple :
      if(S1 = '1')then
4
5
        S7 <= S5 xor S6; -- S7 n'a pas a etre dans la liste de sensibilite
6
      elsif(S2 = '1')then
7
        S7 <= S3:
8
9
        S7 <= S4;
10
      end if:
    end process;
```

#### **Process implicite**

Il est possible de décrire le fonctionnement d'un circuit en dehors d'un process. On appel cela un process implicite. On utilise les process implicite quand il n'est pas nécessaire d'utiliser un process en temps que tel. Mettre une connexion (affectation) permanente entre deux signaux dans un process explicite ne présente aucun intérêt, on la fait en dehors :

Listing 22 - Process implicite

## 8.2 Transcription d'une table de vérité

On doit toujours s'assurer que toutes les branches soient affectées. On sait ce qu'on doit faire quelque soit la valeur du signal d'entrée.

A(2)	A(1)	A(0)	S(2)	S(1)	S(0)
0	0	0	0	0	0
0	0	1	0	0	1
0	1	0	0	1	1
0	1	1	0	1	0
1	0	0	1	1	0
1	0	1	1	1	1
1	1	0	1	0	1
1	1	1	1	0	0

Processus explicite "if, elsif, else"

Listing 23 - Process et structures conditionnelles if elsif else

```
signal A : std_logic_vector(2 downto 0);
    signal S : std_logic_vector(2 downto 0);
3
4
    process(A)
5
    begin
        if (A = "000") then
6
7
            S <= "000";
8
        elsif (A = "001") then
            S <= "001";
9
10
        elsif (A = "001") then
            S <= "011";
11
        elsif (A = "010") then
12
            S <= "011";
13
        elsif (A = "011") then
14
15
            S <= "010";
        elsif (A = "100") then
16
            S <= "110";
17
18
        elsif (A = "101") then
            S <= "111";
19
20
        elsif (A = "110") then
21
            S <= "110";
        elsif (A = "111") then
22
            S <= "100";
23
24
        else
            S<="000";
25
        end if;
    end process;
```

Processus explicite: avec "case, when, when others"

Listing 24 – Process et structure conditionnelle case

```
1 Process(A)
2 Begin
```

```
3
        Case A is
            when "000"
 4
                         => S <= "000";
5
            when "001"
                         => S <= "001";
            when "001"
                         => S <= "011":
6
            when "010"
                         => S <= "011";
7
8
            when "011"
                         => S <= "010";
            when "100"
                         => S <= "110";
9
            when "101"
10
                         => S <= "111";
11
            when "110"
                         => S <= "110";
                         => S <= "100";
            when "111"
12
13
            when others \Rightarrow S <= "000";
14
        end case:
15
    end process ;
```

Processus implicite : défini dans le domaine concurrent

#### Affectation non conditionnelle:

Listing 25 – Équivalent en équations logiques

```
(A(2) and not A(1) and not A(0)
2
            or (A(2) and not A(1) and
                                         A(0))
3
            or (A(2) and
                             A(1) and not A(0))
4
               (A(2) and
                             A(1) and
                                         A(0)):
5
6
    S(1) <=
               (not A(2) and
                                 A(1) and not A(0)
7
            or (not A(2) and
                                A(1) and
                                            A(0))
8
                or (A(2) and not A(1) and not A(0)
9
                or (A(2) and not A(1) and
                                             A(0));
10
11
   S(0) <=
               (not A(2) and not A(1) and
                                             A(0))
            or (not A(2) and
                              A(1) and not A(0)
12
13
                or (A(2) and not A(1) and
                                             A(0))
14
                or (A(2) and
                                 A(1) not
                                              A(0));
```

#### Affectation conditionnelle:

Listing 26 – Process implicite et structure conditionnelle when else

```
S \le "000" when (A = "000") else
2
        "001" when (A = "001") else
        "011" when (A = "010") else
3
4
         "010" when (A = "011") else
         "110" when(A = "100")else
5
        "111" when(A = "101")else
6
         "110" when(A = "110")else
7
         "100" when(A = "111")else
8
         "000";
```

Ce type d'affectation est très pratique et lisible pour l'affectation d'un signal binaire.

#### Affectation sélective :

Listing 28 – Process implicite et structure conditionnelle with select

```
with A select
2
   S <= "000" when "000",
3
         "001" when "001",
          "011" when "010",
4
5
         "010" when "011",
6
          "110" when "100",
          "111" when "101"
7
          "110" when "110",
8
          "100" when "111",
"000" when others;
9
```

#### NB: toujours identifier un cas par défaut à l'aide de:

ELSE Ou WHEN OTHERS

# 8.3 Conversion de type avec la bibliothèque numeric\_std

Il est nécessaire de faire appel à un paquetage extérieur (de préférence normalisé) qui définit les opérateurs. C'est le rôle de la bibliothèque *numeric std*. On pourra alors facilement passer d'un format à un autre.

- to\_integer: Transforme un vecteur de type signed ou unsigned en integer;
- to\_unsigned: Transforme un vecteur de type signed ou un signal de type integer, en un vecteur de type unsigned. Permet également d'étendre le format d'un vecteur de type unsigned;
- to\_signed: Même propriété que la fonction to\_unsigned pour les nombres signés.

#### SYNTAXE:

Listing 29 – conversions de types grâce aux fonctions de la bibliothèque numeric\_std

```
interger_Signal <= to_integer(unsigned_Signal);</pre>
      interger_Signal <= to_integer(signed_Signal);</pre>
3
      unsigned_Signal <= to_unsigned(natural , length_of_unsigned_Signal);</pre>
4
      unsigned_Signal <= to_unsigned(integer , length_of_unsigned_Signal);</pre>
                                               , length_of_signed_Signal);
5
      signed_Signal
                      <= to_signed(natural
6
      signed_Signal
                      <= to_signed(integer
                                                , length_of_signed_Signal);
8
      \textbf{signal}\ B : \texttt{signed(3 downto 0)} ; -- taille de 4 bits
9
      A < = to_unsigned(B , 5) ; -- 5 est la taille du vecteur A
```




FIGURE 5 – Conversion avec les fonctions du package numeric\_std (source : Doulos

# 8.4 Affectation de valeurs avec la librairie numeric\_std

Listing 30 - Affectation de valeurs décimales à des signaux binaire grâce à numeric std

```
1  signal AU : unsigned(3 downto 0); -- 4 bits
2  signal BU : unsigned(3 downto 0); -- 4 bits
3  signal SU : unsigned(7 downto 0); -- 8 bits
4  signal AS : signed(3 downto 0);
5  signal BS : signed(3 downto 0);
6  signal SS : signed(7 downto 0);
7  --
8  AU <= to_unsigned(15, 4);
9  BU <= to_unsigned(15, 4);
10  AS <= to_signed(7, 4);
11  BS <= to_signed(-8, 4);</pre>
```

```
12 AI <= -16;
13 BI <= -16;
```

# 8.5 Multiplexeur




FIGURE 6 - Multiplexeur

Il existe beaucoup de manières différentes de décrire un multiplexeur. En voici quelques-unes.

Listing 31 - Multiplexeur décrit avec un case

```
process(E1,E2,...,En,Sel)
2
    begin
        case Sel is
 4
            when "0...00" =>
                S <= E1;
5
            when "0...01" =>
 6
 7
                S <= E2;
8
9
10
11
            when others =>
12
                S <= En;
13
        end case;
    end process;
```

Listing 32 - Multiplexeur décrit la structure when else

### 8.6 Additionneur




FIGURE 7 – Additionneur

Sans carry-out:

Listing 33 - Additionneur sans carry out

```
1  signal A : signed (3 downto 0);
2  signal B : signed (3 downto 0);
3  signal S : signed (3 downto 0);
4  --
5  S <= A + B ;</pre>
```

Avec carry-out:

```
Listing 34 - Additionneur avec carry out
```

```
1 signal A : signed (3 downto 0);
2 signal B : signed (3 downto 0);
3 signal S : signed (4 downto 0);
4 --
5 S <= to_signed (to_integer(A) , 5) + to_signed (to_integer(B) , 5);
6 -- OR, with sign bit extension
7 S <= (A(3)&A)+(B(3)&B);</pre>
```

## 8.7 Multiplieur




FIGURE 8 - Multiplieur

Listing 35 - Multiplieur

```
1 signal AU : unsigned(3 downto 0); -- 4 bits
2 signal BU : unsigned(3 downto 0); -- 4 bits
3 signal SU : unsigned(7 downto 0); -- 8 bits
4 signal AS : signed(3 downto 0);
5 signal BS : signed(3 downto 0);
6 signal SS : signed(7 downto 0);
7 signal AI : integer range -16 to 15;
8 signal BI : integer range -16 to 15;
9 signal SI : integer range -512 to 511;
10 --
11 SU <= AU * BU;
12 SS <= AS * BS;
13 SI <= AI * BI;</pre>
```

# 8.8 Registre simple

Exemple de registre à reset asynchrone et enable synchrone.




FIGURE 9 - Registre

Listing 36 - Registre

```
1 library ieee;
2 use ieee.std_logic_1164.all;
```

```
4
    entity Registre is
5
      port(
        I_Clock : in std_logic;
6
7
        I_Reset : in std_logic;
        I_Enable : in std_logic;
8
                : in std_logic_vector(7 downto 0);
9
        ΙD
10
        0_S
                 : out std_logic_vector(7 downto 0)
11
      ):
12
    end Registre;
13
14
    architecture archi of Registre is
15
    begin
16
17
      process(I_Clock, I_Reset)
18
      begin
19
        if(I_Reset = '1')then
20
          0_S \ll (others => '0'); -- notation par agregat
21
        elsif(rising_edge(I_Clock))then
22
          if(I_Enable = '1')then
23
            0_S \le I_D;
24
          end if;
25
        end if:
26
      end process;
27
    end archi;
28
```

Une bascule est un registre dont les entrées/sorties sont des std logic.

# 8.9 Registre à décalage

Exemple de registre à décalage avec chargement parallèle.

Listing 37 - Registre à décalage

```
library ieee;
2
     use ieee.std_logic_1164.all;
3
4
     entity RegistreDecalage is
5
       port(
6
         I_Clock : in std_logic;
7
         I_Reset : in std_logic;
8
         I_Enable : in std_logic;
         I_Load : in std_logic;
9
10
         \mathbf{I}_{-}\mathsf{D}
                   : in std_logic_vector(7 downto 0);
11
         0_{-}S
                   : out std_logic
12
13
    end RegistreDecalage;
14
    architecture archi of RegistreDecalage is
15
16
17
       signal SR_Reg : std_logic_vector(7 downto 0);
18
19
    begin
20
21
       process(I_Clock, I_Reset)
22
       beain
23
         if(I_Reset = '1')then
24
           SR_Reg <= (others => '0');
         \textbf{elsif}(\texttt{rising\_edge}(\textbf{I\_Clock})) \textbf{then}
25
26
           if(I_Enable = '1')then
27
             if(I_Load = '1')then
28
                SR_Reg \le I_D;
29
30
                SR_Reg(6 downto 0) <= SR_Reg(7 downto 1);</pre>
                                     <= '0';
31
                SR_Reg(7)
32
             end if;
33
           end if:
34
         end if:
35
       end process;
36
37
       0_S <= SR_Reg(0);</pre>
38
```

```
39 end archi;
```

### 8.10 Compteurs

Exemple de compteur modulo 112 avec reset asynchrone, enable et load.

Listing 38 - Compteur avec le type unsigned

```
---- EN UTILISANT LE TYPE UNSIGNED
2
3
4
    library ieee;
5
    use ieee.std_logic_1164.all;
    use ieee.NUMERIC_STD.all;
6
8
    entity Counter is
9
10
      port(
11
        I_Clock : in std_logic;
        I_Reset : in std_logic;
12
13
        I_Load : in std_logic;
14
        I_DLoad : in std_logic_vector(7 downto 0);
15
        I_Enable : in std_logic;
        0_Count : out std_logic_vector(7 downto 0)
16
17
18
19
    end entity Counter;
20
21
    architecture archi_Counter of Counter is
22
23
      signal SR_Counter : unsigned(7 downto 0);
24
25
    begin
26
27
      process (I_Clock, I_Reset) is
28
      begin
29
        if(I_Reset = '1')then
30
          SR_Counter <= (others => '0');
31
        elsif(rising_edge(I_Clock))then
32
          if(I_Enable = '1')then
            if(I_Load = '1')then
33
34
              SR_Counter <= unsigned(I_DLoad);</pre>
35
            elsif(SR_Counter >= to_unsigned(111 ,8))then
36
              SR_Counter <= (others => '0');
37
38
              SR_Counter <= SR_Counter + 1;</pre>
39
            end if;
40
          end if;
41
        end if;
42
      end process;
43
      0_Count <= std_logic_vector(SR_Counter);</pre>
44
45
    end architecture archi_Counter;
```

Listing 39 – Compteur avec le type integer

```
---- EN UTILISANT LE TYPE INTEGER
2
3
   library ieee;
use ieee.std_logic_1164.all;
5
   use ieee.NUMERIC_STD.all;
7
8
   entity Counter is
9
10
     port(
11
       I_Clock : in std_logic;
12
       I_Reset : in std_logic;
       13
14
15
       I_Enable : in std_logic;
```

```
16
         0_Count : out std_logic_vector(7 downto 0)
17
      );
18
    end entity Counter;
19
20
21
    architecture archi_Counter of Counter is
22
23
      signal SR_Counter : integer range 0 to 111;
24
25
    begin
26
27
      process (I_Clock, I_Reset)
28
29
         if(I_Reset = '1')then
30
           SR_Counter <= 0;</pre>
31
         elsif (rising_edge(I_Clock))then
32
           if(I_Enable = '1')then
                                                -- Enable counter
33
             if(I_Load = '1')then
                                               -- Load counter with input data
34
               SR_Counter <= to_integer(unsigned(I_DLoad));</pre>
35
             elsif(SR_Counter >= 111)then -- Reset counter value at
36
               SR_Counter <= 0;</pre>
37
             else
38
               SR_Counter <= SR_Counter + 1;</pre>
39
             end if;
40
           end if;
41
         end if:
      end process;
42
43
      0_Count <= std_logic_vector(to_unsigned(SR_Counter , 8));</pre>
44
45
    end architecture archi_Counter;
```

#### 8.11 RAM

La plupart des FPGA intègrent des blocs spécifiques dédiés à implémenter des RAM de manière optimale. Il ne s'agit pas de LUT spéciales, mais directement de RAM qui peuvent être utilisées si le VHDL est écrit correctement. Un exemple est donné dans la section 7.5.

#### 8.12 Machine à états finis (FSM)

À partir d'une complexité même relativement faible, un circuit est souvent découpé en plusieurs blocs principaux. La plupart du temps une partie opérative, contenant tous les opérateurs arithmmétiques, les unités de traitement etc, et une partie de contrôle, réalisée par une machine à états.

Une machine à états permet de :

- dire dans quel état se trouve le système
- > dire dans quel état se trouve le système
- > piloter les signaux de contrôle de la partie opérative et le cas échéant des sorties en fontion de l'état présent et potentiellement d'entrées.

FIGURE 10 - FSM

Listing 40 - Exemple de FSM

```
library ieee;
     use ieee.std_logic_1164.all;
 2
 3
     use ieee.numeric_std.all;
 5
     entity fsm is
 6
       port (
 7
         I_Clock : in std_logic;
8
         I_reset : in std_logic;
 9
                  : in std_logic;
         I_{-}1
10
         I_2
                  : in std_logic;
11
         I_3
                  : in std_logic;
12
         I_4
                  : in std_logic;
13
         I_{-}5
                  : in std_logic;
14
         0_{-}1
                  : out std_logic;
15
         0.2
                  : out std_logic;
16
         0 3
                  : out std_logic;
         0_{-}4
17
                  : out std_logic);
18
     end entity fsm;
19
20
    architecture a_fsm of fsm is
21
22
       type T_State is (ST0, ST1, ST2, ST3, ST4, ST5, ST6, ST7);
       signal SR_present : T_State;
23
24
       signal SC_futur : T_State;
25
26
     begin
27
28
       process (I_Clock, I_reset) is
29
       begin
30
         if I_reset = '1' then
31
           SR_present <= ST0;</pre>
         \pmb{\mathsf{elsif}}(\texttt{rising\_edge}(\mathtt{I\_Clock})) \ \pmb{\mathsf{then}}
32
33
           SR_present <= SC_futur;</pre>
34
         end if;
35
       end process;
36
37
       process (I_1, I_2, I_3, I_4, I_5, SR_present) is
38
       begin
39
         0_1 <= '0';
                                                 --default output values
40
         0_2 <= '0';
```

```
41
         0_3 <= '0';
 42
         0_4 <= '0';
 43
          case SR_present is
           when ST0 =>
 44
 45
             SC_futur <= ST1;
 46
 47
           when ST1 =>
 48
              if(I_1 = '1')then
                                               --Cond1
 49
               SC_futur <= ST2;
 50
              else
 51
               SC_futur <= ST1;
 52
              end if;
 53
 54
           when ST2 =>
 55
              0_1 <= '1';
                                  --moore output (depending on state only)
              if(I_2 = '1' \text{ and } I_4 = '0') then --Cond2
 56
 57
               SC_futur <= ST3;
 58
               0_{-}2
                        <= '1'; --mealy output (depending on state and input)
 59
60
               SC_futur <= ST2;
 61
               0_{-}2
                        <= '0'; --mealy output (depending on state and input)
 62
              end if;
63
 64
            when ST3 =>
 65
             0_1 <= '1';
              0_3 <= '1';
66
 67
              if(I_3 = '1')then
                                               --Cond3
 68
               SC_futur <= ST4;
              elsif(I_2 = '1')then
 69
                                               --Cond4
 70
               SC_futur <= ST6;
 71
              else
 72
               SC_futur <= ST3;
 73
              end if;
 74
 75
            when ST4 =>
             0_2 <= '1';
 76
              0_3 <= '1';
 77
 78
              if(I_1 = '0' \text{ and } I_2 = '1') then --Cond5
 79
               SC_futur <= ST5;</pre>
              0_{-}4 <= '1';
elsif(I_5 = '1')then
 80
 81
               SC_futur <= ST7;
82
 83
               0_{-}4
                        <= '0';
 84
              else
               SC_futur <= ST4;
85
 86
               0_{-}4
                        <= '0';
87
              end if;
88
89
            when ST5 =>
              0_1 <= '1';
90
              if(I_5 = '1')then
91
                                               --Cond8
92
               SC_futur <= ST3:
93
 94
               SC_futur <= ST5;
              end if;
95
96
 97
            when ST6 =>
              0_1 <= '1';
98
              if(I_4 = '1' and not (I_2 = '1' xor I_3 = '0'))then --Cond7
99
100
               SC_futur <= ST1;
                         <= '1';
101
               0_{-}2
102
103
               SC_futur <= ST6;
104
               0_{-}2
                        <= '0';
105
              end if;
106
107
            when ST7 =>
108
              SC_futur <= ST7;
                      <= '1';
109
              0_{-}1
110
              0_{-}2
                       <= '1';
                       <= '1';
111
              0 3
112
113
           when others => null;
```

Un process synchrone met l'état à jour. Un process combinatoire determine l'état futur. Un autre process combinatoire determine les sorties. Attention, les deux process combinatoires ne doivent pas créé de latches.

### 8.13 Instanciation de composants

Pour créer un composant, il est souvent très intéressant de le découper en sous-composant. Une fois les sous-composants créés, il faut les assembler. L'utilisation d'un sous-composant dans le composant courant est appeler une instanciation, on fait appel à une instance du sous-composant. Une fois les sous-composant instanciés, il faut les connecter aux entrées/sorties/signaux du composant courant. On parle dans ce cas de description structurelle.




FIGURE 11 - Exemple

Listing 41 – Instanciation de composants

```
library ieee;
2
    use ieee.std_logic_1164.all;
3
    use ieee.numeric_std.all;
4
5
    entity Compl is
6
      generic(
7
        G_SizeInput : natural;
8
        G_SizeS1
                    : natural;
9
        G_SizeS2
                     : natural:
10
        G_SizeS3
                    : natural);
11
      port(
                  : in std_logic;
12
        I_Clock
                        std_logic_vector(G_SizeInput-1 downto 0);
13
                   : in
14
                   : in std_logic_vector(G_SizeInput-1 downto 0);
        I_E2
15
        I_Control : in
                        std_logic;
16
        0_S1
                  : out std_logic_vector(G_SizeS1-1 downto 0);
17
        0.52
                   : out std_logic_vector(G_SizeS2-1 downto 0);
18
        0_S3
                   : out std_logic_vector(G_SizeS3-1 downto 0);
19
                  : out std_logic_vector(G_SizeS3-1 downto 0);
        0_{54}
20
        0.55
                   : out std_logic_vector(G_SizeS1-1 downto 0);
21
                   : out std_logic_vector(G_SizeS2-1 downto 0));
22
    end entity Comp1;
23
24
    architecture archi_Comp1 of Comp1 is
25
```

```
component CompA is
26
27
          generic(
28
            G_Data : natural;
            G_Out : natural);
29
30
          port(
31
                         : in std_logic;
            I_Clock
32
                        : in std_logic_vector(G_Data-1 downto 0);
            I_Data1
33
            I_{-}Data2
                        : in std_logic_vector(G_Data-1 downto 0);
34
            I_Control1 : in std_logic;
35
            I_Control2 : in std_logic;
36
            0_Control : out std_logic;
                        : out std_logic_vector(G_Out-1 downto 0);
37
            0_{-}Data1
38
            0_Data2
                         : out std_logic_vector(G_Out-1 downto 0));
39
       end component;
40
41
       component CompW is
42
         generic(
43
            G_X1 : natural;
44
            G_X3 : natural;
45
            G_Y1 : natural:
46
            G_Y2 : natural);
47
          port(
48
            I_X1 : in std_logic_vector(G_X1-1 downto 0);
49
            I_X2 : in std_logic;
50
            I_X3 : in std_logic_vector(G_X3-1 downto 0);
            0_Z1 : out std_logic;
51
52
            0_Y1 : out std_logic_vector(G_Y1-1 downto 0);
53
            0_Y2 : out std_logic_vector(G_Y2 downto 0));
54
       end component;
55
       signal SC_Z1_1 : std_logic;
signal SC_Z1_2 : std_logic;
56
57
       signal SC_Data1 : std_logic_vector(G_SizeS3-1 downto 0);
58
       \textbf{signal} \hspace{0.1cm} \textbf{SC\_Data2} \hspace{0.1cm} : \hspace{0.1cm} \textbf{std\_logic\_vector(G\_SizeS3-1} \hspace{0.1cm} \textbf{downto} \hspace{0.1cm} \theta) \hspace{0.1cm} ; \\
59
60
       signal SC_X1
                         : std_logic;
61
62
     begin
63
64
       A : CompA
65
          generic map (
66
            G_Data => G_SizeInput,
            G_Out => G_SizeS3)
67
68
          port map (
69
            I_Clock
                         => I_Clock.
                        => I_E1,
70
            I_{-}Data1
71
            I_Data2
                        => I_E2,
            I_Control1 => SC_Z1_1,
72
73
            I_Control2 => SC_Z1_2,
74
            0_Control => SC_X1,
75
            0 Data1
                        => SC_Data1,
76
            0_Data2
                        => SC_Data2);
77
78
79
       W1 : CompW
80
         generic map (
81
            G_X1 => G_SizeInput,
82
            G_X3 \Rightarrow G_SizeS3,
            G_Y1 => G_SizeS1,
83
84
            G_Y2 \Rightarrow G_SizeS2
85
          port map (
            I_X1 \Rightarrow I_E1,
86
87
            I_X2 \Rightarrow SC_X1,
            I_X3 => SC_Data1,
88
89
            0_{Z1} \Rightarrow SC_{Z1_{1}}
            0_{Y1} \Rightarrow 0_{S1}
90
91
            0_{Y2} \Rightarrow 0_{S2};
92
93
       W2 : CompW
94
          generic map (
95
            G_X1 => G_SizeInput,
            G_X3 \Rightarrow G_SizeS3,
96
97
            G_Y1 \Rightarrow G_SizeS1,
98
            G_Y2 \Rightarrow G_SizeS2
```

```
port map (
   I_X1 => I_E1,
 99
100
               I_X2 \Rightarrow SC_X1,
101
102
               I_X3 => SC_Data2,
103
               0_{Z1} \Rightarrow SC_{Z1_{Z}}
104
               0_{Y1} \Rightarrow 0_{S5},
105
               0_{Y2} => 0_{S6};
106
       -- Il est possible d'ajouter des process autour de ces instanciations
-- pour manipuler des signaux internes si besoin
107
108
109
110
          --begin
111
112
113
114
          --end process;
115
116 end architecture;
```

# 9 Exemples VHDL non synthétisable

Il existe en VHDL des instructions qui ne sont pas synthétisable, c'est à dire qu'elles ne sont pas destinées à être utilisées pour décrire un circuit électronique. L'utilité de ces instructions est qu'elles facilitent la simulation et la création rapide de golden modèles (modèle de référence fonctionnel de comparaison par rapport au circuit que l'on souhaite concevoir).

Une simulation se grâce à un test bench et un simulateur (voir section 10).

#### 9.1 Création d'un fichier de test bench

Un test bench est un fichier VHDL qui ne servira que pour tester un ou plusieurs composant. Sa description VHDL n'est pas nécessairement synthétisable, elle l'est même rarement. En effet on utilise souvent des fonctionnalité non synthétisable telle que les instructions *wait* et *after*.

Un test bench est un module qui n'a pas d'entrées/sorties, il ne fait qu'inclure un ou plusieurs composants, piloter leurs entrées et éventuellement surveiller leurs sorties.




FIGURE 12 - FSM

Listing 42 – Test bench

```
library ieee;
    use ieee.std_logic_1164.all;
3
    use ieee.numeric_std.all;
4
5
       exemple de test bench
6
    entity tb_Module is
7
8
    end tb_Module;
10
    architecture archi_tb_Module of tb_Module is
11
                             -- module que l'on souhaite tester
    component Module is
12
13
        generic(
            G_GenericA : integer;
14
15
            G_GenericB : integer
16
        ):
17
        port (
18
            I_{Clock}
                             : in
                                   std_logic;
19
            I_Reset
                             : in std_logic;
20
            I_{-}Enable
                             : in
                                   std_logic;
21
                                   std_logic_vector(G_GenericA-1 downto 0);
             I_Data
                             : in
22
                             : in std_logic_vector(G_GenericB-1 downto 0);
            I Address
23
            0_Ready
                             : out std_logic;
24
            0_ResultValid
                             : out std_logic;
25
                             : out std_logic_vector(G_GenericA+G_GenericB-1 downto 0)
            0_Result
26
    end component;
```

```
28
29
    constant CST_GENERIC_A : integer := 12;
30
    constant CST_GENERIC_B : integer := 5;
31
32
    signal SR_Clock
                            : std_logic := '0';
33
    signal SR_Reset
                            : std_logic;
    signal SR_Enable
34
                            : std_logic;
35
    signal SR_Data
                           : std_logic_vector(CST_GENERIC_A-1 downto 0);
                           : std_logic_vector(CST_GENERIC_B-1 downto 0);
36
    signal SR_Address
37
    signal SC_Ready
                            : std_logic;
    signal SC_ResultValid : std_logic;
39
    signal SC_Result : std_logic_vector(CST_GENERIC_A+CST_GENERIC_B-1 downto 0);
40
41
    begin
42
43
        SR_Clock <= not SR_Clock after 7 ns;</pre>
44
45
        SR_Reset \leftarrow '1' , '0' after 59 ns , '1' after 2313 ns , '0' after 2350 ns;
46
47
        instance1_Module : Module
48
            generic map(
                G_GenericA => CST_GENERIC_A
49
                G_GenericB => CST_GENERIC_B
50
51
52
            port map(
                                => SR Clock
53
                I_Clock
54
                                => SR_Reset
                I_Reset
55
                                => SR_Enable
                T Fnable
56
                {	t I}_{-}{	t Data}
                                => SR_Data
57
                I_Address
                                => SR_Address
58
                0_Ready
                                => SC_Ready
59
                0_{-}ResultValid
                                => SC_ResultValid
60
                0_Result
                                => SC_Result
61
            );
62
63
                    -- process de pilotage des entrees du composant a tester
        process
64
65
            SR_Enable
                       <= '0';
                        <= (others => '0');
66
            SR Data
67
            SR_Address <= (others => '0');
68
            wait for 61 ns;
                                                 -- wait : instruction non synthetisable
            wait until rising_edge(SR_Clock);
69
70
            SR_Enable <= '1';</pre>
71
            SR_Data
                        <= std_logic_vector(to_unsigned (111 , CST_GENERIC_A));</pre>
            SR_Address <= std_logic_vector(to_unsigned (15 , CST_GENERIC_B));</pre>
72
73
            wait until rising_edge(SR_Clock);
74
            SR_Enable <= '1';</pre>
75
            SR_Data
                        <= std_logic_vector(to_unsigned (1 , CST_GENERIC_A));
76
            SR_Address <= std_logic_vector(to_unsigned (7 , CST_GENERIC_B));</pre>
77
78
79
80
        end process;
81
82 end archi_tb_Module;
```

# 9.2 Manipulation de fichier texte

Pour simuler un circuit il est parfois très utile de pouvoir manipuler des fichiers textes dans un test bench ou même dans un circuit (temporairement avant synthèse) On peut utiliser un fichier texte pour :

- > stocker des valeurs à appliquer aux entrées;
- > stocker des valeurs de sorties attendues et les comparer aux valeurs présentes en sortie du circuit;
- faire la même chose avec des signaux internes;
- > enregistrer des signaux intermédiaires ou des sorties et les utiliser ailleurs.

Fichier lu:

```
15 14
11 2
1234 678
345 234
12 987
-12 -87
-3124 9786
```

Listing 43 – Manipulation de fichier texte en simulation

```
library ieee;
 2
    use ieee.std_logic_1164.all;
 3
    use ieee.numeric_std.all;
 4
    use STD.textio.all;
 5
 6
    entity testStdLogicTextio is
 7
    end entity testStdLogicTextio;
    architecture arch of testStdLogicTextio is
9
                      : text open read_mode is "../input.txt";
10
      file F_input
                         : text open write_mode is "../output.txt";
11
      file F_output
12
      signal SR_Clock : std_logic := '0';
13
      signal SR_reset
                         : std_logic;
      signal SR_Value1 : integer;
14
15
      signal SR_Value2 : integer;
16
      signal SR_Value3 : integer;
      signal SR_Value4 : integer;
17
18
      signal SR_reading : std_logic;
19
20
    begin
21
22
      SR_reset <= '1', '0'
                               after 3 ns;
23
      SR_Clock <= not SR_Clock after 10 ns;</pre>
24
25
      process (SR_Clock, SR_reset) is
26
         variable theline : line;
27
         variable V_Value1 : integer;
28
         variable V_Value2 : integer;
29
      begin
30
        if(SR_reset = '1')then
31
           SR_Value1 <= 0;</pre>
32
           SR_Value2 <= 0;
           SR_reading <= '0';</pre>
33
34
         elsif rising_edge(SR_Clock) then
35
           if(not endfile(F_input))then
36
             readline(F_input, theline);
37
             read(theline, V_Value1);
38
             SR_Value1 <= V_Value1;</pre>
39
             read(theline, V_Value2);
40
             SR_Value2 <= V_Value2;</pre>
41
             SR_reading <= '1';</pre>
42
           else
43
            SR_reading <= '0';</pre>
44
           end if;
45
         end if;
46
      end process;
47
48
      SR_Value3 <= SR_Value1*SR_Value2;</pre>
49
      SR_Value4 <= SR_Value2+SR_Value1;</pre>
50
51
      process (SR_Clock, SR_reset) is
52
        variable theline : line;
53
54
        if SR_reset = '1' then
55
         elsif rising_edge(SR_Clock) then
56
           if(SR_reading = '1')then
             write(theline, string'("Op1 = "));
57
             write(theline, SR_Value1, left, 8); --alignement a gauche, taille minimum de 8 caracteres
58
            write(theline, string'("0p2 = "));
59
60
             write(theline, SR_Value2, left, 8); --alignement a gauche, taille minimum de 8 caracteres
61
             write(theline, string'("ResMult = "));
62
             write(theline, SR_Value3, right, 4); --alignement a droite, taille minimum de 4 caracteres
```

```
63
            write(theline, string'("
                                       ResAdd = "));
64
            write(theline, SR_Value4, left, 9); --alignement a gauche, taille minimum de 9 caracteres
65
            writeline(F_output, theline);
66
            -- les deux lignes ci-dessous sont expliquees dans la section suivante
67
            assert SR_Value1 > SR_Value2 report "SR_Value1 = " &integer'image(SR_Value1) severity warning;
            assert SR_Value1 > SR_Value2 report "SR_Value2 = " &integer'image(SR_Value2) severity warning;
68
69
          end if;
70
        end if;
71
      end process;
72
    end architecture arch;
```

#### Fichier de sortie :

```
0p1 = 12
              0p2 = 13
                             ResMult = 156
                                              ResAdd = 25
0p1 = 15
              0p2 = 14
                                              ResAdd = 29
                             ResMult = 210
0p1 = 11
              0p2 = 2
                             ResMult =
                                         22
                                              ResAdd = 13
0p1 = 1234
              0p2 = 678
                             ResMult = 836652
                                                ResAdd = 1912
0p1 = 345
              0p2 = 234
                             ResMult = 80730
                                               ResAdd = 579
              0p2 = 987
0p1 = 12
                             ResMult = 11844
                                               ResAdd = 999
0p1 = -12
              0p2 = -87
                             ResMult = 1044
                                              ResAdd = -99
              0p2 = 9786
0p1 = -3124
                             ResMult = -30571464
                                                   ResAdd = 6662
```

#### 9.3 assert

Il existe une instruction qui affichent des messages dans la fenêtre de dialogue du simulateur. Il s'agit de assert. Cette instruction permet plusieurs niveaux de criticité :

- > note
- warning
- error
- > failure (arrêt de la simulation)

#### Listing 44 - instruction assert

```
1 assert SR_Value1 > SR_Value2 report "SR_Value1 = " &integer'image(SR_Value1) severity warning;
2 assert SR_Value1 > SR_Value2 report "SR_Value2 = " &integer'image(SR_Value2) severity warning;
```

Le message est affiché si la condition booléenne est fausse.

# 10 Simulation et Script Modelsim

Pour simuler un circuit, il faut un test bench (9.1) et utiliser un simulateur.

Il est souvent plus rapide de lancer ses simulations sous Modelsim avec des scripts. Voici un exemple de script permettant de compiler les fichier VHDL, lancer et parametrer la simulation ainsi que de choisir les signaux que l'on souhaite afficher :

Listing 45 – Script modelsim pour automatiser une simulation

```
# Create work library
3
 4
    vlib work
6
    # Compile sources
7
    vcom -explicit -93 "Test.vhd"
    vcom -explicit -93 "Registre.vhd"
9
    vcom -explicit -93 "RegistreDecalage.vhd"
vcom -explicit -93 "Counter.vhd"
11
    vcom -explicit -93 "FSM.vhd"
12
13
    vcom -explicit -93 "tb_Test.vhd"
14
    # Call vsim to invoke simulator
```

```
17 vsim -novopt -t 1ns -lib work work.tb_Test
18
19
    # Source the wave do file
20
21
    do wave.do # appel du script qui affiche les signaux
22
23
    # Set the window types
24
25
    view wave
26
    view structure
27
    view signals
28
29
    # Run simulation for this time
31
    run 1000ns # il est possible de changer la duree
32
    # End
33
34
    #
```

Le script wave.do est de la forme suivante :

```
onerror {resume}
    quietly WaveActivateNextPane {} 0
    add wave -noupdate /tb_test/I_Clock
    add wave -noupdate /tb_test/I_Reset
    add wave -noupdate /tb_test/I_Load
    add wave -noupdate -radix unsigned /tb_test/I_DLoad
    add wave -noupdate /tb_test/I_Enable
    add wave -noupdate -radix unsigned /tb_test/0_Count
    add wave -noupdate -divider -height 50 <NULL>
    TreeUpdate [SetDefaultTree]
    WaveRestoreCursors {{Cursor 1} {233 ns} 0}
11
12
    quietly wave cursor active 1
    configure wave -namecolwidth 150
13
14
    configure wave -valuecolwidth 100
15
    configure wave -justifyvalue left
16
    configure wave -signalnamewidth 1
17
    configure wave -snapdistance 10
18
    configure wave -datasetprefix 0
    configure wave -rowmargin 4
19
20
    configure wave -childrowmargin 2
21
    configure wave -gridoffset 0
    configure wave -gridperiod 1
22
23
    configure wave -griddelta 40
24
    configure wave -timeline 0
25
    configure wave -timelineunits ps
26
    WaveRestoreZoom {0 ns} {1050 ns}
```

Cependant, il est beaucoup plus simple de le construire avec l'interface graphique de Modelsim, et de le sauvegarder (En se plaçant dans la fenêtre wave pour la rendre active, *file -> Save Format*.

# 11 Fichier de contrainte

Le fichier de contrainte contient entre autre la correspondance entre les entrées sorties du circuit que l'on conçoit et les pins du FPGA choisit pour implémenter ce circuit. Il est aussi possible de contraindre la période d'horloge que l'on souhaite atteindre. L'outil de synthèse cherche alors le meilleur compromis timing/surface pour minimiser la surface tout en étant capable de respecter le timing choisit.

#### 11.1 Pour ISE

C'est un fichier portant l'extension .ucf (user constraint file), ce n'est pas du VHDL. Dans sa forme la plus basique, il ressemble à ça :

Listing 46 – User Constraint File

```
1 NET "I_DataIn[0]" loc = P25;
2 NET "I_DataIn[1]" loc = H14;
3 NET "I_DataIn[2]" loc = N25;
```

```
4 NET "I_DataIn[3]" loc = H15;
    NET "I_DataIn[4]" loc = N24;
    NET "I_DataIn[5]" loc = J15;
    NET "I_DataIn[6]" loc = H16;
    NET "I_DataIn[7]" loc = M24;
10
    NET "I_DataInWrite" loc = N18;
    NET "0_DataOut[0]" loc = G14;
NET "0_DataOut[1]" loc = J28;
12
13
    NET "0_DataOut[2]" loc = G16;
    NET "0_DataOut[3]" loc = K24;
NET "0_DataOut[4]" loc = M18;
15
16
    NET "0_DataOut[5]" loc = H30;
17
    NET "0_DataOut[6]" loc = H29;
18
19
    NET "0_DataOut[7]" loc = K19;
20
21
    NET "0_DataOutWrite" loc = K25
22
23
    NET "I_Clock" LOC = M16
24
25
26
    ######## Clock Period Constraints ###########
27
    TIMESPEC "TS_CLK48N" = PERIOD "I_Clock" 20 ns HIGH 50%;
```

Il est possible de l'écrire soit même, ou de passer par une interface graphique, PlanAHead pour Xilinx ISE.

### 11.2 Pour Vivado et pour Intel Quartus Prime

Coming soon!

# 12 Nommage et convention de codage

Tous les noms doivent être de préférence en anglais, ou composés de mots en anglais. Utilisation d'un préfixe en majuscule suivit d'un "\_" en fonction du genre :

#### Listing 47 – Convention de codage

```
I_NameOfInput
                                       -- pour une entree
2
        0_NameOfOutput
                                       -- pour une sortie
3
        IO_NameOfInputOutput
                                       -- pour une entree/sortie
        {\tt SC\_NameOfCombinatorialSignal -- pour un signal interne combinatoire}
5
        {\bf SR\_Name0fRegisteredSignal} \quad \  \  \text{-- pour un signal interne de type bascule}
6
        V_{-}NameOfVariable
                                       -- pour une variable interne a un process, une fonction
        CST_NAME_OF_CONSTANT
                                       -- pour une constante
7
8
        A_NameOfArray
                                       -- pour un tableau
9
        G_NameOfGeneric
                                       -- pour un generic
10
        T_NameOfType
                                       -- pour un type
        R_NameOfRecord
                                       -- pour un record
```

Utilisation d'un suffixe précédé d'un "\_" en fonction du signal :

Entity: Elle doit porter le nom du fichier (sans .vhd évidement), certains synthétiseurs bug sinon

# 13 Les 10 commandements de la conception de circuits intégrés numériques

(source: ENSSAT)

- Une seule horloge maîtresse tu auras et tu ne contruiras point de fausses horloges à partir de circuits astables.
- 2. L'horloge tu ne manipuleras point et tu ne transmettras point à travers une porte logique, car cela causerait des aléas, des fausses transitions et des montées lentes.
- 3. Tu concevras tous les circuits selon les méthodes de conception synchrones à moins de pouvoir convaincre celui qui paie ton salaire, ou qui attribue ta note que, pour des raisons de rapidité, consommation de puissance ou publication d'articles scientifiques, les circuits synchrones ne peuvent faire l'affaire.
- 4. Tu ne t'associeras point avec des indésirables tels que les compteurs en cascade ("ripple counter") et les multivibrateurs un-coup ("oneshot" ou multivibrateur monostable), mais tu cultiveras des amitiés avec les compteurs Johnson, les compteurs pseudo-aléatoires et les bascules avec entrée d'activation ("enable").
- Tous les éléments séquentiels tu raccorderas au RESET global afin que le circuit démarre toujours dans un état connu et défini et que tes simulations ne demeurent point indéfinies pour l'éternité.
- Tu ne mélangeras point les mises à terre analogique et numérique, car une telle union ne peut mener qu'au désastre.
- 7. Il ne restera point impuni, celui qui laisse flotter des entrées CMOS.
- 8. Un reset asynchrone n'est pas prévu pour des tâches telles que remettre un compteur à zéro. Vraiment je te le dis, 6 circuits crées de cette manière se réinitialiseront correctement et sembleront t'apporter gloire et honneur, mais le septième échouera lamentablement et te précipitera dans la honte et la disgrâce.
- 9. Les entrées asynchrones impropres tu purgeras en les passant dans au moins une bascule D avant de leur donner accès aux pures variables d'états.
- 10. Quiconque comprend parfaitement les motivations des précédents commandements saura aussi quelle libertés peuvent être tolérées avec eux. Que celui qui les viole dans l'ignorance prenne garde!

# 14 Édition VHDL

Les fichiers VHDL comme la plupart des codes source ne sont finalement que de simples fichiers textes. N'importe quel éditeur de texte permet de faire du VHDL. Cependant certains sont plus adaptés que d'autres. Emacs (Windows, GNU/Linux,MacOS) fait partie de ces derniers, notamment grâce à son mode majeur VHDL et au mode mineur electric. Emacs se place automatiquement en mode VHDL à l'ouverture ou la création d'un fichier dont l'extension est .vhd. Notepad++ sous windows est aussi un outil intéressant pour éditer en VHDL.

#### **14.1 Emacs**

Nous n'allons pas faire ici un manuel d'emacs, d'autres l'on fait sûrement beaucoup mieux que nous le pourrions (mais en 611 pages) : https://www.gnu.org/software/emacs/manual/pdf/emacs.pdf

Ce lien pointe vers un document pdf de deux pages donnant les principaux raccourcis clavier d'emacs : https://www.gnu.org/software/emacs/refcards/pdf/refcard.pdf

L'avantage d'emacs en plus d'être très complet est d'être multi-plates-formes.

**Note** : la notation des raccourcis ci-dessous est celle adopter dans quasiment toutes les documentation sur Emacs. Par exemple le raccourcis noté C-c C-t si veut dire :

- 1. Enfoncer la touche Ctrl
- 2. Enfoncer et relâcher la touche c
- 3. Enfoncer et relâcher la touche t
- 4. Relâcher la touche Ctrl
- 5. Enfoncer et relacher la touche s
- 6. Enfoncer et relacher la touche i

Dans un raccourci, le M- désigne la touche méta. Il s'agit sur la plupart des clavier de la touche ALT (à gauche de la touche espace).

#### Les raccourcis généraux du mode VHDL d'emacs

C-c C-b: Beautify, remet au propre un code VHDL, à user sans modération!!!

#### Les raccourcis claviers pour insérer des Template

Insertion de Template				
	C-h	insert header		
	C-p (s,n,t)	insert package (1164,numeric_std,textio)		
	en	insert entity		
C-c C-t	ar	insert architecture		
	рс	insert process (comb)		
	ps	insert process (seq)		
	si	insert signal		

#### Les raccourcis claviers pour manipuler les ports d'entrée/sortie

Manipulation des ports d'entité				
	C-w	copie les ports		
	С-е	colle en temps qu'entity		
	C-c	colle en temps que component		
	C-i	colle en temps qu'instance		
С-с С-р	C-s	colle en temps que signal		
	М-с	colle en temps que constant		
	C-g	colle en temps que generic map		
	C-z	colle en temps qu'initialisation		
	C-t	colle en temps que testbench		

#### L'édition rectangulaire

Il est possible d'éditer plusieurs lignes en même temps. Pour commencer il faut activer l'option *Use CUA keys (cut/paste with C-x/C-c/C-v)*. Ensuite il suffit de se placer là où l'on souhaite commencer l'édition rectangulaire puis appuyer sur C-RET (RET pour désigne la touche entrée : carriage return) en déplacer le point grâce aux flèche du clavier. Il est possible de faire des copier/coller rectangulaire.

# 14.2 Notepad++

L'éditeur Notepad++ est libre et gratuit, disponible sous windows seulement. Son principal atout est son édition rectangulaire très efficace. Il suffit de maintenir la touche ALT enfoncer et de sélectionner à la souris. Il existe un plugin VHDL qui propose quelques-unes des fonctions du mode VHDL d'emacs.

# 15 Sources

- XST User Guide (chapter 7 : HDL coding techniques) : https://www.xilinx.com/support/documentation/sw\_manuals/xilinx14\_7/xst\_v6s6.pdf
- ModelSim SE User's Manual Software Version 10.4d: https://intranet.telecom-bretagne.eu/data/elec/INTRA\_ELEC/modelsim\_se\_user\_manual\_10\_4d.pdf
- Syntaxe VHDL: http://amouf.chez.com/syntaxe.htm
- Doulos:numeric std:https://www.doulos.com/knowhow/vhdl\_designers\_guide/numeric\_std/
- GNU Emacs Reference Card: https://www.gnu.org/software/emacs/refcards/pdf/refcard.pdf
- GNU Emacs Manual: https://www.gnu.org/software/emacs/manual/pdf/emacs.pdf



IMT Atlantique Bretagne - Pays de la Loire - www.imt-atlantique.fr

Campus de Brest Technopôle Brest-Iroise CS 83818 29238 Brest Cedex 03 T +33 (0)2 29 00 11 11 F +33 (0)2 29 00 10 00 Campus de Nantes 4, rue Alfred Kastler - La Chantrerie CS 20722 44307 Nantes Cedex 03 T +33 (0)2 51 85 81 00 F +33 (0)2 51 85 81 99 Campus de Rennes 2, rue de la Châtaigneraie CS 17607 35576 Cesson Sévigné Cedex T +33 (0)2 99 12 70 00 F +33 (0)2 99 12 70 08