知平

数字IC/FPGA设计

数字IC/FPGA设计100问之——学习路径



SiliconTh...



已认证的官方帐号

138 人赞同了该文章

Copyright: 版权所有,请勿转载。

Our goal: help making good designs ...

接前文《数字IC/FPGA设计100问之——设计03》SiliconThink:数字IC/FPGA设计100问之——设 计03

1. 请问:对于在校生,学习数字IC/FPGA设计需要掌握哪些基础知识,学习路径是什么样的? 可以参考如下知识点与顺序:

电子工程师(Electronics Engineer)基础知识 -->数字IC设计专业知识 -->进阶知识、技能 --> 项 目锻炼 的顺序学习。

A: 电子工程师(Electronics Engineer)基础知识

1: 电路分析, 数字电路基础;

2: 微机原理, 汇编语言;

3: C/C++语言, 数据结构;

4: Verilog语言(比如Michael, D.Cilette的《Verilog HDL高级数字设计》或夏宇闻老师的 《Verilog数字系统设计教程》);

5: 晶体管原理; (做数字IC/FPGA设计,只需大致了解)

B: 数字IC设计专业知识

▲ 赞同 138

● 6 条评论

▼ 分享

● 喜欢

★ 收藏

💷 申请转载

- 2:在此还需要理解On-Chip-Bus的基本知识与一个数字系统的基本结构,建议学习理解:AMBA总线,含:APB/AHB/AXI。由于ARM在数字IP领域的领导低位,AMBA总线事实上已经成为数字IC的通用总线结构,必学。
- 3: 现在可以开始做数字IP的设计了, 涉及到使用相关EDA tool。
- a): 功能验证: 对于初学者(在校生),能modelsim/questasim上做仿真测试,熟悉波形窗口; debug RTL code。再使用下windows版的nLint/Debussy就能完成数字IP功能设计验证了。
- b):综合与实现:这部分首先(重点)要掌握STA原理,比如:cell delay在cell library里面是怎么标定的,tool是怎么计算delay的,setup/hold timing check的计算公式是什么;clk skew, clk uncertainty, create_clock, create_generateclock, set_ideal_network, set_input_delay, set_false_path, set_multi_cycle_path, OCV, 是什么意思,对STA有何作用。懂了STA原理,就可以用TCL语言写SDC(DC综合)/XDC(vivado综合实现)timing constraint了。目前XDC/SDC的语法已经基本统一了。

C:进阶知识、技能

- 1: 算法方向: 信号与系统, 数字信号处理(DSP);
- 2:接口方向:UART/IIC/SPI/DDR等常用接口协议;如有余力,可以看看USB/PCIE/SATA/MIPI;
- 3: 日常工作的OS平台: linux操作系统使用; vim(emac)使用; bash(csh); makefile;
- 4: 脚本语言: Perl(Python)/TCL;
- 5: 版本管理工具: SVN/Git;

D: 项目锻炼

- 1: 小数字IP的设计、验证(UART/SPI/Timer/AHB-SRAM);
- 2: 小数字IP在FPGA上的实际运行;
- 3: HW/SW的协同运作(试试zyng FPGA上PS-PL的协同);
- 4:中大数字IP的设计、验证(AXI-DMA、图像ISP处理、CNN加速器等);
 - ▲ 赞同 138 ▼ 6 条评论 夕 夕 字 ● 喜欢 ★ 收藏 □ 申请转载 · · · ·

SiliconThink在腾讯课堂有课程,《数字IC/数字电路/FPGA设计_从入门到精通_合集》: ke.qq.com/course/313362...,主要讲解:可综合verilog语法和"**B:数字IC设计专业知识**"。

课程源自台湾大厂数字IC工程师培训课,添加9个数字IP设计实例,让有电子信息相关背景的同学能顺利上手数字IC/FPGA设计,完成小白到初出茅庐,再到高级工程师的蜕变。学习、理解课程内容后,数字IC/SOC/FPGA设计的笔试、面试问题,也能轻松应对。

2. 请问: Verilog语言在数字IC/FPGA设计中的地位是什么?

数字IC/FPGA的最终实现方式是用verilog语言表达;但是Verilog只是语言,表达的是"思想"(硬件俗称Architecture)。所以verilog是必要的,但数字IC/FPGA设计是远大于verilog语言的。

就像程序设计肯定不仅仅只需要掌握c/c++,还有各种算法,数据结构,数据库等知识。

注意两者的联系与区别。

在数字IC/FPGA设计领域,晶体管原理,电路分析,数字电路基础,微机原理,数据结构,《CMOS VLSI Design A Circuits and Systems Perspect》,信号与系统,数字信号处理等课程,尝试讲授的是"思想"。

先把基础打好,把"思想"的问题解决。否则,就是乱实践,就有解决不完的"问题"。

3. 请问: 英文在数字电路设计中是否重要?

必须的。你看看各种标准的Spec,paper,datasheet, user guide,英文多还是中文多。毕竟这个行业,欧美领先很多。

4. 如果想做数字验证,需要准备哪些基础知识?

需要一些数字前端设计的基础知识:数字电路,微机原理。再了解下一些基本协议,比如: APB/AHB/AXI。知道一个SOC的基本工作方式也很必要。

对于modelsim/vcs等仿真工具要会用,能看懂波形。

数字验证更偏软件工程,还需要补充面向对象的编程思想(C++)的训练,再学习systemverilog

至少能读懂c model。数字IP设计主要方向:算法加速器/接口/CPU(GPU)。其实很多接口里面也有算法:比如USB/PCIE里面有CRC计算;NAND flash 里面有BCH等纠错码,通信里面各种信道处理DSP算法,所数字IC/FPGA(专业的、资深的)很难避开算法。

6. 请问:设计能力怎么快速提升?

没有捷径,没有快速,只有先积累基础知识,自己从小的IP开始入手,慢慢做大的设计,再加上实际项目的经验与debug,慢慢成长。

举例: 地球是平的, 驼在龟背上。这个观点人类相信了超万年;

牛顿3定律,我们现在还在用(初高中应该还是讲这个),觉得世界的本质就这样了超百年。

行,有了相对论,这个就肯定是真相了吗?

现在物理学家还在追求宏观物理(相对论)与微观物理(量子力学)的理论统一。

所以,认知是一个过程,慢慢提升的。 需要正确的方向,努力,实践,再加时间。

7. 国内高校、哪些院校的IC专业强?

搞芯片的学校推介:清北;复旦、上交;中科院,国防科大;成电,西电,华中,东南;重邮,哈工大等。

那要报考哪些专业?

相关专业:微电子,集成电路设计,电子科学与技术,通信工程(后两个,在成都电子科大也有教研室搞fpga/数字IC),也许计算机也行(搞验证的话,还有优势)。

8. 请问: 进位加法器好难懂, 看的云里雾里的。

掌握如下东西

1) : 二进制源码, 补码;

2): 减法怎么转加法;

▲ 赞同 138 ▼ ● 6 条评论 夕 分享 ● 喜欢 ★ 收藏 昼 申请转载 ・・・

9. 如何找到一些IP(IIC/UART/DMA等)的Spec.,给自己设计当参考?

这个只能问ARM/Synopsys要了。假装买IP啦。

ARM有整个小系统: MCU + AHB bus + 周边小IP。

没有的话,可以上xilinx,看看xilinx怎么做的。或是github, opencore。很多地方的嘛。

10. 入门级FPGA开发板推荐?

sky推荐黑金的zynp7020开发板,便宜好用,还有很多例程(虽然编码不规范)。见: item.taobao.com/item.ht...

11. 群大, 你对risc-v怎么看?

RISC-V只是指令集开源,但是国内又有几家公司能设计CPU呢?在设计类似ARM A系列的高性能应用处理器呢?

RISC-V应该会抢占部分Arm份额。但是5年内,份额不大,因为ARM是一个体系,不只有CPU,还有GPU/AXI Interconnector/CNN core/视频编解码IP/DMA等。还有文档,技术支持,SW开发环境,这些都是SiFive的弱点。这些需要时间的积累。ARM生态太成熟了。

做MCU,IoT等不复杂的产品的公司,从license成本考虑,可能放弃ARM。但是,有几个公司能设计高性能的RISC-V处理器呢?性能好些的,还得license。所以,只有MCU等对性能要求不高的,整个免费的risc-v代替还是有机会的。

12. 国内公司、主要用哪种语言做数字电路设计?

目前国内(亚洲),美国用verilog多。只有欧洲,澳洲VHDL还常见。你要国内找工作,还得verilog,未来可能HLS,Chisel。

HLS能行吗?感觉效率不是太高。

100%能行。就好比才有汇编时,问: C/C++能行吗?

老东家,第一代h.265编码器,就是HLS搞得。

▲ 赞同 138 ▼ ● 6 条评论 夕 亨 ● 喜欢 ★ 收藏 □ 申请转载 ・・・

所有的HLS的white paper, user guide,一上来都强调: Think in Hardware.

放心,写SW的人(计院的)很难抢HW的饭碗。因为: Think in HW, 他们就费劲。

但是hls要消耗更多的资源,速度也没有hdl写的电路快。

根据经验,速度、面积都有10%~15%的劣势。Performance(1个事情用多少个cycle处理完)可以不变。

但是: HLS在进化。

开发时间,尤其是仿真时间大大缩短(基于c语言的仿真)。时间是不是成本?

类似:汇编写好了,肯定比c/c++跑的快;c/c++肯定比perl/python跑的快。

为啥你不怎么写汇编了呢?

电路需要大规模出货,如果管子增加了那是不是成本上升会比节省的时间成本更多呢?

听说过产品周期没?利润是有周期的,芯片降价很快的。所以,最先出来,可以卖贵些,抢占市场。开始利润最高。等大家都有了类似的芯片,利润就惨淡了。

多学点也好,fpga肯定是使用起来越来越方便。

这是一个trade off,没有哪种(verilog/HLS/Chisel)最好。

适合项目的,才是最好。多半,以后就是混合在一起的(data path用HLS/Chisel),控制/接口用verilog。

比如: 专业的DSP工程师, 核心计算代码是汇编, 流程控制是c;

混合就是发展的趋势。比如:云计算公司(腾讯,阿里,亚马逊)都招FPGA工程师,据说云服务器,都是:CPU+GPU+FPGA混合架构。

为啥Intel + Altera, AMD + xilinx?

PS: Chisel是Berkeley的老教授设计的。SiFive的RISC-V CPU核就是Chisel语言开发的,有兴趣不?

▲ 赞同 138 ▼ ● 6 条评论 7 分享 ● 喜欢 ★ 收藏 🗗 申请转载 \cdots

知乎 對

数字IC/FPGA设计

未来,一些设计可能会用Chisel。

14. 搞数字IC/FPGA设计,需要考个证书吗?

是技工吗?看看网上的招聘、除了学历、4/6级证书、还有别的证书不。

- 15. 请问: SiliconThink (珠海芯思科技),有哪些数字IC/FPGA设计的培训项目?
- a) 自学:看知乎的"常识"页面;

zhuanlan.zhihu.com/p/35...

b) 点拨: 腾讯课堂的课程有如下课程:

《数字IC/数字电路/FPGA设计_从入门到精通_合集》: ke.qq.com/course/313362...

《数字IC/FPGA设计架构课: On-Chip-Bus 精讲》: <u>数字IC/FPGA设计架构课: On-Chip-Bus 精讲</u>(现场版)

《FPGA设计入门》:

ke.qq.com/course/306762...

c) 模仿: reference design;

《数字IP设计实例_B》: ke.qq.com/course/320059...

AXI接口的Centra DMA、大型数字IP设计,专门为转专业,没有项目经验的准备。

d) 实战: 《数字IP_FPGA设计实战》

ke.qq.com/course/329200...

e) 支持: QQ群877205676 (马上满2000小伙伴了 ^_^);

机构在腾讯课堂荣获:金牌课程。

▲ 赞同 138 ▼ ● 6 条评论 7 分享 ● 喜欢 ★ 收藏 🗗 申请转载 \cdots

知乎

首发于 **数字IC/FPGA设计**



TSCI机构等级3月评选结果

亲爱的sky,您的机构在硬件开发类目3月TSCI评分中获得金牌!

查看详情

课程评价:



讲的很好,深入浅出,从底层原理开始讲,每听一遍都有新的之前注意不到的点,赞一个!

已上课9小时58分钟时评价 2021-03-21

举报



sky哥的课程还不错。还不是很懂,还得多学习学习啊。

已上课11小时21分钟时评价 2021-03-20

举报



老师上课讲的非常仔细,通过一些实例来加深理解,值的新手入门,好好学习。

已上课1小时43分钟时评价 2021-03-21

举报



课程非常不错,工作之后回来听的。有的知识点本来觉得自己掌握的还不错,但听了sky老师的课之后又有了更深一层的理解。非常敬佩sky老师,能把抽象的东西讲的深入浅出十分生动。

已上课1小时46分钟时评价 2021-03-31

举报



一口气看完五节课,讲的比较细致,从基本原理方面剖析,适合查漏补缺和快速入门

已上课1小时5分钟时评价 2021-03-19

举报

追加评论:根据我以前的面试纪录来看,把这些课认真听了,学进去了。最少最少最少,笔试必过,面试能跟面试官

▲ 赞同 138

_

6条评论

7 分享

● 喜欢

★ 收藏

💷 申请转载

...

淘宝:黑金zyng7020,米联客,"特权同学"。

有没有推荐的FPGA类型:纯逻辑,还是带CPU的zyng?

推荐带CPU的zynq系列。7010/7020,可以通过AXI,PS到DDR。一般复杂。

AXI bus要不要学? CPU跟IP(你的logic)交互,要不要学?

好比找个白富美,顺带送套房,不爽?你可以自由选择的。不是一上来就必须玩PS端的ARM编程。这样,是不是更有扩展性?

17. 请问:数字IC/FPGA设计入门,用啥EDA软件?

可以考虑windows系统:装个modelsim + synplify(or vivado)。然后debussy/nLint,足够了。

当然,有linux下的nLint/spyglass/Formality/DC的使用经验更好,面试能加分。

PS:

入门综合症: 执迷于Linux下EDA tool的破解。结果, 这是公司IT干的"脏活"。

我们是工程师,不是技工,除了会用,还得琢磨EDA背后的数字理论原理,每条指令的作用。

作者介绍(QQ技术交流2群: 790138702):

sky: 2006年电子科大毕业; 前Verisilicon Senior Staff Engineer; 数字电路前端设计从业14年; 主要做视频IP设计(H.264/H.265编解码器设计,JPEG编解码器设计),CNN加速器IP设计。参与7颗ASIC/SOC芯片设计(量产3颗)。目前申请3篇国家发明专利。

公司主页: 珠海芯思科技主页

▲ 赞同 138 ▼ ● 6 条评论 夕 分享 ● 喜欢 ★ 收藏 🗗 申请转载 🕟



SiliconThink

www.siliconthink.cn

编辑于 09-28

数字IC设计 数字电路 FPGA开发工程师

文章被以下专栏收录



数字IC/FPGA设计

Help making good designs

推荐阅读

firrtl在基于chisel的项目开发中的意义

很长时间以来,我认为firrtl这个中间态完全没有意义。chisel足够简洁足够漂亮,verilog足够实用足够完备,从chisel直接走到verilog看起来是自然而然的事情。至于firrtl这个中间产物,我一直…

子非鱼花花 发表于深度学习与...



数字前端 析以及处

Merlin Sky

6条评论

➡ 切换为时间排序

▲ 赞同 138



● 6条评论







💷 申请转载

• • •

知平

首发于 数字IC/FPGA设计

门进行小场宜,10时以里以14

┢ 赞



SiliconThink (作者) 回复 明里明里明里釉

08-07

是的。主要是学习些FPGA基本使用,比如:基于FPGA的网络传输,block design使用 等。

写数字IP不能参考他的代码。

┢ 赞



🤈 whfzd 回复 明里明里明里釉

10 小时前

请问小梅哥怎么样

┢ 赞

展开其他 1 条回复



world

04-23

请问CMOS超大规模集成电路设计与数字集成电路:电路、系统与设计这两本是都读呢还是二 者选其一呢?





③ SiliconThink (作者) 回复 world

04-24

建议看看文中推荐的那本。

炒 赞