中国科学院大学计算机组成原理实验课 实 验 报 告

学号: <u>2018K8009929021</u> 姓名: <u>袁欣怡</u> 专业: <u>计算机科学与技术</u> 实验序号: prj4 实验名称: RISC-V 指令集处理器实现

- 一、 逻辑电路结构与仿真波形的截图及说明(比如关键 RTL 代码段{包含注释} 及其对应的逻辑电路结构、相应信号的仿真波形和信号变化的说明等)
 - 1. Reg_file 部分

总思路和 mips 处理器一样,唯一的不同是 rst 信号拉高时需要将寄存器堆全部初始化为 0。

2. ALU 部分

和 mips 相同,设置了八种运算,分别是:

000:按位与; 001:按位或; 010:加法; 011:按位异或;

100: 右移; 101: 无符号数比较; 110: 减法; 111: 有符号数比较。


3. Custom_cpu 部分

(1) 三段式状态机:

第一段: 时序逻辑控制状态跳转

```
//state machine
  always@(posedge clk)
  begin
    if(rst) state <= `N;
    else state <= nextstate;
end</pre>
```

第二段:组合逻辑控制下一状态



```
always@(*)
begin
    case(state)
      `N:
          if(Inst_Req_Ack & Inst_Req_Valid) nextstate = `IW;
else nextstate = `IF;
          if(Inst_Valid & Inst_Ack) nextstate = `ID;
          else nextstate = `IW;
     `ID:
          nextstate = `EX;
     `EX:
          if (Branch) nextstate = `IF;
          else if (Load) nextstate = `LD;
else if (Store) nextstate = `ST;
else nextstate = `WB;
          nextstate = `IF;
          if (Mem_Req_Ack & MemWrite) nextstate = `IF;
else nextstate = `ST;
          if (Mem_Req_Ack & MemRead) nextstate = `RDW;
else nextstate = `LD;
          if (Read_data_Valid & Read_data_Ack) nextstate = `WB;
          else nextstate = `RDW;
     default:
          nextstate = `N;
     endcase
```

State 和 nextstate 信号的位宽 均为 9 位,有 9 个不同状态。除 了 PPT 上写的 8 个以外,还设计 了一个初始状态 N。

使用 one-hot 的方式定义不同状态。

第三段: 给信号赋值

```
always@(posedge clk)
begin

if (rst) Inst_Req_Valid <= 0;
else if (state==`IF)
begin

if (Inst_Req_Valid==0) Inst_Req_Valid <= 1;
else if (Inst_Req_Valid & Inst_Req_Ack) Inst_Req_Valid <= 0;
end

else Inst_Req_Valid <= 0;
end

assign Inst_Ack = (state == `IW) | (state == `IF && Inst_Valid);
assign Read_data_Ack = (state == `RDW);
|
always@(posedge clk)
begin

if (rst) MemRead <= 0;
else if (state== LD)
begin

if (MemRead==0) MemRead <= 1;
else if (MemRead & Mem_Req_Ack) MemRead <= 0;
end

always@(posedge clk)
begin

if (rst) MemWrite <= 0;
else if (state== ST)
begin

if (memWrite==0) MemWrite <= 1;
else if (MemWrite==0) MemWrite <= 1;
else if (MemWrite==0) MemWrite <= 1;
else if (MemWrite==0) MemWrite <= 0;
end

else MemWrite <= 0;
```

赋值的判断条件和 mips 一致。

(2) 处理 Instruction

```
always@(posedge clk)
if(rst) instruction <= 32'd0;
else if(Inst_Valid && Inst_Ack) instruction <= Instruction;</pre>
```

第3页 / 共6页

因为 Instruction 只出现一个时钟周期,所以用 instruction 储存指令。(对 Read_data 也做一样的处理。)

```
assign op = instruction[6:0];
assign rd = instruction[11:7];
assign func = instruction[19:15];
assign rs1 = instruction[19:15];
assign rs2 = instruction[24:20];
assign top7 = instruction[31:25];

assign Lui = (op=7'b0110111);
assign Auipc = (op = 7'b1001111);
assign Jal = (op = 7'b1100111) & (func = 3'b000);
assign Beq = (op = 7'b1100111) & (func = 3'b000);
assign Beq = (op = 7'b1100011) & (func = 3'b000);
assign Beq = (op = 7'b1100011) & (func = 3'b000);
assign Be = (op = 7'b1100011) & (func = 3'b000);
assign Be = (op = 7'b1100011) & (func = 3'b100);
assign Beq = (op = 7'b1100011) & (func = 3'b100);
assign Beq = (op = 7'b1100011) & (func = 3'b100);
assign Beq = (op = 7'b1100011) & (func = 3'b100);
assign Lb = (op = 7'b0000011) & (func = 3'b100);
assign Lb = (op = 7'b0000011) & (func = 3'b100);
assign Lb = (op = 7'b0000011) & (func = 3'b100);
assign Lb = (op = 7'b0000011) & (func = 3'b100);
assign Lb = (op = 7'b0000011) & (func = 3'b100);
assign Sb = (op = 7'b0000011) & (func = 3'b100);
assign Sb = (op = 7'b0000011) & (func = 3'b100);
assign Sb = (op = 7'b0010011) & (func = 3'b100);
assign Sb = (op = 7'b0010011) & (func = 3'b100);
assign Sb = (op = 7'b0010011) & (func = 3'b100);
assign Sb = (op = 7'b0010011) & (func = 3'b100);
assign Sb = (op = 7'b0010011) & (func = 3'b100);
assign Stii = (op = 7'b0010011) & (func = 3'b100);
assign Stii = (op = 7'b0010011) & (func = 3'b101);
assign Stii = (op = 7'b0010011) & (func = 3'b100);
assign Stii = (op = 7'b0010011) & (func = 3'b100);
assign Stii = (op = 7'b0010011) & (func = 3'b100) & (fupr = 7'b0000000);
assign Stii = (op = 7'b0010011) & (func = 3'b100) & (fupr = 7'b0000000);
assign Stii = (op = 7'b0010011) & (func = 3'b100) & (fupr = 7'b0000000);
assign Stii = (op = 7'b0010011) & (func = 3'b100) & (fupr = 7'b0000000);
assign Stii = (op = 7'b0010011) & (func = 3'b100) & (fupr = 7'b0000000);
assign Sti = (op = 7'b0110011) & (func = 3'b100) & (fupr = 7'b0000000);
assign Sti = (op = 7'b0110011) & (func = 3'b100) & (fupr = 7'b0000000);
assign Sti = (op = 7'b0110011) & (fun
```

先对 instruction 进行拆分, 再确定当前执行的是哪一条指令。

(3) PC 时序逻辑

```
alwaysg|poseage ctk|

begin

if (rst) PC <= 32'b8;

else if (state == 'EX) PC <= PC2;

end

alwaysg|poseage ctk|

begin

if(rst) PC1 <= 32'd8;

else if(state == 'IF) PC1 <= PC;

end

assign PC3 = PC + 32'd4;

assign PC2 = (Jat || Jalr) | (Result[31:1],1'b8):(PC+extend);

assign PC2 = (Jat || Jalr || (Result[31:1],1'b8):(PC+extend);

assign PC2 = (Jat || Jalr || (Result[31:1],1'b8):(PC+extend);

assign PC2 = (Jat || Jalr || (Result[31:1],1'b8):(PC+extend);
```

在 EX 状态是给 PC 赋新的值。

PC1 的作用是为了储存前一个 PC, 在 Jal 和 Jalr 指令的时候需要用到。

(4) RF wen, RF waddr和RF wdata

WB 阶段时往寄存器内写入数据,因此在 WB 阶段时把 RF wen 赋为 1.

写入数据的寄存器地址一直为 rd, 比 mips 简单。

二、 实验过程中遇到的问题、对问题的思考过程及解决方法(比如 RTL 代码中出现的逻辑 bug, 仿真、本地上板及云平台调试过程中的难点等)
Risc-v 对于立即数的存储很特别,写的时候需要耐心一点把位数写对。因为这个错误在 rtl 代码检查的时候不会报错,所以出错的时候需要多花一点时间。

总的来说在已经写过 mips 处理器之后再写 risc-v 处理器就显得非常简单,指令格式更加工整,而且也有了 debug 的经验,处理起来得心应手。

三、 对讲义中思考题(如有)的理解和回答

无

- 四、 在课后, 你花费了大约 12 小时完成此次实验。
- 五、对于此次实验的心得、感受和建议(比如实验是否过于简单或复杂,是否缺少了某些你认为重要的信息或参考资料,对实验项目的建议,对提供帮助的同学的感谢,以及其他想与任课老师交流的内容等)

感觉这个实验比 mips 简单多了,可以考虑先写 risc-v 处理器再写 mips 处理器,应该会更容易上手。

感谢蒋卓伦同学在 sep 讨论区里提出的关于状态跳转时判定信号如何书写的问题,很有帮助。