

实验三 时序部件的实现

班级 _____ 姓名 _____ 学号 _____

一、实验目的

- 1.了解模型机中 SM 的作用
- 2.熟悉指令寄存器、状态寄存器、程序计数器、寄存器组的工作原理
- 3.学会使用 VERILOG 语言设计时序电路。

二、实验内容

- 1.用 VERILOG 语言设计 SM:
- 2.用 VERILOG 语言设计一个 8 位的指令寄存器 IR;
- 3.用 VERILOG 语言设计一个 1 位的状态寄存器 PSW:
- 4.用 VERILOG 语言设计一个 8 位的程序计数器 PC:
- 5.用 VERILOG 语言设计 4 个 8 位寄存器组成的寄存器组，实现读写操作;

三、实验过程

1、SM

A) 源代码


```
1  module sm(sm_en,sm,clk);
2      input sm_en,clk;
3      output sm;
4      reg t=1'b0;
5
6      always @(negedge clk)
7      begin
8          if(sm_en==1'b1) t<=~t;
9      end
10     assign sm=t;
11
12     endmodule
13
14
```

B) 编译与调试（包含编译调试过程中的错误、警告信息以及资源消耗） （选择的芯片为 family=FLEX10K; name=EPF10K20TC144-4）


Type	Message
	Warning: Found pins functioning as undefined clocks and/or memory enables

Flow Status	Successful - Fri Dec 05 17:23:47 2025
Quartus II Version	9.0 Build 184 04/29/2009 SP 1 SJ Web Edition
Revision Name	sm
Top-level Entity Name	sm
Family	FLEX10K
Device	EPF10K20TC144-4
Timing Models	Final
Met timing requirements	Yes
Total logic elements	1 / 1,152 (< 1 %)
Total pins	3 / 102 (3 %)
Total memory bits	0 / 12,288 (0 %)


C) RTL 视图



D) 功能仿真波形



E) 时序仿真波形



F) 结果分析及结论

功能仿真波形分析：

sm 在 sm_en 使能（高电平）的 clk 下降沿处及时翻转，无延迟，符合 “仅 clk 下降沿 + sm_en=1 时翻转” 的逻辑设计，验证了 SM 的功能正确性。

时序仿真波形分析：

sm 的翻转相比功能仿真存在微小延迟（实际电路的门级延迟），但翻转时机、状态变化与功能仿真一致，说明电路在实际时序条件下可正常工作。

结论：

SM 的功能仿真与时序仿真结果均符合设计要求，逻辑功能正确且时序特性满足电路工作条件。

2、指令寄存器 IR

A) 源代码

```
1 module ir(clk,ld_ir,a,x);
2   input clk,ld_ir;
3   input [7:0]a;
4
5   output reg [7:0]x=8'b00000000;
6   always @(negedge clk)
7   begin
8     if(ld_ir==1'b1)
9
10      x<=a;
11   end
12 endmodule
```

B) 编译与调试（包含编译调试过程中的错误、警告信息以及资源消耗） （选择的芯片为 family=FLEX10K; name=EPF10K20TC144-4）

Type	Message
Warning: Found pins functioning as undefined clocks and/or memory enables	
System (2)	Processing (39) Extra Info Info (38) Warning (1) Critical Warning Error Suppressed Flag

Flow Status Successful - Fri Dec 05 19:55:34 2025

Quartus II Version 9.0 Build 184 04/29/2009 SP 1 SJ Web Edition

Revision Name ir

Top-level Entity Name ir

Family FLEX10K

Device EPF10K20TC144-4

Timing Models Final


Met timing requirements Yes

Total logic elements 8 / 1,152 (< 1 %)


Total pins 18 / 102 (18 %)

Total memory bits 0 / 12,288 (0 %)


C) RTL 视图



D) 功能仿真波形



E) 时序仿真波形



F) 结果分析及结论

功能仿真结果分析:

功能仿真中, x 初始为 8'b00000000; 当 clk 下降沿且 ld_ir=1 时, x 成功加载 a 的 8'b10101010, 其他时刻 x 保持当前状态, 完全符合 IR “仅在 clk 下降沿 + ld_ir 使能时加载数据” 的功能逻辑。

时序仿真结果分析:

时序仿真中, x 加载 a 的操作存在微小延迟 (实际电路的门级延迟), 但最终状态与功能仿真一致, 说明电路在实际时序条件下能稳定完成数据加载。

结论:

IR 的功能仿真与时序仿真结果均符合设计要求, 数据加载逻辑正确, 时序特性满足电路工作条件。

3、状态寄存器 PSW

A) 源代码

```

1 module psw(g_en,gf,g,clk);
2   input g,clk,g_en;
3   output reg gf=1'b0;
4
5   always @(negedge clk)
6   begin
7     if(g_en==1'b1)
8       gf<=g;
9   end
10 endmodule
11


```

B) 编译与调试 (包含编译调试过程中的错误、警告信息以及资源消耗) (选择的芯片为 family=FLEX10K; name=EPF10K20TC144-4)


Type	Message
Warning	Warning: Found pins functioning as undefined clocks and/or memory enables
System (2)	Processing (39)
Extra Info	Info (38)
Warning (1)	Critical Warning
Error	Suppressed
Flag	

Flow Status	Successful - Fri Dec 05 20:14:03 2025
Quartus II Version	9.0 Build 184 04/29/2009 SP 1 SJ Web Edition
Revision Name	psw
Top-level Entity Name	psw
Family	FLEX10K
Device	EPF10K20TC144-4
Timing Models	Final
Met timing requirements	Yes
Total logic elements	1 / 1,152 (< 1 %)
Total pins	4 / 102 (4 %)
Total memory bits	0 / 12,288 (0 %)


C) RTL 视图



D) 功能仿真波形



E) 时序仿真波形



F) 结果分析及结论

功能仿真结果分析:

功能仿真中, gf 初始为 1'b0; 当 clk 下降沿且 g_en=1 时, gf 成功加载输入 g 的 1'b1, 其他时刻 gf 保持当前状态, 完全匹配 PSW “仅在 clk 下降沿 + g_en 使能时加载 1 位数

据” 的功能设计。

时序仿真结果分析：

时序仿真中，gf 加载 g 的操作存在微小门级延迟（符合实际电路的时序特性），但最终状态与功能仿真一致，说明电路在实际时序条件下能稳定完成数据加载。

结论：

PSW 的功能仿真与时序仿真结果均符合设计要求，1 位数据加载逻辑正确，时序特性满足电路工作条件。

4、指令计数器 PC


A) 源代码

```
1 module pc(ld_pc, in_pc, clk, a, c);
2   input in_pc, clk, ld_pc;
3   input [7:0] a;
4   output reg [7:0] c = 8'b00000000;
5   always @(negedge clk) begin
6     if (in_pc == 1'b1 && ld_pc == 1'b0)
7       c <= c + 8'b00000001;
8     else if (in_pc == 1'b0 && ld_pc == 1'b1)
9       c <= a;
10  end
11 endmodule
```


B) 编译与调试（包含编译调试过程中的错误、警告信息以及资源消耗）
（选择的芯片为 family=FLEX10K; name=EPF10K20TC144-4）

Type	Message
Warning: Found pins functioning as undefined clocks and/or memory enables	
System (2) Processing (43) Extra Info Info (42) Warning (1) Critical Warning Error Suppressed Flag	
Flow Status	Successful - Fri Dec 05 20:26:15 2025
Quartus II Version	9.0 Build 184 04/29/2009 SP 1 SJ Web Edition
Revision Name	pc
Top-level Entity Name	pc
Family	FLEX10K
Device	EPF10K20TC144-4
Timing Models	Final
Met timing requirements	Yes
Total logic elements	17 / 1,152 (1 %)
Total pins	19 / 102 (19 %)
Total memory bits	0 / 12,288 (0 %)


C) RTL 视图



D) 功能仿真波形



E) 时序仿真波形



F) 结果分析及结论

功能仿真结果分析:

功能仿真中, PC 初始输出 $c=8'b00000000$; 当 $in_pc=1$ 、 $ld_pc=0$ 时, clk 下降沿触发 c 自增 (从 00000000 依次变为 00000001、00000010); 后续 a 更新为 $8'b00001000$ 后, 对应控制信号下 c 成功加载 a 的值, 完全匹配 “自增、加载” 的功能设计逻辑。

时序仿真结果分析:

时序仿真中, c 的状态变化存在微小门级延迟 (符合实际电路的时序特性), 但最终输出状态与功能仿真完全一致 (自增结果、加载 a 后的结果均正确), 说明电路在实际时序条件下能稳定实现预期功能。

结论:

PC 的功能仿真与时序仿真结果均符合设计要求, 自增、数据加载逻辑正确, 时序特性满足电路工作条件。

5、通用寄存器组


A) 源代码

```
1 module reg_group (we, clk, sr, dr, i, s, d);
2   input we, clk;
3   input [1:0] sr, dr;
4   input [7:0] i;
5   output reg [7:0] s, d;
6
7   reg [7:0] r0=8'b00000001, r1=8'b00000001, r2=8'b00000001, r3=8'b00000001;
8   always @(*) begin
9     if (sr == 2'b00)
10      s = r0;
11     else if (sr == 2'b01)
12      s = r1;
13     else if (sr == 2'b10)
14      s = r2;
15     else
16      s = r3;
17     if (dr == 2'b00)
18      d = r0;
19     else if (dr == 2'b01)
20      d = r1;
21     else if (dr == 2'b10)
22      d = r2;
23     else
24      d = r3;
25   end
26
27   always @(negedge clk) begin
28     if (we == 1'b1) begin
29       case (dr)
30         2'b00: r0 <= i;
31         2'b01: r1 <= i;
32         2'b10: r2 <= i;
33         2'b11: r3 <= i;
34       endcase
35     end
36   end
endmodule
```


B) 编译与调试 (包含编译调试过程中的错误、警告信息以及资源消耗) (选择的芯片为 family=FLEX10K; name=EPF10K20TC144-4)

Type	Message
	Warning: Found pins functioning as undefined clocks and/or memory enables
System (2)	Processing (40) Extra Info Info (39) Warning (1) Critical Warning Error Suppressed Flag
Flow Status	Successful - Fri Dec 05 20:47:09 2025
Quartus II Version	9.0 Build 184 04/29/2009 SP 1 SJ Web Edition
Revision Name	reg_group
Top-level Entity Name	reg_group
Family	FLEX10K
Device	EPF10K20TC144-4
Timing Models	Final
Met timing requirements	Yes
Total logic elements	68 / 1,152 (6 %)
Total pins	30 / 102 (29 %)
Total memory bits	0 / 12,288 (0 %)

C) RTL 视图



D) 功能仿真波形



时序仿真的波形设计与验证方法。最挑战的是时序仿真延迟的理解，通过对比功能仿真波形 + 查时序分析文档解决。

2、能力发展

评估信息靠仿真波形和时序报告，从“逻辑正确性”“时序合规性”分析问题；和同学交流模块功能细节；创意是简化验证电平周期（用 20ns 覆盖全功能），由“短周期更高效”的思路形成。

3、反思与迭代（3-2-1 法）

3 件事：时序逻辑设计方法、仿真验证流程、寄存器组读写逻辑；

2 个困惑：复杂时序约束设置、多模块联调效率；

1 个洞见：仿真验证是数字电路设计的“试错关键环节”。

五、最终成果与自我评价

1、成果质量

模块功能、时序均达标，符合设计预期；可改进：提升多模块联调的波形设计效率。

2、自我评价

打 90 分。理由：完成了各模块的设计、仿真与验证，但多模块联调的实践经验有待补充。