F06 融合测试结果与方法问题报告

阶段汇总截至 2026 年 11 月 5 日

F06 已在昆仑芯 P800 与 NVIDIA RTX 4090 两个平台开展验证，历史适配口径为 13 个融合模板变体，覆盖 FP32、FP16、BF16。本报告汇总已完成的公平计时实验、当前实现方法和主要问题，并附两平台逐例结果。这里的“模板数量”不表示完整模型数量。

主要结果

P800 端到端优化后的自动路径完成 216 例测试，按当轮检查全部通过；其中 47 例使用资源融合或切分，169 例复用原生执行路径。整体相对 eager 的 GPU / 端到端加速比分别为 1.131× / 1.129×。这些数字评价的是含原生路径复用的自动选择系统，不能全部计为融合收益。[S1]

RTX 4090 完成 216 例两轮测试，F06 通过 213 例。通过样本相对 eager 的 GPU / 端到端加速比为 2.269× / 1.067×；相对有效 Inductor 对照为 0.956× / 1.962×。大矩阵 MatMul+Bias+Activation 的 36 例优化后全部通过，GPU 与优化 Inductor 基本持平。[S2]

最新 P800 Mul+Sum 单乘并行修复完成 36 例：28 例通过普通有限值检查并计时，4 例通过本轮完整扩展验收。并行化显著降低串行修复开销，但大矩阵 SDNN 分块仍远慢于 eager 与 Inductor，不能替换默认路径。[S4]

实验批次	覆盖	有效性与限制
历史模板适配	2 平台 × 117 配置	13 模板 × 3 精度 × 3 小尺寸；旧计时口径
P800 自动路径	216 配置	12 类 × 3 精度 × 6 尺寸；含 169 例复用原生路径
RTX 4090 公平复测	216 配置 × 2 轮	F06 213 例通过；Inductor 155 例通过
P800 特殊值优化	216 配置	实验模式；逐候选状态见完整数据
P800 单乘并行修复	36 配置	仅物理卡 7，串行；完整验收通过 4 例

当前结论

主要瓶颈已从单纯的 Python 调用包装，进一步定位到 P800 的资源选择、过细分块、标量特殊值修复和同步。复用 Inductor 并不保证资源、分块和生成代码与原生基线一致。当前尚未证明某一种 SDNN 或 cluster 方案在全部尺寸上最优；大矩阵应允许多内核，并以完整调用实测决定是否采用。

各批次的检查集合、设备与源码快照不同，报告分别统计，不跨批次拼接倍率。正在准备的“整矩阵乘法 + 整行归约”新方案尚无纳入本报告的正式 P800 全量结果。

覆盖范围和精度标准

历史 13 模板与近期 216 例测试不是同一清单。216 = 12 类 × 3 精度 × 6 尺寸；它增加 LayerNorm 仅 weight / 仅 bias 两类细分，但未覆盖历史的 Add+GELU exact、Add+GELU tanh、Add+SiLU。上述三类不能据此宣称已完成最新的大矩阵公平复测。[S0–S2]

编号	融合组合	历史 13 模板	近期 216 例
T01	MatMul + Bias	是	是
T02	MatMul + Bias + ReLU	是	是
T03	MatMul + Bias + GELU exact	是	是
T04	MatMul + Bias + GELU tanh	是	是
T05	MatMul + Bias + SiLU	是	是
T06	Add + Softmax	是	是
T07	Add + LayerNorm 无仿射	是	是
T08	Add + LayerNorm 仅 weight	未单列	是
T09	Add + LayerNorm 仅 bias	未单列	是
T10	Add + LayerNorm 仿射	是	是
T11	Mul + Sum	是	是
T12	Mul + Sum keepdim	是	是
H11	Add + GELU exact	是	待补测
H12	Add + GELU tanh	是	待补测
H13	Add + SiLU	是	待补测

小矩阵 (M,N,K)：(16,128,64)、(32,256,64)、(64,1024,64)。大矩阵：(128,1024,128)、(512,1024,1024)、(2048,2048,2048)。非 MatMul 组合只使用 M、N；LayerNorm eps=1e-3。

数据类型	atol	rtol	适用范围
FP32	3e-4	3e-4	全部
FP16	3e-3	3e-3	全部
BF16	3e-2	3e-3	历史小矩阵及非 MatMul
BF16	3e-3	3e-3	大矩阵 MatMul 系列

精度阈值逐例沿用原记录，没有统一放宽 BF16 大 MatMul 阈值。普通有限值、NaN/Inf 分类与传播，以及后续极值/次正规数压力测试分列报告；历史通过不等于后续更广检查全部通过。

当前方法与公平计时

复用 Inductor 的执行流程

静态 FX 图匹配与语义守卫 → 枚举资源和合法切分边界 → 调用 Inductor 编译、分解、调度与自动调优 → 检查精度及真实生成内核 → 捕获前测量 GPU 和普通调用端到端 → 固定计划执行。小矩阵资源候选要求实际单内核；大矩阵允许 SDNN 完整路径，或在 MatMul / Bias 后切分到 cluster。

自动选择先拒绝错误候选，再要求候选相对稳定基线在两轮普通调用中均至少降低 3% 端到端耗时，最后按 GPU 时间择优。没有合格资源候选时保留 eager 或 Inductor。原生路径复用是一项选择结果，不是融合已执行的证明；设备执行错误必须单列，不能静默算作成功。

项目增加的是模板资格、资源计划、语义舍入/特殊值修复、推理入口和验收逻辑。Inductor 仍负责原生代码生成与搜索；资源选择或 IR 修复会改变最终执行，因而“复用 Inductor”与“具有原生 Inductor 性能”不能等同。

项目	P800 自动路径	P800 最新专项	RTX 4090
GPU 测量	3 次捕获，42 样本	3 次捕获，18 样本	两轮；7 组 × 20 次重放
Graph 调用数	同例各路径相同	同例各路径相同	通常 64；最大 MatMul 为 8
普通调用 E2E	2 轮 × 128 次	2 轮 × 128 次	每路径每轮 31 次
基线	eager 与 max-autotune-no-cudagraphs	同左	同左
稳态计时排除	编译、调优、预热、捕获、输入构造与 H2D/D2H	同左	同左

GPU 时间来自外层 CUDA Graph 重放与设备事件，包含内核内部搬运、同步及切分中间读写。端到端是预置设备输入上的普通同步调用，包含主机提交、输出分配、设备执行及完成等待；它不是 Graph 重放的主机耗时。两者不能相减后直接解释为“纯 CPU 时间”。

加速比 = 基线耗时 ÷ 候选耗时；大于 1 表示候选更快。耗时减少百分比 = (1 − 1/加速比) × 100%。汇总对逐例倍率取几何平均，并标明共同有效样本数。接近 1 的差异按基本持平解释。

P800：OAM，驱动 5.0.21.47，PyTorch 2.9.0+cu128，FlagTree/Triton 3.6.0，实际 XPUDriver arch=3；CUDA API 为 SDK 兼容接口。RTX 4090：PyTorch 2.11.0+cu130，Triton 3.6.0，驱动 615.71.10。数值不作跨平台绝对性能排名。

P800 全组合自动选择结果

本页为端到端入口优化后的固定批次 [S1]。216 例当轮验收通过；47 例资源方案、166 例 eager、3 例原生 Inductor。相比 eager，整体 GPU 耗时减少 11.55%，端到端减少 11.46%。相对有效 Inductor 的倍率较高，主要也包含原生路径复用到更快 eager 的收益。

组合	规模	资源采用	GPU/E	E2E/E	GPU/I	E2E/I	I 有效
T01	小	6/9	1.689	1.447	0.994	2.037	4
T01	大	4/9	1.184	1.229	1.027	1.578	7
T02	小	5/9	1.655	1.483	3.360	2.067	4
T02	大	3/9	1.229	1.232	1.452	1.701	6
T03	小	7/9	1.656	1.809	1.756	2.353	6
T03	大	6/9	1.516	1.478	1.555	1.741	6
T04	小	0/9	0.999	0.997	0.532	1.537	1
T04	大	0/9	1.114	1.086	0.838	1.160	6
T05	小	2/9	1.005	1.137	0.926	1.502	6
T05	大	4/9	1.075	1.148	1.123	1.375	6
T06	小	0/9	1.000	1.060	4.172	2.509	9
T06	大	0/9	1.001	1.005	13.265	8.839	9
T07	小	0/9	1.003	1.020	4.256	1.952	9
T07	大	0/9	0.998	0.999	15.576	7.468	9
T08	小	0/9	1.002	1.001	4.289	2.000	6
T08	大	0/9	1.001	1.001	14.821	6.987	6
T09	小	0/9	1.000	1.003	4.336	1.825	9
T09	大	0/9	0.999	1.002	15.930	8.110	9
T10	小	0/9	1.000	1.019	4.555	2.116	6
T10	大	0/9	0.999	1.007	15.876	8.037	6
T11	小	5/9	1.244	1.154	1.302	2.057	6
T11	大	0/9	1.000	1.004	3.512	3.209	6
T12	小	5/9	1.244	1.163	1.261	2.041	6
T12	大	0/9	0.999	1.000	3.500	3.194	6

E=eager，I=max-autotune-no-cudagraphs；各组 9 例。T01–T12 名称见覆盖页。所有倍率包含自动路径的实际原生执行路径。小矩阵资源采用 30/108，大矩阵 17/108；Inductor 有效配对分别为 72 与 82 例。

本轮未发现自动路径相对 eager 超过 5% 的 GPU 或端到端退化。该结果不证明所有融合候选更快，也不覆盖后续新增极值压力用例。原测试因其他用户占用而换卡并重测，不能写成全批固定一张物理卡；最新专项则已固定卡 7 串行完成。

169 例复用原生路径的原因

依据逐例校准记录重新执行选择逻辑，216 例决策均复现。下表为互斥的用例级主要原因；同一用例的不同候选还可能同时存在精度、编译或执行失败，详细多标签记录保存在数据附件。[S5]

主要原因	例数	占原生路径例数
GPU 较慢，但有 E2E 合格候选	33	19.53%
GPU 较慢且无 E2E 合格候选	97	57.40%
全部资源候选精度失败	31	18.34%
全部资源候选编译失败	5	2.96%
未满足小矩阵单内核要求	3	1.78%

规模	类型	原生/总数	仅 GPU	GPU+E2E	精度	编译	单核
小	FP32	26/36	15	9	0	0	2
小	FP16	23/36	6	16	0	0	1
小	BF16	29/36	9	14	6	0	0
大	FP32	27/36	1	26	0	0	0
大	FP16	28/36	2	26	0	0	0
大	BF16	36/36	0	6	25	5	0

没有发现 GPU 已更快、仅因端到端开销而回退的用例。33 例已满足端到端验收，但 GPU 时间仍慢；97 例同时受到设备执行与普通调用延迟约束。31 例精度失败和 5 例编译失败不能靠改变计时方式解决。

可以继续优化的部分

大矩阵 FP16 MatMul+Bias+ReLU 512×1024×1024 的切分候选距离 eager 的 GPU 时间约差 4.12%；FP32 Mul+Sum 32×256 约差 9.02%，keepdim 约差 8.85%。这些是历史校准中的接近胜出项，可优先复测，但不能跨批次直接宣布已胜出。

BF16 原生路径采用集中在类型提升及舍入路径。后续关闭提升的诊断使 21 例归约故障通过原检查，但它仍可能使用 FP32 算术；30 个 MatMul 关闭提升后仍失败。依据用户选择，默认保持 BF16→FP32 兼容路径。

RTX 4090 全组合公平结果

本页为 11 月 2 日完成的大矩阵优化后完整批次 [S2]，两轮结果合并后统计。F06 213/216 通过，3 个失败均为未改动的 BF16 MatMul+Bias 大矩阵；Inductor 155/216 通过。下面仅统计双方共同通过的项。

组合	规模	F06 通过	GPU/E	E2E/E	GPU/I	E2E/I	I 有效
T01	小	9/9	2.672	1.152	1.032	2.460	6
T01	大	6/9	1.237	0.924	0.924	1.377	6
T02	小	9/9	3.222	1.482	0.982	2.509	6
T02	大	9/9	1.418	1.032	0.983	1.409	7
T03	小	9/9	2.955	1.479	0.976	2.469	6
T03	大	9/9	1.380	1.022	1.002	1.407	6
T04	小	9/9	2.386	1.477	0.993	2.487	6
T04	大	9/9	1.309	1.020	1.000	1.427	6
T05	小	9/9	3.242	1.476	0.992	2.485	6
T05	大	9/9	1.435	1.051	1.006	1.447	6
T06	小	9/9	2.589	0.924	0.930	2.254	9
T06	大	9/9	2.128	0.982	0.955	2.013	9
T07	小	9/9	2.691	1.122	0.929	2.255	9
T07	大	9/9	2.068	1.114	0.936	2.062	9
T08	小	9/9	2.795	0.965	0.905	2.001	6
T08	大	9/9	2.181	0.993	0.966	1.820	6
T09	小	9/9	2.810	0.972	0.917	1.999	9
T09	大	9/9	2.179	1.002	0.925	1.848	9
T10	小	9/9	2.753	0.885	0.904	1.848	6
T10	大	9/9	2.055	0.924	0.960	1.726	6
T11	小	9/9	2.967	0.955	0.938	2.243	5
T11	大	9/9	2.369	1.016	0.932	2.148	3
T12	小	9/9	2.963	0.928	0.980	2.226	5
T12	大	9/9	2.355	1.005	0.942	2.117	3

全量相对 eager：GPU 2.269×（213 对）、E2E 1.067×（213 对）。相对 Inductor：GPU 0.956×（155 对）、E2E 1.962×（155 对）。失败项不参与倍率。

36 例大矩阵 Activation 补齐原生自动调优后，相对旧 F06 的 GPU / E2E 为 1.164× / 1.100×；相对 Inductor GPU 从 0.831× 提升到 0.997×。24 例形成单计算内核，12 例保留两内核；严格舍入边界仍可能使多内核更合适。

特殊值修复优化的效果与边界

NaN/Inf 修复针对运算语义，FP32 也需要检查。当前 P800 指令路径的特殊值处理可能与目标语义不同，因此不能只凭“FP32”就移除修复。双乘与合并、整数分类修复及后续并行改写是本项目加入或改写的兼容逻辑，不应描述为 FlagTree 官方固定实现。[S3、S4]

GELU tanh / SiLU 实验识别完整表达式，保留有限值算术和原始输入，调整受限激活输入及最终乘法操作数顺序，以减少通用标量修复。SiLU 的 +Inf 路径已在目标用例中修复；它不代表所有 BF16 或组合已达到全范围语义等价。

同配置配对实验	规模	有效配对	GPU 耗时降幅中位数	E2E 降幅中位数
MM+B+GELU tanh	大	6	72.78%	71.53%
MM+B+GELU tanh	小	6	63.74%	47.57%
MM+B+SiLU	大	6	91.76%	87.19%
MM+B+SiLU	小	7	82.00%	49.32%
Mul + Sum	小	6	58.31%	26.46%
Mul + Sum keepdim	小	5	59.18%	28.59%

上表是相对原修复实现的同配置净耗时变化，不能当作相对 eager 的加速比或纯算术占比。Mul+Sum 两行属于旧双乘优化阶段，后续单乘并行实验单独列出，不能合并统计。

完整验收仍有缺口

216 例实验中，固定候选有 164 例至少存在一个当轮有效方案；33/47 次普通入口验证通过。重新调优候选通过更严格条件且 E2E 合格的编号为 19 个。这些集合不同，不能合并为“216 例优化成功”。SiLU 的目标 +Inf 检查：固定配置 13 项通过，重新调优 14 项通过。

扩展检查发现 Inf×次正规数、最大有限值×最小正规数等边界仍有问题。激活扩展记录还保留有符号零差异；原验收按原比较器执行，不能进一步宣称所有路径逐位 IEEE 等价。专项实验与默认策略保持分离。

逐候选状态、原始耗时、失败模式、实际内核资源和二进制标识均保存在 P800_special_216_cases_all_routes.csv 及其源 summary.json；未测、编译失败、执行风险排除与精度失败分别保留。

MulSum 单乘并行修复 小矩阵

仅物理卡 7，串行完成；精度阈值、输入和 BF16 FP32 计算路径不变。每格以 GPU / E2E 表示，时间单位 μs，倍率为对照时间除以并行单乘时间。† 表示普通有限值可计时但扩展验收失败；F 表示原有限值验收失败而未计时。

编号	类型	M×N	耗时	对串行	对双乘	对 eager	对 I	验收
072	FP32	16×128	5.20 / 24.29	2.746 / 1.367	0.880 / 0.962	1.171 / 1.753	0.570 / 2.289	†
073	FP32	32×256	9.54 / 28.82	4.024 / 2.013	0.830 / 0.953	0.644 / 1.426	0.827 / 1.900	†
074	FP32	64×1024	85.36 / 121.70	3.675 / 2.776	0.892 / 0.987	0.089 / 0.391	0.146 / 0.529	†
075	FP16	16×128	5.14 / 24.10	2.755 / 1.381	0.855 / 0.983	1.187 / 1.716	0.591 / 2.308	通过
076	FP16	32×256	9.45 / 29.11	3.956 / 1.962	0.840 / 0.937	0.653 / 1.474	0.697 / 1.997	通过
077	FP16	64×1024	- / -	- / -	- / -	- / -	- / -	F
078	BF16	16×128	5.98 / 23.93	3.146 / 1.535	1.594 / 1.145	1.007 / 1.480	- / -	†
079	BF16	32×256	11.30 / 28.59	4.436 / 2.372	2.058 / 1.420	0.566 / 1.104	- / -	†
080	BF16	64×1024	90.68 / 114.22	4.565 / 3.819	2.047 / 1.838	0.089 / 0.386	- / -	†
081	FP32	16×128	5.23 / 24.23	2.728 / 1.383	0.850 / 0.990	1.184 / 1.766	0.577 / 2.350	†
082	FP32	32×256	9.50 / 28.71	4.062 / 2.017	0.834 / 0.945	0.661 / 1.465	0.639 / 1.951	†
083	FP32	64×1024	79.35 / 118.66	3.869 / 2.808	0.869 / 0.994	0.091 / 0.396	0.162 / 0.537	†
084	FP16	16×128	5.39 / 23.92	2.626 / 1.386	0.818 / 0.972	1.100 / 1.712	0.737 / 2.386	通过
085	FP16	32×256	9.47 / 29.21	3.952 / 1.967	0.835 / 0.947	0.647 / 1.469	0.683 / 1.978	通过
086	FP16	64×1024	- / -	- / -	- / -	- / -	- / -	F
087	BF16	16×128	5.99 / 23.87	3.147 / 1.537	1.585 / 1.147	1.028 / 1.425	- / -	†
088	BF16	32×256	11.35 / 29.67	4.420 / 2.319	2.050 / 1.402	0.562 / 1.150	- / -	†
089	BF16	64×1024	90.81 / 114.16	4.538 / 3.818	2.068 / 1.838	0.089 / 0.356	- / -	†

编号 072–080、198–206 为 Mul+Sum；081–089、207–215 为 keepdim 变体。I 为 max-autotune-no-cudagraphs。所有 SDNN 对照采用相同切分；N≤256 为完整融合，N≥1024 采用 256 列分块后 cluster 汇总。64×1024 在本诊断中也采用分块，不满足最初小矩阵单内核部署要求。

4 例 FP16 16×128、32×256（含 keepdim）通过完整验收。其余 FP32/BF16 普通输入通过，但极值检查有错；不能作为可部署加速结论。FP16 64×1024 的两个变体未通过原有限值阈值。

本轮总计 36 例，28 例候选计时、4 例完整验收通过。目标 Inf×0 / NaN×0 的 12 项乘积检查未发现错误；完整压力测试仍包含其他失败。并行与串行单乘逐例的状态、特殊值与压力测试结果一致。[S4]

MulSum 单乘并行修复 大矩阵

仅物理卡 7，串行完成；精度阈值、输入和 BF16 FP32 计算路径不变。每格以 GPU / E2E 表示，时间单位 μs，倍率为对照时间除以并行单乘时间。 † 表示普通有限值可计时但扩展验收失败；F 表示原有限值验收失败而未计时。

编号	类型	M×N	耗时	对串行	对双乘	对 eager	对 I	验收
198	FP32	128×1024	122.32 / 150.03	4.403 / 3.774	0.776 / 0.822	0.069 / 0.324	0.186 / 0.440	†
199	FP32	512×1024	437.33 / 468.08	4.717 / 4.472	0.751 / 0.769	0.030 / 0.116	0.122 / 0.217	†
200	FP32	2048×2048	3357.16 / 3400.63	4.853 / 4.804	0.751 / 0.755	0.010 / 0.027	0.047 / 0.068	†
201	FP16	128×1024	- / -	- / -	- / -	- / -	- / -	F
202	FP16	512×1024	- / -	- / -	- / -	- / -	- / -	F
203	FP16	2048×2048	- / -	- / -	- / -	- / -	- / -	F
204	BF16	128×1024	146.83 / 171.26	5.021 / 4.447	2.193 / 2.024	0.059 / 0.246	- / -	†
205	BF16	512×1024	506.34 / 535.21	5.555 / 5.314	2.351 / 2.282	0.031 / 0.097	- / -	†
206	BF16	2048×2048	3983.21 / 4033.19	5.601 / 5.545	2.442 / 2.425	0.006 / 0.026	- / -	†
207	FP32	128×1024	121.80 / 150.53	4.417 / 3.766	0.785 / 0.822	0.070 / 0.320	0.158 / 0.439	†
208	FP32	512×1024	432.80 / 463.13	4.755 / 4.513	0.750 / 0.771	0.030 / 0.114	0.123 / 0.217	†
209	FP32	2048×2048	3349.62 / 3392.10	4.863 / 4.815	0.752 / 0.755	0.010 / 0.027	0.047 / 0.067	†
210	FP16	128×1024	- / -	- / -	- / -	- / -	- / -	F
211	FP16	512×1024	- / -	- / -	- / -	- / -	- / -	F
212	FP16	2048×2048	- / -	- / -	- / -	- / -	- / -	F
213	BF16	128×1024	147.12 / 173.28	5.011 / 4.407	2.188 / 2.018	0.061 / 0.270	- / -	†
214	BF16	512×1024	508.72 / 535.45	5.529 / 5.308	2.339 / 2.280	0.031 / 0.091	- / -	†
215	BF16	2048×2048	3981.03 / 4034.62	5.604 / 5.543	2.362 / 2.343	0.006 / 0.027	- / -	†

编号 072–080、198–206 为 Mul+Sum；081–089、207–215 为 keepdim 变体。I 为 max-autotune-no-cudagraphs。所有 SDNN 对照采用相同切分；N≤256 为完整融合，N≥1024 采用 256 列分块后 cluster 汇总。64×1024 在本诊断中也采用分块，不满足最初小矩阵单内核部署要求。

全部 18 个大矩阵用例均未通过完整验收：12 个 FP32/BF16 有诊断时间，6 个 FP16 未通过普通有限值检查。BF16 原生 Inductor 有限值验收失败，相对该基线倍率留空。

本轮总计 36 例，28 例候选计时、4 例完整验收通过。目标 Inf×0 / NaN×0 的 12 项乘积检查未发现错误；完整压力测试仍包含其他失败。并行与串行单乘逐例的状态、特殊值与压力测试结果一致。[S4]

大矩阵只有百分之一速度的原因

FP32 Mul+Sum 2048×2048 的同次实验数据如下。所有路径通过普通有限值检查，但均存在本轮扩展压力测试失败，因此本页性能仅用于归因。[S4]

路径	GPU µs	E2E µs	GPU 相对 eager	扩展类别错误
eager	34.949	92.656	1.000	48
原生优化 Inductor	159.098	232.408	0.220	8
cluster 完整融合	157.999	178.692	0.221	8
SDNN 串行单乘修复	16292.461	16338.292	0.002	8
SDNN 旧双乘修复	2522.335	2565.941	0.014	24
SDNN 并行单乘修复	3357.158	3400.626	0.010	8

并行单乘 GPU 为 3357.158 µs，eager 为 34.949 µs，速度比 0.010410×，即 eager 速度的约 1.04%，耗时约为 eager 的 96.06 倍。相对 Inductor 为 0.047391×，耗时约为 21.10 倍。并行修复相对串行单乘快 4.853×，但相对旧双乘只有 0.751×，GPU 耗时增加约 33.10%。

已定位的调度问题

该 SDNN 对照由项目诊断脚本强制采用 256 列分块、XBLOCK=1 等保守配置，并关闭相应自动调优。2048 列因此产生 8 个 SDNN 部分归约与 1 个 cluster 汇总，共 9 次启动。它不是原生 Inductor 的最优调优结果。cluster 完整融合 157.999 µs 与 Inductor 159.098 µs 接近，直接显示差距主要发生在特定 SDNN 调度路径。

原单乘整数分类进入逐元素标量循环。新方案把 128/256 列按完整缓存行分给 8 个控制核，每核处理 16/32 项，仍需输入就绪与输出汇合两次同步。2048×2048 对应 16384 个行分块，累计 32768 个同步实例；这些实例分布于设备执行，不能解释成全部串行的等待时间。

IR 还显示布局搬运与 SRAM 工作区。输入总读取逻辑量为两张 FP32 矩阵共 32 MiB；每个输入 16 MiB，不能误写成 8 次重复全矩阵读取。32 KiB 工作区分配也不等于实际 DRAM 访问放大 32 倍。

GPU 时间占比的解释

3357.158 / 3400.626 = 98.72% 是 Graph 设备时间与普通调用 E2E 的比值，提示此方案主要受设备侧约束。设备时间同时包含算术、访存、布局转换、同步和等待。PMU 查询未获得可用计数器，插桩也尚不能给出原 F06 的互斥周期分解；真正算术执行占比目前未知。

当前方案的问题和后续工作

端到端开销已经定位并做了受保护的优化

逐层绕过实验显示，CompiledFxGraph 的 record_function 包装是此前退化的重要来源：单分区约 24–27 µs，双分区提交阶段约 42–43 µs。固定 launcher 的收益较小，剩余开销还包含 AOT 包装、输出分配、设备/流处理和实际执行。项目加入仅在合格推理条件下启用的轻量入口，profiler/debug 条件下恢复原生路径，并保留原生收尾与分配。[S6]

BF16 计算格式与特殊值修复仍需逐层验证

BF16→FP32 可由 Inductor 的运算提升规则及厂商 FlagTree/XPU lowering 共同产生；项目另有舍入与特殊值兼容处理。不能把最终所有 FP32 运算只归因于一个开关。关闭后端提升不等于形成原生 BF16 算术，实际 IR 必须确认。显式 FP16 替代仅 18/72 例通过原检查，额外范围检查全部失败，当前继续保留 FP32 路径。[S7]

当前可实施的优化方向

大矩阵 Mul+Sum 应优先比较完整 cluster 融合，与完整乘法后接整行归约的双内核方案。切分时保留乘积 dtype 舍入和最终归约语义，恢复 Inductor 原生块尺寸与坐标下降调优；特殊值判定尽量进入 cluster 向量路径，减少 SDNN 标量循环及跨核同步。

已实现显式启用的切分候选和 vector_multiply 实验入口，并完成 36 项本地单元检查。截至本报告封版，没有经过本地校验的正式 P800 全量性能结果，故不列新方案加速比，也不改默认选择策略。后续实测仍限制同时只使用一张正常 P800 卡。

验收顺序应为：普通有限值 → NaN/Inf 与极值/次正规数 → 实际二进制和资源绑定 → 同一 Graph 协议的 GPU 测量 → 普通调用端到端。任何一项失败均保留原因；即便局部修复较快，也不能写成全链路可用。

覆盖与证据缺口

需要补齐历史 Add+GELU exact/tanh、Add+SiLU 在大小矩阵与新公平口径下的测试；还需修复 RTX 4090 大矩阵 BF16 bias-only 的 3 例失败。P800 完整模型吞吐、冷缓存、H2D/D2H 与并发负载不在本轮算子链路结果范围内。

已完成专项的结果、二进制绑定与哈希已保存本地，专项共校验 648 个绑定文件，远端原测试目录已清理。新切分实验目录尚用于待完成实验，不应在报告中宣称它也已经清理。

结果附件与复查索引

后续附录逐例列出 P800 自动路径与 RTX 4090 各 216 个配置的时间、加速比和状态。所有原始精度数值、采样及失败原因在随附数据包中保留；PDF 表格只做显示舍入，计算采用原始值。

附件	内容
P800_216_cases.csv	216 个自动选择结果，含实际路线、原生路径采用原因和两基线耗时
RTX4090_216_cases.csv	216 个配置，两轮耗时、状态、误差及倍率
P800_MulSum_36_cases_all_routes.csv	36 个配置 × 6 路径，共 216 行；包括不合格与未计时项
P800_special_216_cases_all_routes.csv	216 个配置的 982 条候选/基线记录
P800_fallback_216_classification.csv	216 例分类及候选证据；其中 169 例复用原生路径
sources 与 source_manifest.json	固定批次原始 JSON、验证记录、清理回执及 SHA256

编号	来源与适用结论
S0	用户提供的 2026-10-20 周报：历史 13 模板、2 平台适配口径
S1	2026-11-03/f06-p800-e2e-opt：自动路径全量 216 例
S2	2026-11-02/f06-large-matmul-4090：两轮全量及 36 例优化
S3	2026-11-04/f06-p800-special-opt：特殊值修复实验
S4	2026-11-05/f06-p800-parallel-mul：单卡单乘并行 36 例
S5	2026-11-03/f06-p800-fallback-analysis 与 fallback-root-cause
S6	2026-11-03/f06-p800-e2e-diagnosis：端到端逐层绕过实验
S7	2026-11-03/f06-p800-bf16-formats：替代格式诊断
S8	2026-11-03/f06-p800-counter-research：计数器与插桩限制

来源目录均位于项目 work/ 下。数据包复制了报告使用的结构化来源，不依赖远端测试目录。S0 是历史文档来源；117/117 的旧通过记录只适用于其原始小尺寸与检查集合，没有迁移成当前全量通过率。

附录读法：E=eager，I=max-autotune-no-cudagraphs，A=P800 自动路径，F=RTX F06；时间/倍率均按 GPU / E2E 排列。短划线表示没有有效测量或有效配对。P800“原生 E/原生 I”不计融合成功。组合编号见覆盖页；非 MatMul 的 K 显示为空。

附录 P800 逐例结果 1 至 24

时间单位 μs；各数值对依次为 GPU / 普通调用 E2E。E=eager，I=优化 Inductor。倍率基于同批次共同有效记录。

编号	组合	类型	M×N×K	实际路线	E 时间	I 时间	A/F 时间	相对 E	相对 I	状态
000	T01	FP32	16×128×64	SDNN	5.99 / 58.28	2.68 / 63.09	2.85 / 29.43	2.103 / 1.980	0.941 / 2.144	当轮通过
001	T01	FP32	32×256×64	SDNN	6.57 / 84.47	3.02 / 94.10	2.74 / 47.31	2.402 / 1.785	1.103 / 1.989	当轮通过
002	T01	FP32	64×1024×64	SDNN	7.72 / 66.59	3.55 / 74.13	3.60 / 37.69	2.148 / 1.767	0.988 / 1.967	当轮通过
003	T01	FP16	16×128×64	SDNN	6.14 / 58.97	2.70 / 63.78	2.84 / 31.07	2.164 / 1.898	0.953 / 2.053	当轮通过
004	T01	FP16	32×256×64	SDNN	6.14 / 45.15	- / -	2.54 / 30.29	2.417 / 1.491	- / -	当轮通过
005	T01	FP16	64×1024×64	SDNN	7.37 / 68.29	- / -	3.73 / 43.56	1.976 / 1.568	- / -	当轮通过
006	T01	BF16	16×128×64	原生 E	6.83 / 55.54	- / -	6.84 / 55.52	0.999 / 1.000	- / -	当轮通过
007	T01	BF16	32×256×64	原生 E	7.03 / 53.35	- / -	7.03 / 53.13	0.999 / 1.004	- / -	当轮通过
008	T01	BF16	64×1024×64	原生 E	8.50 / 36.51	- / -	8.49 / 36.53	1.000 / 0.999	- / -	当轮通过
009	T02	FP32	16×128×64	原生 E	8.10 / 87.82	7.32 / 119.01	8.14 / 88.88	0.995 / 0.988	0.900 / 1.339	当轮通过
010	T02	FP32	32×256×64	SDNN	8.84 / 87.09	- / -	2.64 / 47.23	3.341 / 1.844	- / -	当轮通过
011	T02	FP32	64×1024×64	SDNN	10.23 / 86.25	14.22 / 95.12	3.58 / 40.78	2.857 / 2.115	3.972 / 2.333	当轮通过
012	T02	FP16	16×128×64	原生 E	8.23 / 65.50	- / -	8.22 / 65.25	1.001 / 1.004	- / -	当轮通过
013	T02	FP16	32×256×64	SDNN	8.48 / 70.14	9.97 / 78.17	3.03 / 31.43	2.801 / 2.231	3.294 / 2.487	当轮通过
014	T02	FP16	64×1024×64	SDNN	9.82 / 96.58	36.38 / 108.81	3.36 / 46.30	2.923 / 2.086	10.829 / 2.350	当轮通过
015	T02	BF16	16×128×64	SDNN	9.13 / 88.11	- / -	7.64 / 45.22	1.195 / 1.948	- / -	当轮通过
016	T02	BF16	32×256×64	原生 E	9.33 / 66.68	- / -	9.32 / 67.24	1.001 / 0.992	- / -	当轮通过
017	T02	BF16	64×1024×64	原生 E	10.97 / 45.89	- / -	10.97 / 45.91	1.000 / 1.000	- / -	当轮通过
018	T06	FP32	16×128	原生 E	6.31 / 34.44	15.41 / 58.05	6.31 / 26.58	1.000 / 1.295	2.440 / 2.184	当轮通过
019	T06	FP32	32×256	原生 E	7.52 / 46.77	37.37 / 94.55	7.50 / 47.97	1.003 / 0.975	4.985 / 1.971	当轮通过
020	T06	FP32	64×1024	原生 E	13.83 / 31.38	71.30 / 112.82	13.82 / 31.45	1.000 / 0.998	5.157 / 3.588	当轮通过
021	T06	FP16	16×128	原生 E	6.43 / 61.41	27.56 / 105.36	6.45 / 61.70	0.996 / 0.995	4.274 / 1.708	当轮通过
022	T06	FP16	32×256	原生 E	7.51 / 33.46	29.17 / 75.25	7.52 / 28.25	0.998 / 1.184	3.877 / 2.663	当轮通过
023	T06	FP16	64×1024	原生 E	13.96 / 37.53	71.16 / 117.60	13.88 / 32.83	1.006 / 1.143	5.126 / 3.582	当轮通过

P800 当轮通过未包含后续 225 类乘积及 4096 对有限值的扩展压力验收；后续 Mul+Sum 专项见正文。RTX 失败项及无效 Inductor 配对均未赋予加速比。

附录 P800 逐例结果 25 至 48

时间单位 μs；各数值对依次为 GPU / 普通调用 E2E。E=eager，I=优化 Inductor。倍率基于同批次共同有效记录。

编号	组合	类型	M×N×K	实际路线	E 时间	I 时间	A/F 时间	相对 E	相对 I	状态
024	T06	BF16	16×128	原生 E	6.72 / 35.16	28.24 / 72.10	6.77 / 35.61	0.993 / 0.987	4.173 / 2.025	当轮通过
025	T06	BF16	32×256	原生 E	8.01 / 26.26	29.19 / 73.01	7.99 / 26.34	1.003 / 0.997	3.655 / 2.772	当轮通过
026	T06	BF16	64×1024	原生 E	15.32 / 51.55	72.16 / 142.37	15.33 / 50.96	1.000 / 1.012	4.708 / 2.794	当轮通过
027	T03	FP32	16×128×64	SDNN	11.00 / 73.65	13.27 / 77.28	5.29 / 31.28	2.078 / 2.354	2.508 / 2.470	当轮通过
028	T03	FP32	32×256×64	SDNN	11.48 / 73.49	5.40 / 74.49	5.67 / 30.60	2.024 / 2.402	0.952 / 2.434	当轮通过
029	T03	FP32	64×1024×64	SDNN	15.66 / 90.39	10.95 / 94.96	7.03 / 41.66	2.229 / 2.170	1.558 / 2.280	当轮通过
030	T03	FP16	16×128×64	SDNN	11.13 / 72.98	11.88 / 74.34	5.23 / 29.97	2.129 / 2.435	2.273 / 2.480	当轮通过
031	T03	FP16	32×256×64	SDNN	11.26 / 85.69	14.79 / 95.82	5.69 / 43.07	1.979 / 1.990	2.600 / 2.225	当轮通过
032	T03	FP16	64×1024×64	SDNN	15.22 / 73.17	9.05 / 76.09	6.80 / 33.92	2.238 / 2.157	1.332 / 2.243	当轮通过
033	T03	BF16	16×128×64	SDNN	12.01 / 63.54	- / -	11.32 / 39.36	1.061 / 1.614	- / -	当轮通过
034	T03	BF16	32×256×64	原生 E	12.05 / 92.70	- / -	12.08 / 91.65	0.997 / 1.011	- / -	当轮通过
035	T03	BF16	64×1024×64	原生 E	16.56 / 50.90	- / -	16.52 / 51.31	1.002 / 0.992	- / -	当轮通过
036	T04	FP32	16×128×64	原生 E	10.39 / 90.60	- / -	10.39 / 89.60	1.000 / 1.011	- / -	当轮通过
037	T04	FP32	32×256×64	原生 E	10.81 / 46.50	- / -	10.80 / 46.57	1.000 / 0.999	- / -	当轮通过
038	T04	FP32	64×1024×64	原生 E	14.64 / 54.66	7.82 / 83.87	14.72 / 54.55	0.995 / 1.002	0.532 / 1.537	当轮通过
039	T04	FP16	16×128×64	原生 E	10.45 / 91.40	- / -	10.47 / 92.39	0.998 / 0.989	- / -	当轮通过
040	T04	FP16	32×256×64	原生 E	10.53 / 46.99	- / -	10.50 / 47.31	1.003 / 0.993	- / -	当轮通过
041	T04	FP16	64×1024×64	原生 E	14.31 / 61.99	- / -	14.33 / 62.24	0.998 / 0.996	- / -	当轮通过
042	T04	BF16	16×128×64	原生 E	11.29 / 48.61	- / -	11.28 / 48.83	1.001 / 0.995	- / -	当轮通过
043	T04	BF16	32×256×64	原生 E	11.54 / 47.95	- / -	11.56 / 48.31	0.999 / 0.992	- / -	当轮通过
044	T04	BF16	64×1024×64	原生 E	15.88 / 79.56	- / -	15.88 / 80.16	1.000 / 0.993	- / -	当轮通过
045	T05	FP32	16×128×64	原生 E	10.86 / 53.20	11.47 / 83.44	10.81 / 53.61	1.005 / 0.992	1.061 / 1.557	当轮通过
046	T05	FP32	32×256×64	原生 E	11.45 / 87.93	12.52 / 113.26	11.42 / 85.67	1.003 / 1.026	1.097 / 1.322	当轮通过
047	T05	FP32	64×1024×64	原生 E	12.82 / 63.90	9.13 / 82.58	12.81 / 62.72	1.000 / 1.019	0.712 / 1.317	当轮通过

P800 当轮通过未包含后续 225 类乘积及 4096 对有限值的扩展压力验收；后续 Mul+Sum 专项见正文。RTX 失败项及无效 Inductor 配对均未赋予加速比。

附录 P800 逐例结果 49 至 72

时间单位 μs；各数值对依次为 GPU / 普通调用 E2E。E=eager，I=优化 Inductor。倍率基于同批次共同有效记录。

编号	组合	类型	M×N×K	实际路线	E 时间	I 时间	A/F 时间	相对 E	相对 I	状态
048	T05	FP16	16×128×64	SDNN	11.68 / 74.70	6.91 / 74.86	11.52 / 36.30	1.014 / 2.058	0.600 / 2.063	当轮通过
049	T05	FP16	32×256×64	原生 E	11.71 / 96.89	17.62 / 126.25	11.71 / 97.14	1.000 / 0.997	1.504 / 1.300	当轮通过
050	T05	FP16	64×1024×64	原生 E	12.91 / 51.74	10.94 / 83.01	13.00 / 52.48	0.993 / 0.986	0.841 / 1.582	当轮通过
051	T05	BF16	16×128×64	SDNN	13.13 / 61.10	- / -	12.72 / 40.19	1.032 / 1.521	- / -	当轮通过
052	T05	BF16	32×256×64	原生 E	13.36 / 49.52	- / -	13.35 / 49.74	1.001 / 0.995	- / -	当轮通过
053	T05	BF16	64×1024×64	原生 E	14.92 / 49.46	- / -	14.92 / 49.63	1.000 / 0.996	- / -	当轮通过
054	T07	FP32	16×128	原生 E	6.31 / 65.68	13.97 / 97.86	6.26 / 66.64	1.008 / 0.986	2.233 / 1.468	当轮通过
055	T07	FP32	32×256	原生 E	6.58 / 33.50	19.48 / 59.89	6.55 / 33.44	1.006 / 1.002	2.975 / 1.791	当轮通过
056	T07	FP32	64×1024	原生 E	9.57 / 48.31	63.56 / 112.38	9.57 / 47.80	1.000 / 1.011	6.638 / 2.351	当轮通过
057	T07	FP16	16×128	原生 E	6.09 / 38.05	27.18 / 65.94	6.06 / 34.66	1.005 / 1.098	4.487 / 1.903	当轮通过
058	T07	FP16	32×256	原生 E	7.84 / 33.50	26.48 / 73.80	7.83 / 33.85	1.001 / 0.990	3.380 / 2.180	当轮通过
059	T07	FP16	64×1024	原生 E	8.47 / 75.09	63.14 / 139.82	8.38 / 74.58	1.011 / 1.007	7.534 / 1.875	当轮通过
060	T07	BF16	16×128	原生 E	7.35 / 40.59	25.87 / 63.91	7.36 / 40.58	0.999 / 1.000	3.515 / 1.575	当轮通过
061	T07	BF16	32×256	原生 E	7.95 / 59.36	26.79 / 95.06	7.99 / 60.56	0.996 / 0.980	3.354 / 1.570	当轮通过
062	T07	BF16	64×1024	原生 E	10.47 / 39.44	80.85 / 121.65	10.49 / 35.17	0.998 / 1.122	7.707 / 3.459	当轮通过
063	T10	FP32	16×128	原生 E	6.42 / 35.68	14.58 / 63.55	6.47 / 36.46	0.992 / 0.979	2.254 / 1.743	当轮通过
064	T10	FP32	32×256	原生 E	7.97 / 65.02	41.23 / 102.66	7.97 / 65.38	1.000 / 0.995	5.170 / 1.570	当轮通过
065	T10	FP32	64×1024	原生 E	11.81 / 36.95	71.45 / 115.16	11.80 / 36.98	1.001 / 0.999	6.054 / 3.114	当轮通过
066	T10	FP16	16×128	原生 E	7.33 / 48.22	27.26 / 72.80	7.35 / 47.85	0.997 / 1.008	3.709 / 1.521	当轮通过
067	T10	FP16	32×256	原生 E	6.75 / 45.99	27.13 / 79.99	6.74 / 37.71	1.002 / 1.220	4.026 / 2.121	当轮通过
068	T10	FP16	64×1024	原生 E	8.39 / 36.03	71.22 / 117.15	8.40 / 35.92	1.000 / 1.003	8.483 / 3.261	当轮通过
069	T10	BF16	16×128	原生 E	6.47 / 44.61	- / -	6.45 / 44.67	1.003 / 0.999	- / -	当轮通过
070	T10	BF16	32×256	原生 E	7.07 / 33.57	- / -	7.05 / 33.72	1.002 / 0.995	- / -	当轮通过
071	T10	BF16	64×1024	原生 E	9.35 / 60.36	- / -	9.33 / 60.79	1.002 / 0.993	- / -	当轮通过

P800 当轮通过未包含后续 225 类乘积及 4096 对有限值的扩展压力验收；后续 Mul+Sum 专项见正文。RTX 失败项及无效 Inductor 配对均未赋予加速比。

附录 P800 逐例结果 73 至 96

时间单位 μs；各数值对依次为 GPU / 普通调用 E2E。E=eager，I=优化 Inductor。倍率基于同批次共同有效记录。

编号	组合	类型	M×N×K	实际路线	E 时间	I 时间	A/F 时间	相对 E	相对 I	状态
072	T11	FP32	16×128	cluster	5.76 / 51.73	3.03 / 75.42	3.01 / 37.32	1.916 / 1.386	1.007 / 2.021	当轮通过
073	T11	FP32	32×256	原生 E	6.03 / 26.34	5.19 / 58.27	6.08 / 26.43	0.992 / 0.996	0.853 / 2.205	当轮通过
074	T11	FP32	64×1024	原生 E	7.42 / 36.78	12.85 / 73.05	7.42 / 36.24	1.000 / 1.015	1.733 / 2.016	当轮通过
075	T11	FP16	16×128	cluster	5.90 / 36.80	3.96 / 52.16	2.98 / 25.67	1.981 / 1.433	1.331 / 2.032	当轮通过
076	T11	FP16	32×256	cluster	6.24 / 52.97	6.69 / 79.61	5.01 / 39.60	1.244 / 1.338	1.335 / 2.010	当轮通过
077	T11	FP16	64×1024	原生 E	7.27 / 26.78	13.39 / 56.67	7.27 / 27.43	1.000 / 0.976	1.841 / 2.066	当轮通过
078	T11	BF16	16×128	cluster	5.96 / 29.31	- / -	4.25 / 25.44	1.401 / 1.152	- / -	当轮通过
079	T11	BF16	32×256	cluster	7.45 / 46.13	- / -	6.84 / 38.59	1.088 / 1.195	- / -	当轮通过
080	T11	BF16	64×1024	原生 E	7.62 / 24.73	- / -	7.63 / 24.69	0.999 / 1.002	- / -	当轮通过
081	T12	FP32	16×128	cluster	5.88 / 55.78	3.04 / 84.35	3.02 / 40.48	1.945 / 1.378	1.006 / 2.084	当轮通过
082	T12	FP32	32×256	原生 E	6.11 / 30.98	5.27 / 56.77	6.05 / 26.40	1.009 / 1.174	0.870 / 2.151	当轮通过
083	T12	FP32	64×1024	原生 E	8.68 / 26.49	12.80 / 57.21	8.68 / 26.60	1.000 / 0.996	1.475 / 2.151	当轮通过
084	T12	FP16	16×128	cluster	5.95 / 64.71	3.98 / 96.37	3.01 / 47.22	1.979 / 1.370	1.326 / 2.041	当轮通过
085	T12	FP16	32×256	cluster	6.16 / 36.62	6.63 / 51.23	5.17 / 26.03	1.192 / 1.407	1.283 / 1.968	当轮通过
086	T12	FP16	64×1024	原生 E	7.35 / 46.64	13.46 / 85.71	7.37 / 45.87	0.998 / 1.017	1.827 / 1.868	当轮通过
087	T12	BF16	16×128	cluster	6.02 / 29.15	- / -	4.26 / 25.46	1.415 / 1.145	- / -	当轮通过
088	T12	BF16	32×256	cluster	7.34 / 29.21	- / -	6.74 / 27.21	1.089 / 1.073	- / -	当轮通过
089	T12	BF16	64×1024	原生 E	7.58 / 36.40	- / -	7.54 / 36.42	1.005 / 0.999	- / -	当轮通过
090	T08	FP32	16×128	原生 E	6.29 / 35.71	13.77 / 60.33	6.31 / 36.08	0.997 / 0.990	2.183 / 1.672	当轮通过
091	T08	FP32	32×256	原生 E	6.88 / 60.78	23.55 / 92.72	6.83 / 61.42	1.008 / 0.989	3.449 / 1.510	当轮通过
092	T08	FP32	64×1024	原生 E	11.52 / 41.20	67.86 / 111.33	11.49 / 39.20	1.002 / 1.051	5.904 / 2.840	当轮通过
093	T08	FP16	16×128	原生 E	6.30 / 35.94	26.21 / 65.37	6.26 / 35.71	1.007 / 1.006	4.186 / 1.831	当轮通过
094	T08	FP16	32×256	原生 E	6.76 / 55.11	27.22 / 82.28	6.78 / 55.43	0.998 / 0.994	4.014 / 1.484	当轮通过
095	T08	FP16	64×1024	原生 E	8.23 / 35.65	67.99 / 117.27	8.15 / 35.73	1.009 / 0.998	8.341 / 3.282	当轮通过

P800 当轮通过未包含后续 225 类乘积及 4096 对有限值的扩展压力验收；后续 Mul+Sum 专项见正文。RTX 失败项及无效 Inductor 配对均未赋予加速比。

附录 P800 逐例结果 97 至 120

时间单位 μs；各数值对依次为 GPU / 普通调用 E2E。E=eager，I=优化 Inductor。倍率基于同批次共同有效记录。

编号	组合	类型	M×N×K	实际路线	E 时间	I 时间	A/F 时间	相对 E	相对 I	状态
096	T08	BF16	16×128	原生 E	6.49 / 64.64	- / -	6.49 / 65.54	1.000 / 0.986	- / -	当轮通过
097	T08	BF16	32×256	原生 E	6.97 / 32.23	- / -	6.98 / 32.22	0.999 / 1.000	- / -	当轮通过
098	T08	BF16	64×1024	原生 E	9.00 / 32.19	- / -	9.01 / 32.24	0.999 / 0.998	- / -	当轮通过
099	T09	FP32	16×128	原生 E	6.49 / 76.33	14.17 / 108.67	6.50 / 74.92	0.999 / 1.019	2.179 / 1.451	当轮通过
100	T09	FP32	32×256	原生 E	6.65 / 36.14	23.38 / 64.67	6.68 / 36.15	0.995 / 1.000	3.499 / 1.789	当轮通过
101	T09	FP32	64×1024	原生 E	11.67 / 60.76	67.99 / 129.05	11.75 / 61.64	0.994 / 0.986	5.788 / 2.094	当轮通过
102	T09	FP16	16×128	原生 E	6.34 / 47.04	26.22 / 66.38	6.30 / 43.63	1.007 / 1.078	4.165 / 1.521	当轮通过
103	T09	FP16	32×256	原生 E	6.71 / 35.69	27.04 / 66.07	6.71 / 35.74	1.001 / 0.999	4.029 / 1.849	当轮通过
104	T09	FP16	64×1024	原生 E	8.22 / 69.12	67.71 / 135.45	8.14 / 69.41	1.011 / 0.996	8.323 / 1.951	当轮通过
105	T09	BF16	16×128	原生 E	7.46 / 36.21	25.97 / 65.83	7.46 / 36.31	0.999 / 0.997	3.479 / 1.813	当轮通过
106	T09	BF16	32×256	原生 E	7.98 / 71.81	26.84 / 103.22	7.98 / 72.35	1.000 / 0.993	3.361 / 1.427	当轮通过
107	T09	BF16	64×1024	原生 E	10.58 / 42.38	79.55 / 128.22	10.58 / 44.05	1.000 / 0.962	7.519 / 2.911	当轮通过
108	T01	FP32	128×1024×128	SDNN	9.77 / 59.04	5.38 / 61.32	5.28 / 29.55	1.849 / 1.998	1.017 / 2.075	当轮通过
109	T01	FP32	512×1024×1024	SDNN	30.03 / 92.99	24.92 / 105.98	24.93 / 65.45	1.204 / 1.421	1.000 / 1.619	当轮通过
110	T01	FP32	2048×2048×2048	原生 E	192.00 / 213.86	208.00 / 279.55	192.03 / 213.06	1.000 / 1.004	1.083 / 1.312	当轮通过
111	T01	FP16	128×1024×128	SDNN	8.98 / 73.07	4.80 / 86.26	5.36 / 42.86	1.676 / 1.705	0.896 / 2.012	当轮通过
112	T01	FP16	512×1024×1024	SDNN	24.47 / 61.82	21.43 / 64.88	19.89 / 46.80	1.230 / 1.321	1.077 / 1.387	当轮通过
113	T01	FP16	2048×2048×2048	原生 E	93.02 / 114.29	101.16 / 168.04	93.02 / 113.85	1.000 / 1.004	1.088 / 1.476	当轮通过
114	T01	BF16	128×1024×128	原生 E	10.39 / 60.43	- / -	10.41 / 60.84	0.998 / 0.993	- / -	当轮通过
115	T01	BF16	512×1024×1024	原生 E	33.33 / 51.63	- / -	33.32 / 51.59	1.000 / 1.001	- / -	当轮通过
116	T01	BF16	2048×2048×2048	原生 E	177.28 / 216.59	184.68 / 291.92	177.46 / 217.47	0.999 / 0.996	1.041 / 1.342	当轮通过
117	T02	FP32	128×1024×128	SDNN	12.11 / 72.64	9.10 / 81.16	5.34 / 36.31	2.266 / 2.001	1.704 / 2.235	当轮通过
118	T02	FP32	512×1024×1024	SDNN	34.00 / 71.11	36.55 / 79.25	24.76 / 49.34	1.373 / 1.441	1.476 / 1.606	当轮通过
119	T02	FP32	2048×2048×2048	原生 E	211.01 / 241.11	239.96 / 306.91	210.87 / 241.30	1.001 / 0.999	1.138 / 1.272	当轮通过

P800 当轮通过未包含后续 225 类乘积及 4096 对有限值的扩展压力验收；后续 Mul+Sum 专项见正文。RTX 失败项及无效 Inductor 配对均未赋予加速比。

附录 P800 逐例结果 121 至 144

时间单位 μs；各数值对依次为 GPU / 普通调用 E2E。E=eager，I=优化 Inductor。倍率基于同批次共同有效记录。

编号	组合	类型	M×N×K	实际路线	E 时间	I 时间	A/F 时间	相对 E	相对 I	状态
120	T02	FP16	128×1024×128	SDNN	11.39 / 70.24	9.22 / 72.08	5.54 / 30.33	2.056 / 2.316	1.665 / 2.377	当轮通过
121	T02	FP16	512×1024×1024	原生 E	27.86 / 85.55	37.67 / 119.04	27.87 / 86.83	1.000 / 0.985	1.352 / 1.371	当轮通过
122	T02	FP16	2048×2048×2048	原生 E	104.38 / 132.39	151.67 / 213.81	104.43 / 131.52	1.000 / 1.007	1.452 / 1.626	当轮通过
123	T02	BF16	128×1024×128	原生 E	12.93 / 47.32	- / -	12.89 / 47.57	1.003 / 0.995	- / -	当轮通过
124	T02	BF16	512×1024×1024	原生 E	37.42 / 61.40	- / -	37.40 / 61.60	1.001 / 0.997	- / -	当轮通过
125	T02	BF16	2048×2048×2048	原生 E	189.21 / 209.20	- / -	189.20 / 209.32	1.000 / 0.999	- / -	当轮通过
126	T03	FP32	128×1024×128	SDNN	20.65 / 99.58	18.37 / 105.24	11.08 / 46.98	1.864 / 2.120	1.658 / 2.240	当轮通过
127	T03	FP32	512×1024×1024	SDNN	65.11 / 101.77	51.06 / 95.37	29.40 / 57.08	2.215 / 1.783	1.737 / 1.671	当轮通过
128	T03	FP32	2048×2048×2048	SDNN	436.31 / 464.00	366.78 / 422.72	296.97 / 325.70	1.469 / 1.425	1.235 / 1.298	当轮通过
129	T03	FP16	128×1024×128	SDNN	19.82 / 122.16	15.55 / 126.95	10.77 / 56.29	1.840 / 2.170	1.443 / 2.255	当轮通过
130	T03	FP16	512×1024×1024	SDNN	60.12 / 101.66	53.36 / 96.21	23.44 / 48.92	2.565 / 2.078	2.277 / 1.967	当轮通过
131	T03	FP16	2048×2048×2048	SDNN	342.97 / 379.81	279.58 / 353.49	231.06 / 273.61	1.484 / 1.388	1.210 / 1.292	当轮通过
132	T03	BF16	128×1024×128	原生 E	21.34 / 56.10	- / -	21.39 / 56.26	0.998 / 0.997	- / -	当轮通过
133	T03	BF16	512×1024×1024	原生 E	69.73 / 89.96	- / -	69.75 / 90.00	1.000 / 1.000	- / -	当轮通过
134	T03	BF16	2048×2048×2048	原生 E	436.41 / 482.57	- / -	436.55 / 482.61	1.000 / 1.000	- / -	当轮通过
135	T04	FP32	128×1024×128	原生 E	19.25 / 55.82	12.28 / 83.52	19.25 / 56.64	1.000 / 0.986	0.638 / 1.475	当轮通过
136	T04	FP32	512×1024×1024	原生 I	70.64 / 135.40	62.50 / 116.12	62.49 / 115.65	1.130 / 1.171	1.000 / 1.004	当轮通过
137	T04	FP32	2048×2048×2048	原生 I	409.43 / 437.16	287.91 / 342.09	287.99 / 341.08	1.422 / 1.282	1.000 / 1.003	当轮通过
138	T04	FP16	128×1024×128	原生 E	18.52 / 56.85	12.27 / 83.39	18.51 / 56.80	1.001 / 1.001	0.663 / 1.468	当轮通过
139	T04	FP16	512×1024×1024	原生 E	53.59 / 100.67	43.83 / 111.66	53.64 / 100.09	0.999 / 1.006	0.817 / 1.116	当轮通过
140	T04	FP16	2048×2048×2048	原生 I	325.51 / 352.16	198.26 / 249.41	198.32 / 249.64	1.641 / 1.411	1.000 / 0.999	当轮通过
141	T04	BF16	128×1024×128	原生 E	20.30 / 79.29	- / -	20.34 / 78.94	0.998 / 1.004	- / -	当轮通过
142	T04	BF16	512×1024×1024	原生 E	63.88 / 84.34	- / -	63.89 / 84.31	1.000 / 1.000	- / -	当轮通过
143	T04	BF16	2048×2048×2048	原生 E	420.97 / 440.90	- / -	420.94 / 441.11	1.000 / 1.000	- / -	当轮通过

P800 当轮通过未包含后续 225 类乘积及 4096 对有限值的扩展压力验收；后续 Mul+Sum 专项见正文。RTX 失败项及无效 Inductor 配对均未赋予加速比。

附录 P800 逐例结果 145 至 168

时间单位 μs；各数值对依次为 GPU / 普通调用 E2E。E=eager，I=优化 Inductor。倍率基于同批次共同有效记录。

编号	组合	类型	M×N×K	实际路线	E 时间	I 时间	A/F 时间	相对 E	相对 I	状态
144	T05	FP32	128×1024×128	S→C mm 后	15.21 / 74.78	14.77 / 73.10	11.68 / 47.94	1.302 / 1.560	1.265 / 1.525	当轮通过
145	T05	FP32	512×1024×1024	S→C bias 后	39.79 / 77.56	39.41 / 82.29	38.85 / 63.73	1.024 / 1.217	1.014 / 1.291	当轮通过
146	T05	FP32	2048×2048×2048	原生 E	240.94 / 266.60	270.20 / 332.97	240.66 / 266.70	1.001 / 1.000	1.123 / 1.248	当轮通过
147	T05	FP16	128×1024×128	S→C bias 后	14.78 / 74.59	11.62 / 79.46	10.66 / 53.00	1.387 / 1.408	1.090 / 1.499	当轮通过
148	T05	FP16	512×1024×1024	S→C bias 后	35.21 / 77.32	35.12 / 76.56	33.95 / 58.82	1.037 / 1.315	1.035 / 1.302	当轮通过
149	T05	FP16	2048×2048×2048	原生 E	149.90 / 190.04	185.12 / 266.97	149.62 / 189.90	1.002 / 1.001	1.237 / 1.406	当轮通过
150	T05	BF16	128×1024×128	原生 E	16.87 / 51.84	- / -	16.87 / 52.19	1.000 / 0.993	- / -	当轮通过
151	T05	BF16	512×1024×1024	原生 E	46.52 / 84.15	- / -	46.64 / 84.85	0.997 / 0.992	- / -	当轮通过
152	T05	BF16	2048×2048×2048	原生 E	243.82 / 265.48	- / -	243.74 / 266.25	1.000 / 0.997	- / -	当轮通过
153	T06	FP32	128×1024	原生 E	14.97 / 31.62	137.62 / 180.40	14.95 / 31.65	1.002 / 0.999	9.206 / 5.700	当轮通过
154	T06	FP32	512×1024	原生 E	21.28 / 42.31	520.57 / 577.05	21.25 / 42.34	1.001 / 0.999	24.497 / 13.629	当轮通过
155	T06	FP32	2048×2048	原生 E	74.50 / 96.65	847.17 / 895.04	74.48 / 97.15	1.000 / 0.995	11.375 / 9.213	当轮通过
156	T06	FP16	128×1024	原生 E	15.08 / 46.55	142.98 / 206.88	15.00 / 45.16	1.005 / 1.031	9.529 / 4.581	当轮通过
157	T06	FP16	512×1024	原生 E	24.44 / 41.19	513.75 / 562.72	24.45 / 41.40	1.000 / 0.995	21.016 / 13.594	当轮通过
158	T06	FP16	2048×2048	原生 E	67.99 / 82.75	896.18 / 941.94	67.98 / 82.90	1.000 / 0.998	13.182 / 11.362	当轮通过
159	T06	BF16	128×1024	原生 E	16.66 / 45.17	143.19 / 203.98	16.58 / 43.78	1.005 / 1.032	8.636 / 4.660	当轮通过
160	T06	BF16	512×1024	原生 E	25.58 / 38.99	515.39 / 559.87	25.65 / 39.01	0.997 / 1.000	20.093 / 14.352	当轮通过
161	T06	BF16	2048×2048	原生 E	83.10 / 97.19	899.76 / 946.53	83.12 / 97.33	1.000 / 0.999	10.825 / 9.725	当轮通过
162	T07	FP32	128×1024	原生 E	9.71 / 47.46	120.06 / 168.10	9.78 / 47.65	0.993 / 0.996	12.276 / 3.528	当轮通过
163	T07	FP32	512×1024	原生 E	14.83 / 34.31	465.82 / 510.02	14.84 / 34.54	0.999 / 0.993	31.380 / 14.765	当轮通过
164	T07	FP32	2048×2048	原生 E	49.66 / 75.69	316.54 / 383.24	49.59 / 75.68	1.001 / 1.000	6.383 / 5.064	当轮通过
165	T07	FP16	128×1024	原生 E	8.98 / 34.37	135.58 / 177.27	9.05 / 34.50	0.993 / 0.996	14.989 / 5.138	当轮通过
166	T07	FP16	512×1024	原生 E	15.97 / 34.17	469.81 / 513.80	15.96 / 34.06	1.000 / 1.003	29.437 / 15.086	当轮通过
167	T07	FP16	2048×2048	原生 E	31.93 / 55.36	291.23 / 336.83	31.97 / 55.02	0.999 / 1.006	9.109 / 6.121	当轮通过

P800 当轮通过未包含后续 225 类乘积及 4096 对有限值的扩展压力验收；后续 Mul+Sum 专项见正文。RTX 失败项及无效 Inductor 配对均未赋予加速比。

附录 P800 逐例结果 169 至 192

时间单位 μs；各数值对依次为 GPU / 普通调用 E2E。E=eager，I=优化 Inductor。倍率基于同批次共同有效记录。

编号	组合	类型	M×N×K	实际路线	E 时间	I 时间	A/F 时间	相对 E	相对 I	状态
168	T07	BF16	128×1024	原生 E	9.90 / 33.84	163.35 / 200.27	9.91 / 34.29	0.999 / 0.987	16.480 / 5.841	当轮通过
169	T07	BF16	512×1024	原生 E	17.40 / 53.14	541.25 / 605.45	17.38 / 52.50	1.002 / 1.012	31.148 / 11.531	当轮通过
170	T07	BF16	2048×2048	原生 E	35.71 / 49.61	380.45 / 424.81	35.77 / 49.55	0.998 / 1.001	10.636 / 8.572	当轮通过
171	T08	FP32	128×1024	原生 E	11.63 / 37.54	122.05 / 165.29	11.70 / 37.74	0.994 / 0.995	10.434 / 4.380	当轮通过
172	T08	FP32	512×1024	原生 E	16.28 / 52.92	468.95 / 522.44	16.13 / 52.40	1.009 / 1.010	29.075 / 9.970	当轮通过
173	T08	FP32	2048×2048	原生 E	50.51 / 66.22	395.47 / 443.50	50.44 / 66.38	1.001 / 0.998	7.840 / 6.681	当轮通过
174	T08	FP16	128×1024	原生 E	9.41 / 56.02	136.88 / 193.46	9.44 / 55.53	0.997 / 1.009	14.493 / 3.484	当轮通过
175	T08	FP16	512×1024	原生 E	16.35 / 36.31	473.65 / 517.05	16.32 / 36.45	1.002 / 0.996	29.028 / 14.184	当轮通过
176	T08	FP16	2048×2048	原生 E	33.01 / 49.09	349.68 / 396.48	33.02 / 49.13	1.000 / 0.999	10.591 / 8.071	当轮通过
177	T08	BF16	128×1024	原生 E	10.14 / 45.77	- / -	10.14 / 45.78	1.001 / 1.000	- / -	当轮通过
178	T08	BF16	512×1024	原生 E	17.51 / 33.04	- / -	17.47 / 32.99	1.003 / 1.001	- / -	当轮通过
179	T08	BF16	2048×2048	原生 E	37.80 / 50.62	- / -	37.84 / 50.60	0.999 / 1.000	- / -	当轮通过
180	T09	FP32	128×1024	原生 E	11.69 / 35.91	122.26 / 167.86	11.74 / 35.89	0.995 / 1.000	10.411 / 4.677	当轮通过
181	T09	FP32	512×1024	原生 E	15.77 / 36.71	463.06 / 507.43	15.77 / 36.53	1.000 / 1.005	29.357 / 13.890	当轮通过
182	T09	FP32	2048×2048	原生 E	50.71 / 70.93	394.19 / 445.69	50.77 / 71.23	0.999 / 0.996	7.765 / 6.257	当轮通过
183	T09	FP16	128×1024	原生 E	9.35 / 35.84	136.59 / 179.59	9.38 / 36.09	0.997 / 0.993	14.560 / 4.976	当轮通过
184	T09	FP16	512×1024	原生 E	16.06 / 37.21	478.34 / 522.77	16.06 / 37.05	1.000 / 1.004	29.777 / 14.109	当轮通过
185	T09	FP16	2048×2048	原生 E	32.89 / 53.13	351.56 / 398.06	32.90 / 53.16	1.000 / 0.999	10.685 / 7.488	当轮通过
186	T09	BF16	128×1024	原生 E	10.04 / 35.76	157.02 / 204.01	10.04 / 35.68	0.999 / 1.002	15.633 / 5.717	当轮通过
187	T09	BF16	512×1024	原生 E	17.67 / 48.17	536.65 / 586.96	17.69 / 47.53	0.999 / 1.013	30.333 / 12.349	当轮通过
188	T09	BF16	2048×2048	原生 E	37.15 / 51.82	471.11 / 518.97	37.17 / 51.62	0.999 / 1.004	12.675 / 10.055	当轮通过
189	T10	FP32	128×1024	原生 E	11.94 / 37.51	129.90 / 176.20	11.99 / 37.17	0.996 / 1.009	10.834 / 4.741	当轮通过
190	T10	FP32	512×1024	原生 E	16.65 / 37.72	485.14 / 529.42	16.65 / 37.46	1.000 / 1.007	29.138 / 14.134	当轮通过
191	T10	FP32	2048×2048	原生 E	51.22 / 65.99	502.68 / 550.39	51.23 / 66.03	1.000 / 0.999	9.813 / 8.336	当轮通过

P800 当轮通过未包含后续 225 类乘积及 4096 对有限值的扩展压力验收；后续 Mul+Sum 专项见正文。RTX 失败项及无效 Inductor 配对均未赋予加速比。

附录 P800 逐例结果 193 至 216

时间单位 μs；各数值对依次为 GPU / 普通调用 E2E。E=eager，I=优化 Inductor。倍率基于同批次共同有效记录。

编号	组合	类型	M×N×K	实际路线	E 时间	I 时间	A/F 时间	相对 E	相对 I	状态
192	T10	FP16	128×1024	原生 E	9.88 / 51.67	144.92 / 200.80	9.92 / 51.48	0.996 / 1.004	14.611 / 3.901	当轮通过
193	T10	FP16	512×1024	原生 E	16.39 / 38.61	493.78 / 541.27	16.42 / 38.57	0.999 / 1.001	30.077 / 14.035	当轮通过
194	T10	FP16	2048×2048	原生 E	33.83 / 52.96	397.68 / 444.55	33.81 / 50.45	1.001 / 1.050	11.762 / 8.813	当轮通过
195	T10	BF16	128×1024	原生 E	10.17 / 32.99	- / -	10.16 / 33.08	1.000 / 0.997	- / -	当轮通过
196	T10	BF16	512×1024	原生 E	17.70 / 33.49	- / -	17.72 / 33.56	0.999 / 0.998	- / -	当轮通过
197	T10	BF16	2048×2048	原生 E	39.33 / 52.51	- / -	39.35 / 52.56	1.000 / 0.999	- / -	当轮通过
198	T11	FP32	128×1024	原生 E	8.28 / 26.71	14.13 / 57.28	8.27 / 26.96	1.001 / 0.991	1.708 / 2.125	当轮通过
199	T11	FP32	512×1024	原生 E	13.07 / 27.14	51.88 / 92.65	13.06 / 26.88	1.001 / 1.010	3.974 / 3.447	当轮通过
200	T11	FP32	2048×2048	原生 E	35.17 / 48.62	159.48 / 188.65	35.17 / 48.55	1.000 / 1.001	4.534 / 3.885	当轮通过
201	T11	FP16	128×1024	原生 E	8.25 / 26.07	24.43 / 60.96	8.29 / 26.16	0.995 / 0.997	2.946 / 2.330	当轮通过
202	T11	FP16	512×1024	原生 E	15.10 / 30.02	45.34 / 86.39	15.11 / 28.66	1.000 / 1.047	3.001 / 3.014	当轮通过
203	T11	FP16	2048×2048	原生 E	23.18 / 36.43	159.55 / 199.82	23.14 / 36.60	1.002 / 0.995	6.895 / 5.460	当轮通过
204	T11	BF16	128×1024	原生 E	8.48 / 24.35	- / -	8.49 / 24.42	0.999 / 0.997	- / -	当轮通过
205	T11	BF16	512×1024	原生 E	15.40 / 27.87	- / -	15.39 / 27.90	1.000 / 0.999	- / -	当轮通过
206	T11	BF16	2048×2048	原生 E	24.93 / 37.26	- / -	24.92 / 37.30	1.000 / 0.999	- / -	当轮通过
207	T12	FP32	128×1024	原生 E	8.36 / 26.32	14.16 / 57.85	8.37 / 25.96	0.999 / 1.014	1.693 / 2.229	当轮通过
208	T12	FP32	512×1024	原生 E	13.03 / 26.54	52.19 / 92.28	13.06 / 26.64	0.998 / 0.996	3.995 / 3.464	当轮通过
209	T12	FP32	2048×2048	原生 E	35.19 / 50.98	158.11 / 187.50	35.18 / 50.82	1.000 / 1.003	4.494 / 3.690	当轮通过
210	T12	FP16	128×1024	原生 E	8.23 / 25.93	24.39 / 61.90	8.29 / 26.33	0.992 / 0.985	2.941 / 2.351	当轮通过
211	T12	FP16	512×1024	原生 E	15.01 / 28.40	44.79 / 82.03	15.02 / 28.22	0.999 / 1.007	2.981 / 2.907	当轮通过
212	T12	FP16	2048×2048	原生 E	23.10 / 36.56	159.35 / 200.43	23.10 / 36.75	1.000 / 0.995	6.899 / 5.454	当轮通过
213	T12	BF16	128×1024	原生 E	8.56 / 24.80	- / -	8.56 / 24.80	1.000 / 1.000	- / -	当轮通过
214	T12	BF16	512×1024	原生 E	15.55 / 27.84	- / -	15.55 / 27.79	1.000 / 1.002	- / -	当轮通过
215	T12	BF16	2048×2048	原生 E	24.99 / 37.45	- / -	24.99 / 37.56	1.000 / 0.997	- / -	当轮通过

P800 当轮通过未包含后续 225 类乘积及 4096 对有限值的扩展压力验收；后续 Mul+Sum 专项见正文。RTX 失败项及无效 Inductor 配对均未赋予加速比。

附录 RTX 4090 逐例结果 1 至 24

时间单位 μs；各数值对依次为 GPU / 普通调用 E2E。E=eager，I=优化 Inductor。倍率基于同批次共同有效记录。

编号	组合	类型	M×N×K	实际路线	E 时间	I 时间	A/F 时间	相对 E	相对 I	状态
000	T01	FP32	16×128×64	F06	2.93 / 13.70	1.54 / 33.22	1.55 / 13.12	1.896 / 1.044	0.999 / 2.533	通过
001	T01	FP32	32×256×64	F06	7.86 / 17.96	1.73 / 35.34	1.73 / 14.56	4.547 / 1.234	0.999 / 2.427	通过
002	T01	FP32	64×1024×64	F06	4.29 / 15.93	1.90 / 35.00	1.90 / 14.55	2.252 / 1.094	0.995 / 2.405	通过
003	T01	FP16	16×128×64	F06	3.05 / 16.56	1.27 / 35.18	1.21 / 14.37	2.529 / 1.153	1.053 / 2.449	通过
004	T01	FP16	32×256×64	F06	3.26 / 16.61	1.28 / 35.16	1.26 / 14.15	2.585 / 1.174	1.012 / 2.484	通过
005	T01	FP16	64×1024×64	F06	3.36 / 16.51	1.58 / 35.30	1.38 / 14.33	2.426 / 1.152	1.139 / 2.463	通过
006	T01	BF16	16×128×64	F06	3.14 / 16.28	- / -	1.16 / 14.22	2.699 / 1.145	- / -	通过
007	T01	BF16	32×256×64	F06	4.80 / 17.77	- / -	1.26 / 14.19	3.800 / 1.253	- / -	通过
008	T01	BF16	64×1024×64	F06	3.40 / 16.27	- / -	1.54 / 14.34	2.198 / 1.134	- / -	通过
009	T02	FP32	16×128×64	F06	3.95 / 20.22	1.71 / 35.67	1.70 / 14.24	2.318 / 1.420	1.001 / 2.505	通过
010	T02	FP32	32×256×64	F06	8.80 / 21.76	1.72 / 35.44	1.82 / 13.96	4.822 / 1.559	0.944 / 2.539	通过
011	T02	FP32	64×1024×64	F06	5.30 / 20.49	2.00 / 36.04	1.99 / 14.52	2.669 / 1.412	1.005 / 2.483	通过
012	T02	FP16	16×128×64	F06	3.96 / 20.98	1.21 / 35.43	1.23 / 14.08	3.229 / 1.491	0.988 / 2.517	通过
013	T02	FP16	32×256×64	F06	4.19 / 21.08	1.28 / 35.47	1.31 / 14.20	3.203 / 1.484	0.977 / 2.498	通过
014	T02	FP16	64×1024×64	F06	4.36 / 21.00	1.40 / 35.65	1.43 / 14.17	3.051 / 1.482	0.981 / 2.516	通过
015	T02	BF16	16×128×64	F06	4.06 / 20.65	- / -	1.22 / 14.15	3.312 / 1.460	- / -	通过
016	T02	BF16	32×256×64	F06	5.74 / 22.21	- / -	1.32 / 14.08	4.361 / 1.578	- / -	通过
017	T02	BF16	64×1024×64	F06	4.40 / 20.76	- / -	1.60 / 14.24	2.754 / 1.458	- / -	通过
018	T06	FP32	16×128	F06	2.60 / 13.51	1.09 / 34.35	1.18 / 15.19	2.200 / 0.889	0.921 / 2.262	通过
019	T06	FP32	32×256	F06	2.61 / 13.50	1.22 / 34.05	1.29 / 15.44	2.026 / 0.875	0.943 / 2.205	通过
020	T06	FP32	64×1024	F06	4.35 / 14.27	1.55 / 34.33	1.63 / 15.16	2.675 / 0.941	0.952 / 2.265	通过
021	T06	FP16	16×128	F06	3.06 / 13.72	1.03 / 34.51	1.18 / 15.28	2.597 / 0.898	0.874 / 2.258	通过
022	T06	FP16	32×256	F06	3.06 / 14.00	1.11 / 34.28	1.24 / 14.91	2.472 / 0.939	0.899 / 2.299	通过
023	T06	FP16	64×1024	F06	5.09 / 15.00	1.51 / 34.35	1.56 / 15.40	3.273 / 0.974	0.972 / 2.231	通过

P800 当轮通过未包含后续 225 类乘积及 4096 对有限值的扩展压力验收；后续 Mul+Sum 专项见正文。RTX 失败项及无效 Inductor 配对均未赋予加速比。

附录 RTX 4090 逐例结果 25 至 48

时间单位 μs；各数值对依次为 GPU / 普通调用 E2E。E=eager，I=优化 Inductor。倍率基于同批次共同有效记录。

编号	组合	类型	M×N×K	实际路线	E 时间	I 时间	A/F 时间	相对 E	相对 I	状态
024	T06	BF16	16×128	F06	3.06 / 13.92	1.07 / 34.20	1.18 / 15.08	2.597 / 0.923	0.911 / 2.267	通过
025	T06	BF16	32×256	F06	3.06 / 13.92	1.16 / 34.40	1.24 / 15.32	2.469 / 0.909	0.938 / 2.246	通过
026	T06	BF16	64×1024	F06	5.09 / 14.82	1.51 / 34.31	1.56 / 15.23	3.256 / 0.972	0.962 / 2.252	通过
027	T03	FP32	16×128×64	F06	4.00 / 20.30	1.84 / 35.27	1.90 / 14.35	2.106 / 1.415	0.969 / 2.457	通过
028	T03	FP32	32×256×64	F06	8.84 / 21.83	1.85 / 35.55	1.92 / 14.23	4.609 / 1.535	0.965 / 2.499	通过
029	T03	FP32	64×1024×64	F06	5.16 / 20.58	2.02 / 36.01	2.09 / 14.30	2.464 / 1.439	0.965 / 2.518	通过
030	T03	FP16	16×128×64	F06	3.86 / 21.23	1.36 / 34.95	1.35 / 14.50	2.869 / 1.464	1.008 / 2.410	通过
031	T03	FP16	32×256×64	F06	4.08 / 21.27	1.38 / 35.78	1.41 / 14.62	2.890 / 1.455	0.974 / 2.448	通过
032	T03	FP16	64×1024×64	F06	4.25 / 21.46	1.50 / 35.63	1.53 / 14.33	2.769 / 1.497	0.977 / 2.486	通过
033	T03	BF16	16×128×64	F06	4.10 / 20.97	- / -	1.33 / 14.20	3.075 / 1.477	- / -	通过
034	T03	BF16	32×256×64	F06	5.78 / 22.30	- / -	1.42 / 14.28	4.080 / 1.562	- / -	通过
035	T03	BF16	64×1024×64	F06	4.45 / 20.90	- / -	1.78 / 14.18	2.491 / 1.474	- / -	通过
036	T04	FP32	16×128×64	F06	3.98 / 20.28	2.20 / 35.59	2.20 / 14.51	1.815 / 1.398	1.001 / 2.453	通过
037	T04	FP32	32×256×64	F06	8.81 / 21.87	2.32 / 35.73	2.31 / 14.44	3.809 / 1.515	1.001 / 2.475	通过
038	T04	FP32	64×1024×64	F06	5.14 / 20.64	2.48 / 35.58	2.51 / 14.24	2.053 / 1.450	0.990 / 2.499	通过
039	T04	FP16	16×128×64	F06	3.83 / 21.24	1.69 / 35.62	1.69 / 14.30	2.263 / 1.486	0.999 / 2.492	通过
040	T04	FP16	32×256×64	F06	4.05 / 21.25	1.73 / 35.69	1.76 / 14.28	2.301 / 1.488	0.984 / 2.499	通过
041	T04	FP16	64×1024×64	F06	4.22 / 21.28	1.86 / 35.54	1.89 / 14.18	2.234 / 1.501	0.985 / 2.507	通过
042	T04	BF16	16×128×64	F06	3.92 / 20.81	- / -	1.67 / 14.47	2.343 / 1.438	- / -	通过
043	T04	BF16	32×256×64	F06	5.54 / 22.36	- / -	1.76 / 14.30	3.154 / 1.563	- / -	通过
044	T04	BF16	64×1024×64	F06	4.26 / 20.84	- / -	2.07 / 14.26	2.055 / 1.461	- / -	通过
045	T05	FP32	16×128×64	F06	3.98 / 20.27	1.64 / 35.66	1.65 / 14.44	2.418 / 1.404	0.999 / 2.469	通过
046	T05	FP32	32×256×64	F06	8.97 / 21.94	1.81 / 35.64	1.81 / 14.40	4.959 / 1.523	1.001 / 2.474	通过
047	T05	FP32	64×1024×64	F06	5.27 / 20.74	1.98 / 35.53	1.98 / 14.34	2.662 / 1.446	0.998 / 2.478	通过

P800 当轮通过未包含后续 225 类乘积及 4096 对有限值的扩展压力验收；后续 Mul+Sum 专项见正文。RTX 失败项及无效 Inductor 配对均未赋予加速比。

附录 RTX 4090 逐例结果 49 至 72

时间单位 μs；各数值对依次为 GPU / 普通调用 E2E。E=eager，I=优化 Inductor。倍率基于同批次共同有效记录。

编号	组合	类型	M×N×K	实际路线	E 时间	I 时间	A/F 时间	相对 E	相对 I	状态
048	T05	FP16	16×128×64	F06	4.15 / 21.22	1.30 / 35.76	1.30 / 14.28	3.185 / 1.486	0.998 / 2.504	通过
049	T05	FP16	32×256×64	F06	4.29 / 21.30	1.34 / 35.83	1.38 / 14.33	3.119 / 1.486	0.977 / 2.501	通过
050	T05	FP16	64×1024×64	F06	4.51 / 21.30	1.47 / 35.57	1.50 / 14.32	3.013 / 1.487	0.982 / 2.484	通过
051	T05	BF16	16×128×64	F06	4.39 / 20.95	- / -	1.29 / 14.35	3.405 / 1.459	- / -	通过
052	T05	BF16	32×256×64	F06	6.06 / 22.43	- / -	1.37 / 14.50	4.410 / 1.546	- / -	通过
053	T05	BF16	64×1024×64	F06	4.72 / 21.05	- / -	1.71 / 14.48	2.757 / 1.454	- / -	通过
054	T07	FP32	16×128	F06	2.96 / 17.34	1.06 / 34.39	1.10 / 15.39	2.684 / 1.127	0.959 / 2.235	通过
055	T07	FP32	32×256	F06	3.00 / 17.25	1.11 / 34.35	1.22 / 15.53	2.466 / 1.111	0.914 / 2.213	通过
056	T07	FP32	64×1024	F06	3.53 / 17.31	1.45 / 35.08	1.53 / 15.50	2.308 / 1.116	0.947 / 2.263	通过
057	T07	FP16	16×128	F06	3.20 / 17.46	0.98 / 34.77	1.04 / 15.35	3.085 / 1.138	0.940 / 2.266	通过
058	T07	FP16	32×256	F06	3.24 / 17.52	1.02 / 34.76	1.16 / 15.50	2.789 / 1.130	0.875 / 2.242	通过
059	T07	FP16	64×1024	F06	3.73 / 17.21	1.36 / 34.67	1.45 / 15.20	2.562 / 1.133	0.938 / 2.282	通过
060	T07	BF16	16×128	F06	3.20 / 17.05	1.03 / 34.41	1.04 / 15.21	3.090 / 1.121	0.992 / 2.262	通过
061	T07	BF16	32×256	F06	3.24 / 17.09	1.05 / 34.53	1.17 / 15.54	2.782 / 1.100	0.899 / 2.222	通过
062	T07	BF16	64×1024	F06	3.72 / 16.95	1.32 / 34.84	1.46 / 15.09	2.552 / 1.123	0.904 / 2.309	通过
063	T10	FP32	16×128	F06	3.14 / 17.34	1.03 / 36.14	1.16 / 19.93	2.698 / 0.870	0.882 / 1.814	通过
064	T10	FP32	32×256	F06	3.24 / 17.42	1.11 / 36.71	1.26 / 19.58	2.579 / 0.889	0.884 / 1.874	通过
065	T10	FP32	64×1024	F06	4.03 / 17.37	1.49 / 36.31	1.61 / 19.71	2.508 / 0.881	0.929 / 1.842	通过
066	T10	FP16	16×128	F06	3.31 / 17.56	1.01 / 36.19	1.11 / 19.55	2.988 / 0.898	0.908 / 1.851	通过
067	T10	FP16	32×256	F06	3.40 / 17.53	1.10 / 36.04	1.20 / 19.72	2.845 / 0.889	0.918 / 1.827	通过
068	T10	FP16	64×1024	F06	4.10 / 17.44	1.37 / 36.82	1.51 / 19.61	2.705 / 0.889	0.906 / 1.878	通过
069	T10	BF16	16×128	F06	3.31 / 17.40	- / -	1.11 / 19.80	2.971 / 0.879	- / -	通过
070	T10	BF16	32×256	F06	3.40 / 17.41	- / -	1.20 / 19.56	2.833 / 0.890	- / -	通过
071	T10	BF16	64×1024	F06	4.10 / 17.54	- / -	1.52 / 19.89	2.690 / 0.882	- / -	通过

P800 当轮通过未包含后续 225 类乘积及 4096 对有限值的扩展压力验收；后续 Mul+Sum 专项见正文。RTX 失败项及无效 Inductor 配对均未赋予加速比。

附录 RTX 4090 逐例结果 73 至 96

时间单位 μs；各数值对依次为 GPU / 普通调用 E2E。E=eager，I=优化 Inductor。倍率基于同批次共同有效记录。

编号	组合	类型	M×N×K	实际路线	E 时间	I 时间	A/F 时间	相对 E	相对 I	状态
072	T11	FP32	16×128	F06	2.74 / 14.48	0.95 / 34.53	0.98 / 15.18	2.795 / 0.954	0.966 / 2.275	通过
073	T11	FP32	32×256	F06	2.92 / 14.43	0.99 / 34.22	1.07 / 15.51	2.725 / 0.930	0.925 / 2.206	通过
074	T11	FP32	64×1024	F06	3.96 / 15.11	1.20 / 35.08	1.32 / 15.52	2.997 / 0.973	0.905 / 2.260	通过
075	T11	FP16	16×128	F06	2.99 / 14.49	0.94 / 33.85	0.97 / 15.24	3.066 / 0.951	0.970 / 2.222	通过
076	T11	FP16	32×256	F06	3.15 / 14.58	0.95 / 34.67	1.02 / 15.41	3.075 / 0.947	0.924 / 2.250	通过
077	T11	FP16	64×1024	F06	3.75 / 14.61	- / -	1.26 / 15.19	2.968 / 0.962	- / -	通过
078	T11	BF16	16×128	F06	2.99 / 14.46	- / -	0.98 / 14.95	3.060 / 0.967	- / -	通过
079	T11	BF16	32×256	F06	3.15 / 14.56	- / -	1.02 / 15.29	3.074 / 0.953	- / -	通过
080	T11	BF16	64×1024	F06	3.76 / 14.65	- / -	1.27 / 15.35	2.968 / 0.955	- / -	通过
081	T12	FP32	16×128	F06	2.74 / 14.33	0.98 / 34.18	0.98 / 15.57	2.793 / 0.921	0.997 / 2.195	通过
082	T12	FP32	32×256	F06	2.92 / 14.32	1.02 / 34.53	1.07 / 15.18	2.720 / 0.943	0.953 / 2.275	通过
083	T12	FP32	64×1024	F06	3.96 / 14.88	1.31 / 34.43	1.32 / 15.39	2.996 / 0.967	0.992 / 2.238	通过
084	T12	FP16	16×128	F06	2.99 / 14.27	0.98 / 34.56	0.97 / 15.43	3.066 / 0.925	1.003 / 2.239	通过
085	T12	FP16	32×256	F06	3.14 / 14.27	0.98 / 34.19	1.02 / 15.66	3.070 / 0.911	0.954 / 2.183	通过
086	T12	FP16	64×1024	F06	3.75 / 14.47	- / -	1.27 / 15.51	2.963 / 0.933	- / -	通过
087	T12	BF16	16×128	F06	2.98 / 14.17	- / -	0.98 / 15.73	3.051 / 0.900	- / -	通过
088	T12	BF16	32×256	F06	3.14 / 14.30	- / -	1.03 / 15.62	3.067 / 0.916	- / -	通过
089	T12	BF16	64×1024	F06	3.75 / 14.49	- / -	1.27 / 15.39	2.964 / 0.941	- / -	通过
090	T08	FP32	16×128	F06	3.11 / 17.14	1.03 / 35.83	1.12 / 17.55	2.774 / 0.976	0.920 / 2.041	通过
091	T08	FP32	32×256	F06	3.21 / 17.27	1.11 / 35.54	1.23 / 18.31	2.620 / 0.943	0.905 / 1.941	通过
092	T08	FP32	64×1024	F06	3.94 / 17.20	1.44 / 36.20	1.56 / 17.94	2.521 / 0.959	0.923 / 2.018	通过
093	T08	FP16	16×128	F06	3.28 / 17.32	0.95 / 35.76	1.07 / 17.97	3.077 / 0.964	0.886 / 1.989	通过
094	T08	FP16	32×256	F06	3.33 / 17.44	1.04 / 35.42	1.17 / 17.67	2.843 / 0.987	0.888 / 2.004	通过
095	T08	FP16	64×1024	F06	4.03 / 17.29	1.34 / 36.11	1.48 / 17.91	2.723 / 0.965	0.907 / 2.016	通过

P800 当轮通过未包含后续 225 类乘积及 4096 对有限值的扩展压力验收；后续 Mul+Sum 专项见正文。RTX 失败项及无效 Inductor 配对均未赋予加速比。

附录 RTX 4090 逐例结果 97 至 120

时间单位 μs；各数值对依次为 GPU / 普通调用 E2E。E=eager，I=优化 Inductor。倍率基于同批次共同有效记录。

编号	组合	类型	M×N×K	实际路线	E 时间	I 时间	A/F 时间	相对 E	相对 I	状态
096	T08	BF16	16×128	F06	3.28 / 17.25	- / -	1.07 / 17.91	3.059 / 0.963	- / -	通过
097	T08	BF16	32×256	F06	3.33 / 17.35	- / -	1.16 / 18.02	2.864 / 0.963	- / -	通过
098	T08	BF16	64×1024	F06	4.03 / 17.25	- / -	1.48 / 17.93	2.721 / 0.962	- / -	通过
099	T09	FP32	16×128	F06	3.12 / 17.22	0.99 / 35.43	1.12 / 17.75	2.786 / 0.970	0.882 / 1.996	通过
100	T09	FP32	32×256	F06	3.23 / 17.23	1.10 / 35.42	1.23 / 17.77	2.630 / 0.969	0.897 / 1.993	通过
101	T09	FP32	64×1024	F06	3.95 / 17.26	1.49 / 35.48	1.56 / 17.90	2.529 / 0.964	0.955 / 1.982	通过
102	T09	FP16	16×128	F06	3.32 / 17.40	1.00 / 35.58	1.07 / 17.51	3.112 / 0.994	0.939 / 2.032	通过
103	T09	FP16	32×256	F06	3.37 / 17.34	1.08 / 35.59	1.17 / 18.27	2.872 / 0.949	0.918 / 1.948	通过
104	T09	FP16	64×1024	F06	4.10 / 17.41	1.38 / 35.75	1.48 / 17.89	2.768 / 0.973	0.930 / 1.998	通过
105	T09	BF16	16×128	F06	3.21 / 17.31	0.97 / 35.70	1.07 / 17.78	2.990 / 0.973	0.905 / 2.007	通过
106	T09	BF16	32×256	F06	3.26 / 17.32	1.07 / 35.55	1.13 / 17.82	2.893 / 0.972	0.952 / 1.995	通过
107	T09	BF16	64×1024	F06	3.96 / 17.29	1.26 / 35.88	1.44 / 17.57	2.756 / 0.984	0.878 / 2.042	通过
108	T01	FP32	128×1024×128	F06	5.32 / 16.05	3.42 / 35.24	4.03 / 19.35	1.321 / 0.829	0.849 / 1.822	通过
109	T01	FP32	512×1024×1024	F06	38.93 / 47.85	30.07 / 55.34	34.24 / 51.94	1.137 / 0.921	0.878 / 1.065	通过
110	T01	FP32	2048×2048×2048	F06	337.85 / 317.87	308.20 / 311.44	308.48 / 295.56	1.095 / 1.075	0.999 / 1.054	通过
111	T01	FP16	128×1024×128	F06	3.56 / 16.53	1.82 / 35.49	2.16 / 19.21	1.647 / 0.860	0.841 / 1.848	通过
112	T01	FP16	512×1024×1024	F06	11.65 / 21.38	9.84 / 40.53	9.71 / 25.04	1.201 / 0.854	1.014 / 1.619	通过
113	T01	FP16	2048×2048×2048	F06	114.05 / 118.86	101.54 / 128.42	103.56 / 115.21	1.101 / 1.032	0.980 / 1.115	通过
114	T01	BF16	128×1024×128	F06	3.73 / 16.15	- / -	- / -	- / -	- / -	精度失败
115	T01	BF16	512×1024×1024	F06	11.65 / 21.17	- / -	- / -	- / -	- / -	精度失败
116	T01	BF16	2048×2048×2048	F06	108.09 / 116.19	- / -	- / -	- / -	- / -	精度失败
117	T02	FP32	128×1024×128	F06	6.17 / 20.55	3.39 / 36.01	3.35 / 17.97	1.841 / 1.143	1.011 / 2.004	通过
118	T02	FP32	512×1024×1024	F06	40.65 / 48.70	30.14 / 54.30	30.09 / 52.64	1.351 / 0.925	1.002 / 1.032	通过
119	T02	FP32	2048×2048×2048	F06	345.18 / 324.96	337.79 / 334.54	336.78 / 321.61	1.025 / 1.010	1.003 / 1.040	通过

P800 当轮通过未包含后续 225 类乘积及 4096 对有限值的扩展压力验收；后续 Mul+Sum 专项见正文。RTX 失败项及无效 Inductor 配对均未赋予加速比。

附录 RTX 4090 逐例结果 121 至 144

时间单位 μs；各数值对依次为 GPU / 普通调用 E2E。E=eager，I=优化 Inductor。倍率基于同批次共同有效记录。

编号	组合	类型	M×N×K	实际路线	E 时间	I 时间	A/F 时间	相对 E	相对 I	状态
120	T02	FP16	128×1024×128	F06	4.58 / 21.22	1.76 / 35.65	1.76 / 16.83	2.597 / 1.261	0.996 / 2.118	通过
121	T02	FP16	512×1024×1024	F06	13.06 / 23.21	9.48 / 36.46	10.93 / 26.81	1.195 / 0.866	0.868 / 1.360	通过
122	T02	FP16	2048×2048×2048	F06	118.32 / 124.06	105.87 / 130.79	105.86 / 118.37	1.118 / 1.048	1.000 / 1.105	通过
123	T02	BF16	128×1024×128	F06	4.74 / 20.64	- / -	2.31 / 17.24	2.056 / 1.197	- / -	通过
124	T02	BF16	512×1024×1024	F06	13.07 / 23.11	11.02 / 42.23	10.92 / 26.19	1.197 / 0.882	1.009 / 1.612	通过
125	T02	BF16	2048×2048×2048	F06	111.64 / 121.27	- / -	104.66 / 117.57	1.067 / 1.031	- / -	通过
126	T03	FP32	128×1024×128	F06	6.22 / 20.04	3.57 / 35.63	3.57 / 17.53	1.742 / 1.143	1.000 / 2.032	通过
127	T03	FP32	512×1024×1024	F06	40.87 / 48.68	30.55 / 54.86	30.47 / 52.97	1.341 / 0.919	1.002 / 1.036	通过
128	T03	FP32	2048×2048×2048	F06	346.53 / 325.08	336.59 / 334.15	338.64 / 321.09	1.023 / 1.012	0.994 / 1.041	通过
129	T03	FP16	128×1024×128	F06	4.61 / 20.69	1.86 / 35.52	1.86 / 17.75	2.483 / 1.166	1.001 / 2.001	通过
130	T03	FP16	512×1024×1024	F06	13.20 / 23.47	11.35 / 42.86	11.20 / 26.76	1.179 / 0.877	1.013 / 1.601	通过
131	T03	FP16	2048×2048×2048	F06	119.14 / 124.14	105.67 / 129.36	105.36 / 116.95	1.131 / 1.061	1.003 / 1.106	通过
132	T03	BF16	128×1024×128	F06	4.79 / 20.17	- / -	2.67 / 17.44	1.793 / 1.157	- / -	通过
133	T03	BF16	512×1024×1024	F06	13.21 / 23.24	- / -	11.20 / 26.63	1.180 / 0.873	- / -	通过
134	T03	BF16	2048×2048×2048	F06	112.64 / 121.43	- / -	103.85 / 116.79	1.085 / 1.040	- / -	通过
135	T04	FP32	128×1024×128	F06	6.20 / 20.01	3.81 / 36.48	3.80 / 18.06	1.629 / 1.108	1.000 / 2.020	通过
136	T04	FP32	512×1024×1024	F06	40.84 / 48.71	30.59 / 55.64	30.55 / 53.03	1.337 / 0.918	1.001 / 1.049	通过
137	T04	FP32	2048×2048×2048	F06	343.19 / 324.96	336.03 / 335.15	338.57 / 321.70	1.014 / 1.010	0.992 / 1.042	通过
138	T04	FP16	128×1024×128	F06	4.58 / 20.66	2.17 / 35.95	2.17 / 16.75	2.112 / 1.233	1.000 / 2.146	通过
139	T04	FP16	512×1024×1024	F06	13.22 / 23.48	11.28 / 42.89	11.20 / 26.92	1.180 / 0.872	1.007 / 1.593	通过
140	T04	FP16	2048×2048×2048	F06	119.06 / 124.21	106.97 / 132.97	107.22 / 118.72	1.110 / 1.046	0.998 / 1.120	通过
141	T04	BF16	128×1024×128	F06	4.75 / 20.17	- / -	3.22 / 17.35	1.476 / 1.163	- / -	通过
142	T04	BF16	512×1024×1024	F06	13.15 / 23.18	- / -	11.24 / 26.82	1.171 / 0.864	- / -	通过
143	T04	BF16	2048×2048×2048	F06	112.57 / 121.49	- / -	105.02 / 118.14	1.072 / 1.028	- / -	通过

P800 当轮通过未包含后续 225 类乘积及 4096 对有限值的扩展压力验收；后续 Mul+Sum 专项见正文。RTX 失败项及无效 Inductor 配对均未赋予加速比。

附录 RTX 4090 逐例结果 145 至 168

时间单位 μs；各数值对依次为 GPU / 普通调用 E2E。E=eager，I=优化 Inductor。倍率基于同批次共同有效记录。

编号	组合	类型	M×N×K	实际路线	E 时间	I 时间	A/F 时间	相对 E	相对 I	状态
144	T05	FP32	128×1024×128	F06	6.33 / 20.12	3.45 / 35.81	3.45 / 17.68	1.832 / 1.138	0.998 / 2.025	通过
145	T05	FP32	512×1024×1024	F06	40.77 / 48.85	30.27 / 55.40	30.18 / 47.83	1.351 / 1.021	1.003 / 1.158	通过
146	T05	FP32	2048×2048×2048	F06	344.03 / 325.97	337.12 / 334.40	335.01 / 321.05	1.027 / 1.015	1.006 / 1.042	通过
147	T05	FP16	128×1024×128	F06	4.89 / 20.87	1.83 / 35.80	1.82 / 17.11	2.681 / 1.220	1.003 / 2.093	通过
148	T05	FP16	512×1024×1024	F06	13.50 / 23.64	11.27 / 43.10	10.98 / 26.69	1.229 / 0.886	1.026 / 1.615	通过
149	T05	FP16	2048×2048×2048	F06	120.48 / 125.76	105.46 / 129.60	105.32 / 116.73	1.144 / 1.077	1.001 / 1.110	通过
150	T05	BF16	128×1024×128	F06	5.05 / 20.34	- / -	2.52 / 16.65	2.004 / 1.221	- / -	通过
151	T05	BF16	512×1024×1024	F06	13.50 / 23.47	- / -	11.06 / 26.67	1.220 / 0.880	- / -	通过
152	T05	BF16	2048×2048×2048	F06	114.02 / 123.38	- / -	103.65 / 116.68	1.100 / 1.057	- / -	通过
153	T06	FP32	128×1024	F06	4.29 / 14.08	1.82 / 34.56	1.80 / 15.29	2.383 / 0.921	1.011 / 2.260	通过
154	T06	FP32	512×1024	F06	5.35 / 14.33	2.30 / 34.65	2.39 / 15.39	2.236 / 0.931	0.961 / 2.252	通过
155	T06	FP32	2048×2048	F06	20.44 / 28.26	12.13 / 37.89	12.13 / 24.82	1.686 / 1.138	1.001 / 1.527	通过
156	T06	FP16	128×1024	F06	4.80 / 14.59	1.63 / 35.01	1.70 / 15.67	2.819 / 0.930	0.959 / 2.233	通过
157	T06	FP16	512×1024	F06	5.49 / 14.58	2.19 / 34.80	2.16 / 14.59	2.546 / 1.000	1.014 / 2.386	通过
158	T06	FP16	2048×2048	F06	14.75 / 22.66	8.80 / 34.85	10.14 / 22.62	1.455 / 1.002	0.868 / 1.541	通过
159	T06	BF16	128×1024	F06	4.80 / 14.47	1.64 / 34.99	1.77 / 15.06	2.708 / 0.961	0.927 / 2.324	通过
160	T06	BF16	512×1024	F06	5.50 / 14.42	2.19 / 34.66	2.28 / 14.86	2.410 / 0.970	0.961 / 2.332	通过
161	T06	BF16	2048×2048	F06	14.88 / 22.71	9.16 / 35.46	10.18 / 22.62	1.462 / 1.004	0.899 / 1.568	通过
162	T07	FP32	128×1024	F06	3.65 / 17.07	1.64 / 35.38	1.71 / 15.43	2.132 / 1.106	0.956 / 2.294	通过
163	T07	FP32	512×1024	F06	5.16 / 17.16	2.37 / 35.15	2.28 / 15.40	2.261 / 1.114	1.038 / 2.282	通过
164	T07	FP32	2048×2048	F06	20.76 / 28.70	10.37 / 36.25	9.54 / 22.90	2.176 / 1.254	1.087 / 1.583	通过
165	T07	FP16	128×1024	F06	3.61 / 16.97	1.51 / 35.25	1.66 / 15.40	2.171 / 1.102	0.909 / 2.289	通过
166	T07	FP16	512×1024	F06	4.55 / 17.18	1.82 / 35.75	2.03 / 14.94	2.238 / 1.150	0.894 / 2.392	通过
167	T07	FP16	2048×2048	F06	14.08 / 22.14	7.43 / 35.03	8.42 / 21.16	1.672 / 1.047	0.882 / 1.656	通过

P800 当轮通过未包含后续 225 类乘积及 4096 对有限值的扩展压力验收；后续 Mul+Sum 专项见正文。RTX 失败项及无效 Inductor 配对均未赋予加速比。

附录 RTX 4090 逐例结果 169 至 192

时间单位 μs；各数值对依次为 GPU / 普通调用 E2E。E=eager，I=优化 Inductor。倍率基于同批次共同有效记录。

编号	组合	类型	M×N×K	实际路线	E 时间	I 时间	A/F 时间	相对 E	相对 I	状态
168	T07	BF16	128×1024	F06	3.61 / 16.97	1.45 / 35.76	1.61 / 15.05	2.237 / 1.127	0.898 / 2.376	通过
169	T07	BF16	512×1024	F06	4.55 / 17.08	1.94 / 35.03	2.04 / 15.23	2.232 / 1.121	0.953 / 2.299	通过
170	T07	BF16	2048×2048	F06	14.10 / 22.16	7.26 / 35.68	8.68 / 21.71	1.625 / 1.021	0.837 / 1.644	通过
171	T08	FP32	128×1024	F06	4.11 / 17.33	1.79 / 35.50	1.73 / 18.03	2.381 / 0.961	1.037 / 1.969	通过
172	T08	FP32	512×1024	F06	5.50 / 17.66	2.43 / 35.38	2.34 / 17.98	2.346 / 0.982	1.038 / 1.967	通过
173	T08	FP32	2048×2048	F06	20.97 / 28.92	10.03 / 36.85	9.81 / 24.48	2.138 / 1.181	1.023 / 1.505	通过
174	T08	FP16	128×1024	F06	4.04 / 17.39	1.53 / 35.89	1.63 / 17.66	2.475 / 0.984	0.936 / 2.032	通过
175	T08	FP16	512×1024	F06	4.89 / 17.46	2.02 / 35.96	2.07 / 17.85	2.367 / 0.978	0.978 / 2.015	通过
176	T08	FP16	2048×2048	F06	14.76 / 22.87	7.16 / 36.06	8.90 / 23.72	1.659 / 0.964	0.805 / 1.520	通过
177	T08	BF16	128×1024	F06	4.04 / 17.18	- / -	1.63 / 17.36	2.470 / 0.989	- / -	通过
178	T08	BF16	512×1024	F06	4.90 / 17.23	- / -	2.04 / 17.61	2.402 / 0.978	- / -	通过
179	T08	BF16	2048×2048	F06	14.86 / 22.87	- / -	9.18 / 24.37	1.619 / 0.938	- / -	通过
180	T09	FP32	128×1024	F06	4.12 / 17.36	1.65 / 35.75	1.73 / 17.41	2.387 / 0.997	0.953 / 2.054	通过
181	T09	FP32	512×1024	F06	5.50 / 17.57	2.45 / 35.92	2.34 / 17.20	2.346 / 1.021	1.044 / 2.089	通过
182	T09	FP32	2048×2048	F06	21.09 / 29.05	11.25 / 38.46	10.07 / 24.78	2.095 / 1.172	1.118 / 1.552	通过
183	T09	FP16	128×1024	F06	4.09 / 17.38	1.43 / 35.63	1.69 / 17.55	2.427 / 0.990	0.847 / 2.030	通过
184	T09	FP16	512×1024	F06	4.94 / 17.34	1.85 / 35.57	2.07 / 17.91	2.388 / 0.968	0.896 / 1.986	通过
185	T09	FP16	2048×2048	F06	14.92 / 23.06	7.20 / 36.13	8.99 / 23.44	1.660 / 0.984	0.801 / 1.542	通过
186	T09	BF16	128×1024	F06	4.09 / 17.26	1.51 / 35.70	1.63 / 18.10	2.502 / 0.954	0.925 / 1.972	通过
187	T09	BF16	512×1024	F06	4.95 / 17.41	1.87 / 35.81	2.06 / 17.38	2.403 / 1.002	0.907 / 2.061	通过
188	T09	BF16	2048×2048	F06	14.98 / 23.04	8.01 / 36.32	9.19 / 24.35	1.630 / 0.946	0.871 / 1.491	通过
189	T10	FP32	128×1024	F06	4.19 / 17.52	1.89 / 36.61	1.82 / 19.21	2.306 / 0.912	1.039 / 1.906	通过
190	T10	FP32	512×1024	F06	5.56 / 17.83	2.84 / 36.56	2.51 / 19.72	2.213 / 0.904	1.131 / 1.854	通过
191	T10	FP32	2048×2048	F06	21.64 / 29.56	10.40 / 37.51	9.87 / 26.60	2.191 / 1.111	1.053 / 1.410	通过

P800 当轮通过未包含后续 225 类乘积及 4096 对有限值的扩展压力验收；后续 Mul+Sum 专项见正文。RTX 失败项及无效 Inductor 配对均未赋予加速比。

附录 RTX 4090 逐例结果 193 至 216

时间单位 μs；各数值对依次为 GPU / 普通调用 E2E。E=eager，I=优化 Inductor。倍率基于同批次共同有效记录。

编号	组合	类型	M×N×K	实际路线	E 时间	I 时间	A/F 时间	相对 E	相对 I	状态
192	T10	FP16	128×1024	F06	4.08 / 17.54	1.61 / 36.21	1.74 / 19.22	2.343 / 0.913	0.923 / 1.884	通过
193	T10	FP16	512×1024	F06	4.92 / 17.46	1.90 / 36.54	2.14 / 18.93	2.295 / 0.922	0.886 / 1.930	通过
194	T10	FP16	2048×2048	F06	14.99 / 22.97	7.36 / 37.67	9.52 / 25.84	1.574 / 0.889	0.773 / 1.458	通过
195	T10	BF16	128×1024	F06	4.08 / 17.52	- / -	1.87 / 19.04	2.176 / 0.921	- / -	通过
196	T10	BF16	512×1024	F06	4.92 / 17.49	- / -	2.31 / 19.35	2.129 / 0.904	- / -	通过
197	T10	BF16	2048×2048	F06	15.03 / 23.02	- / -	10.10 / 26.89	1.488 / 0.856	- / -	通过
198	T11	FP32	128×1024	F06	3.91 / 14.82	1.44 / 35.20	1.56 / 15.49	2.505 / 0.957	0.922 / 2.272	通过
199	T11	FP32	512×1024	F06	4.72 / 14.95	1.87 / 34.97	1.93 / 15.46	2.441 / 0.967	0.966 / 2.261	通过
200	T11	FP32	2048×2048	F06	13.96 / 22.04	4.64 / 35.09	5.10 / 18.20	2.739 / 1.211	0.910 / 1.928	通过
201	T11	FP16	128×1024	F06	3.55 / 14.57	- / -	1.52 / 14.74	2.329 / 0.989	- / -	通过
202	T11	FP16	512×1024	F06	4.16 / 14.50	- / -	1.80 / 15.04	2.315 / 0.964	- / -	通过
203	T11	FP16	2048×2048	F06	10.19 / 18.35	- / -	4.65 / 17.20	2.190 / 1.067	- / -	通过
204	T11	BF16	128×1024	F06	3.55 / 14.49	- / -	1.52 / 14.80	2.330 / 0.979	- / -	通过
205	T11	BF16	512×1024	F06	4.16 / 14.62	- / -	1.80 / 15.24	2.311 / 0.959	- / -	通过
206	T11	BF16	2048×2048	F06	10.32 / 18.48	- / -	4.68 / 17.14	2.207 / 1.078	- / -	通过
207	T12	FP32	128×1024	F06	3.91 / 14.63	1.52 / 34.48	1.61 / 14.93	2.424 / 0.980	0.943 / 2.309	通过
208	T12	FP32	512×1024	F06	4.72 / 14.77	1.89 / 34.32	2.00 / 15.36	2.364 / 0.962	0.944 / 2.234	通过
209	T12	FP32	2048×2048	F06	13.96 / 22.02	4.94 / 33.06	5.26 / 17.99	2.653 / 1.224	0.938 / 1.838	通过
210	T12	FP16	128×1024	F06	3.54 / 14.27	- / -	1.52 / 15.12	2.331 / 0.944	- / -	通过
211	T12	FP16	512×1024	F06	4.16 / 14.33	- / -	1.79 / 15.36	2.323 / 0.932	- / -	通过
212	T12	FP16	2048×2048	F06	10.20 / 18.33	- / -	4.65 / 17.53	2.193 / 1.046	- / -	通过
213	T12	BF16	128×1024	F06	3.55 / 14.29	- / -	1.52 / 15.05	2.335 / 0.950	- / -	通过
214	T12	BF16	512×1024	F06	4.17 / 14.29	- / -	1.80 / 15.12	2.312 / 0.945	- / -	通过
215	T12	BF16	2048×2048	F06	10.67 / 18.24	- / -	4.66 / 16.57	2.289 / 1.101	- / -	通过

P800 当轮通过未包含后续 225 类乘积及 4096 对有限值的扩展压力验收；后续 Mul+Sum 专项见正文。RTX 失败项及无效 Inductor 配对均未赋予加速比。