芯端守护

基于 FPGA 的走廊摔倒疑似告警系统

FPGA 系统设计报告

2026 年 11 月

目录

摘要 3
第一部分　作品概述 3
功能与特性 3
应用领域 3
主要技术特点 4
主要性能指标 4
主要创新点 4
设计流程 5
FPGA 边缘计算的作用 5
第二部分　系统组成及功能说明 6
硬件系统介绍 6
软件系统介绍 7
2.4 关键优化过程 8
第三部分　完成情况及性能参数 9
工程成果 9
特性成果 9
3.4 消融实验 11
3.5 FPGA 边缘计算必要性 12
3.6 结果分析 13
第四部分　总结 13
4.1 总结与可扩展之处 13
4.2 心得体会 14
4.3 大模型协作记录 14
4.4 技能包提炼 15
4.5 复现说明 15
第五部分　参考文献 16

摘要

本作品面向走廊、通道等固定机位场景，设计并实现了一套基于单块 FPGA 的摔倒疑似告警系统。系统接收 1280×720、60 fps HDMI 视频流，经灰度化和 2×2 下采样后，在 640×360 处理域内完成背景建模、运动检测、块级候选区域合并和目标跟踪。系统从候选目标中选择主目标，裁剪为 48×48 灰度图并送入 FPGA 内部的 INT8 轻量卷积神经网络，输出正常、摔倒和其他三类结果；随后通过连续确认、置信度证据门控和五秒告警保持，生成本地红色疑似告警。最终无串口构建完成综合、实现、布线和位流生成。在已定义时序约束下，WNS 为 +0.099 ns、WHS 为 +0.056 ns，失败端点为 0；LUT、BRAM 和 DSP 占用分别为 24.67%、36.30% 和 2.70%，工具估算片上功耗为 0.582 W。1142 个测试样本上，INT8 模型准确率为 81.96%，摔倒类召回率为 90.96%。板级有限测试中，系统检出 3 段真实摔倒视频，同时记录到 2 次误报警。本系统当前定位为固定机位走廊场景下的原型验证，不用于卧室监控、医学诊断或商业级可靠性承诺。

关键词：FPGA；视频处理；目标跟踪；轻量卷积神经网络；八位量化；摔倒疑似告警

第一部分　作品概述

功能与特性

系统输入为 1280×720 高清视频，板内完成图像灰度化、下采样、背景建模、运动检测、目标跟踪、主目标裁剪、CNN 分类和显示叠加。正常运行时，屏幕显示原视频、目标框、行为状态和评分信息；当连续多次检测到摔倒且置信度满足条件时，输出红色疑似告警并保持五秒。最终设备只依赖 HDMI 输入、FPGA 板卡和显示器，运行过程中不需要电脑、网络或串口。视频接收、前端预处理、目标跟踪和 HDMI 显示链路以 60 fps 持续运行；CNN 只在出现有效主目标时启动，板级记录中的平均调用频率约为 6.9 次/秒。

应用领域

作品适用于走廊、通道、养老机构公共区域等固定机位场景。与可穿戴设备相比，系统不需要老人长期佩戴或充电；与云端视频分析相比，原始视频不出设备，能够降低隐私风险和网络依赖。系统输出的是疑似事件提醒，需要护理人员

或家属进一步确认。由于卧室中的上床、躺下等动作与摔倒姿态接近，当前版本不把卧室作为应用范围。

主要技术特点

处理链分为输入预处理、运动检测与跟踪、CNN 判断与告警三个阶段。输入阶段将数据量降到 640×360，并用行缓存完成流式处理；检测阶段在块级网格上统计变化强度，通过连通区域合并和最近邻匹配维持目标编号；识别阶段只把主目标裁剪为 48×48，用三层卷积、池化、全局平均池化和三分类输出完成行为判断。网络权重采用八位整数格式，网络运算在 FPGA 内按固定时序执行。连续确认和证据门控用于抑制单帧误判，红色告警保持五秒用于改善显示稳定性。

主要性能指标

主要指标如表 1 所示，时序、资源、功耗和比特流来自最终无串口构建，板级报警指标来自带诊断接口的功能构建记录。

表 1　作品主要性能指标

指标	结果
输入视频	1280×720，60 fps
板内处理域	640×360 灰度图
CNN 输入	48×48，单通道，八位整数
WNS / WHS	+0.099 ns / +0.056 ns
失败端点	0 / 91,716
LUT / BRAM / DSP	24.67% / 36.30% / 2.70%
片上功耗估算	0.582 W
CNN 推理频率	平均约 6.9 次/秒
INT8 测试准确率 / 摔倒召回率	81.96% / 90.96%
板级测试	3 段真实摔倒检出，2 次误报

主要创新点

作品的重点不是把 CNN 单独移植到 FPGA，而是重构视频进入网络的路径。

1. 事件门控：只有出现有效运动目标时才启动网络，减少无目标时的无效计算。
2. 目标 ROI：只处理主目标的 48×48 区域，避免整帧画面进入 CNN。
3. 证据门控：结合连续确认、类别置信度边距和告警保持，抑制单帧误报和显示抖动。
4. 端到端验证：训练、量化、RTL 整数参考、最终时序和板级测试使用同一套可追溯数据。

设计流程

电脑端完成数据整理、模型训练、量化导出和整数参考评估；FPGA 端完成视频输入、流式预处理、目标检测与跟踪、CNN 推理、告警判断和 HDMI 输出。设计过程依次经过算法建模、量化验证、RTL 实现、仿真检查、综合实现、后布线时序检查和上板测试，发现问题后回到对应层级修正。

FPGA 边缘计算的作用

边缘计算是在数据产生的位置附近完成计算，不把原始数据全部传到远端服务器。在本作品中，FPGA 就是摄像头和显示器旁边的本地处理设备，视频输入、预处理、运动检测、CNN 推理和告警输出都在同一块芯片中完成。

1280×720、60 帧每秒的视频每秒包含约 5530 万个像素。若将整帧画面逐帧送入网络，不仅需要处理大量背景像素，也会增加存储和带宽压力。本作品先在 FPGA 内把画面降到 640×360，再通过事件门控只处理有效目标。板级记录中 CNN 平均约 6.9 次/秒；相较于对每个视频帧均发起一次 CNN 推理请求的方式，事件门控跳过了约 88.5% 的帧级推理请求。该指标反映候选区域筛选减少了无效输入，不代表在同一硬件基线上的实测加速比或功耗下降比例。

FPGA 的必要性主要来自系统形态，而不是宣称单次推理速度一定超过桌面处理器。视频流需要固定节奏处理，现场设备不希望依赖操作系统、电脑和网络；同时，原始视频留在本地可以降低隐私风险。最终系统在一块 Artix-7 FPGA 上完成整条链路，单个串行 CNN 核的一次推理时间约为 62.6 ms，片上功耗估算为 0.582 瓦。因此本设计的重点不是以 60 fps 执行全帧 CNN，而是让流式规则前端筛选目标，使有限的分类算力集中在可能发生行为变化的区域。

第二部分　系统组成及功能说明

系统分为 FPGA 运行时链路和电脑端离线训练链路。现场设备只运行 FPGA 部分，电脑只在训练、量化、离线评估和材料整理阶段使用。

整体介绍

系统整体链路如图 1 所示。视频接收芯片将 HDMI 输入转换为像素和控制信号，灰度化与下采样模块把数据降到 640×360。背景建模模块输出运动掩码，块级判断和区域合并模块形成候选框，跟踪模块维持目标编号并选择主目标。主目标裁剪为 48×48 后进入 CNN，分类结果经过平滑、门控和告警保持后，与目标框、行为状态和评分一起叠加到 HDMI 输出。




图 1　系统功能框图与单块 FPGA 处理边界

硬件系统介绍

2.2.1 硬件整体介绍

系统采用 Artix-7 XC7A200T FPGA，视频处理时钟为 74.25 MHz，系统控制时钟为 50 MHz。输入视频经 ADV7611 解码后形成 24 位像素流，FPGA 完成图像处理、CNN 推理、告警判断和 TMDS 显示输出。板级约束文件定义系统时钟、像素时钟、HDMI 输入、视频配置总线和显示输出管脚。

2.2.2 机械设计介绍

本作品使用可获取的 FPGA 开发板和视频接口硬件，没有设计自研机械结构，因此不涉及机械装配图和加工件。装置的上板布置以 HDMI 输入、FPGA 板卡和显示器连接为主。

2.2.3 电路各模块介绍

本作品没有设计自研 PCB，使用开发板已有的 HDMI 接口、FPGA 电源、下载接口和时钟资源，并通过低速配置总线完成视频接收芯片初始化。设计的定制部分集中在 FPGA 内部逻辑、管脚约束和板级接口连接。板级实物照片和接口特写随作品相关照片另行归档。

软件系统介绍

2.3.1 软件整体介绍

FPGA 运行时软件由五组模块组成：输入与预处理、运动检测与区域合并、目标跟踪、CNN 推理与结果处理、显示与告警。模块之间以像素流、目标框总线、网络结果和控制信号连接。电脑端软件负责数据集构建、训练、量化导出和整数参考评估，不参与现场运行。

2.3.2 软件各模块介绍

表 2　主要软件模块与接口

模块	主要输入	主要输出	作用
灰度化与下采样	24 位 RGB、DE/HS/VS	8 位灰度像素流	降低数据量和缓存压力
背景与运动检测	640×360 灰度流	运动掩码	提取相对背景发生变化的区域
区域合并与跟踪	运动掩码、块统计	目标框、编号和主目标	形成稳定 ROI
ROI 裁剪	主目标框、灰度流	48×48 灰度图	提供固定网络输入
INT8 CNN	48×48 灰度图	三类 logits 和预测	区分正常、摔倒和其他
门控与显示	网络结果、目标框	行为状态、红色告警	稳定输出并叠加显示

运动检测模块先把当前像素与背景样本和历史样本进行比较，再通过 3×3 邻域多数表决去除孤立噪声。画面被划分为 16×15 个块，块内变化像素达到门

限后成为候选块。区域合并模块将相邻候选块合成候选框，并限制面积、宽高和密度，减少碎片框和异常大框。跟踪模块使用最近邻距离和历史槽位维持编号，最多保留四个目标，并选择面积较大、编号和槽位稳定的目标作为主目标。

网络输入层、三层卷积、池化、全局平均池化和三分类输出均按八位整数实现。网络结果先经过连续确认：摔倒类别连续出现三次才进入候选确认，非摔倒结果连续出现五次才释放；随后检查摔倒类别与其他类别的置信度边距。确认通过后输出红色告警并保持五秒。

2.3.3 训练与量化流程

训练数据划分为训练、验证和测试三部分，使用视频级划分减少同一视频跨集合造成的泄漏。模型训练完成后导出八位整数权重、偏置、输入量化表和层缩放参数。整数参考模型与 RTL 使用相同的舍入和饱和规则，golden case 用于逐位检查卷积、池化和 logits 输出。最终测试集包含 1142 个样本，八位整数模型准确率为 81.96%，摔倒召回率为 90.96%，摔倒精确率为 79.17%，浮点与整数模型 top-1 一致率为 92.99%。

2.4 关键优化过程

表 3　关键优化过程与前后效果

原问题	采取的操作	结果
显示缓存被拆成大量分布式存储和选择器，复位和使能扇出较大	合并显示缓存，并把并行区域计数改为按行流式统计	减少分布式存储和选择器，改善布线与时序
背景模型每像素占用 32 位，块存储压力大	改为背景样本加前一帧样本，每像素 16 位	背景存储需求约减半
CNN 地址计算直连存储使能，路径较长	把地址、存储读和累加拆成三级流水	最终 WNS 提升到 +0.099 纳秒
区域合并容易形成大框、嵌套框和不稳定编号	改用块级连通域，增加面积、宽高和密度约束，并稳定槽位	主目标框更连续，更适合作为 CNN 输入
单帧网络结果容易把起身、后仰等动作判成摔倒	加入连续确认、置信度证据门控和五秒告警保持	减少低置信度误报和显示闪烁

第三部分　完成情况及性能参数

整体介绍

最终无串口版本已完成综合、实现、布线和比特流生成。综合日志中九个 CNN 权重文件均读取成功，综合与实现均为零错误、零关键警告。在当前工程已定义的时钟与时序约束下，后实现报告显示 WNS、WHS 为正，TNS、THS 为零，未出现失败端点。功耗结果为 Vivado 工具估算值，不等同于板级实测整机功耗。实现 DRC 为零错误、115 条警告，位流生成成功；这些警告主要是 DSP 流水建议、异步存储控制检查和未约束 I/O 等工具级建议，不阻止位流生成。

本报告使用系统框图、训练结果和板级测试数据说明最终成果。开发板正面、接口特写以及实际运行画面将按作品相关照片的要求单独归档。

工程成果

3.2.1 机械成果

本作品没有自研机械结构，当前不需要机械加工件、装配图或 CAD 文件。

3.2.2 电路成果

电路部分使用现有 FPGA 开发板和视频接口通路，自定义内容体现在 FPGA 管脚约束、视频芯片配置、内部处理和显示接口。最终比特流 SHA256 为 8654D9CF502ADC802A68116101BD5BC53649135983E9028AA5BFFCA84E5999E8。

3.2.3 软件成果

软件成果包括完整的 FPGA 处理链、八位整数 CNN、行为门控、告警保持和本地 HDMI 显示。运行时不需要电脑或串口，目标框、行为状态、评分和红色告警均由板端生成。软件界面和实物照片随提交包中的产品图片目录单独提供。

特性成果

最终后布线时序和资源结果如表 4 所示。在当前工程已定义的时钟与时序约束下，WNS 和 WHS 为正，TNS 和 THS 为零，未出现失败端点。

表 4　最终时序、资源和功耗结果

项目	结果	说明
WNS	+0.099 ns	最差建立时间余量
TNS	0.000 ns	无负建立时间累计
WHS	+0.056 ns	最差保持时间余量
THS	0.000 ns	无负保持时间累计
失败端点	0 / 91,716	当前已定义约束下无失败路径
Slice LUT	33,006 / 133,800（24.67%）	组合逻辑和分布式存储
Slice Register	14,834 / 269,200（5.51%）	中间结果和控制状态
Block RAM Tile	132.5 / 365（36.30%）	背景缓存为主要占用
DSP	20 / 740（2.70%）	网络采用串行计算
功耗估算	0.582 W	工具估算，非板上实测

CNN 测试集和板级测试结果如表 5 和表 6 所示。测试集用于比较浮点与整数模型，板级表用于说明真实视频上的报警表现。

表 5　浮点模型与八位整数模型对比

指标	浮点模型	八位整数模型	说明
测试集准确率	0.8187	0.8196	总体接近
摔倒召回率	0.9255	0.9096	INT8 低 1.59 个百分点
摔倒精确率	0.7945	0.7917	总体接近
输出一致率	—	92.99%	仍存在部分类别变化

在测试集上，浮点模型和 INT8 模型的总体准确率接近，分别为 81.87% 和 81.96%；INT8 模型的摔倒类召回率较浮点模型低 1.59 个百分点，为 90.96%。在当前测试集上，量化未造成明显的总体性能退化，但仍存在部分样本类别变化，浮点与 INT8 的 top-1 输出一致率为 92.99%，不能表述为完全无损量化。

表 6　板级视频测试结果

指标	本次有限板级测试结果	说明
真实摔倒片段数	3 段	当前测试中包含的正事件数量

指标	本次有限板级测试结果	说明
正确报警次数	3 次	3 段真实摔倒均触发告警
漏报警次数	0 次	仅指本次 3 段正事件
误报警次数	2 次	正常活动中出现的错误告警
告警正确比例	3/5 = 0.60	本次 5 次告警中 3 次对应真实摔倒

由于板级测试涉及的真实事件数量、场景数量和负样本视频时长有限，上表仅描述本次测试现象，不作为实际部署条件下召回率、误报率或可靠性的统计估计。




图 2　测试集混淆矩阵

3.4 消融实验

为判断各组成部分是否真正有用，报告按同一测试视频、同一真实事件窗口和同一评价口径整理了几组对照。对照组只改变一个主要因素，其余输入和评价方法保持不变。

表 7　系统消融实验与对照结果

对照项	设置	结果	说明
仅几何规则	不使用 CNN，只根据运动、目标框和速度判断	测试视频未检出三段摔倒	规则难以完成动作分类
几何规则加 CNN	加入 48×48 INT8 CNN	三段真实摔倒全部检出	CNN 补足行为判断
浮点与 INT8	同一模型、同一测试输入	总体准确率 81.87% 对 81.96%；摔倒召回率 92.55% 对 90.96%	总体接近，但摔倒召回率低 1.59 个百分点，并非完全无差异
事件门控	只对有效目标启动网络	平均约 6.9 次推理/秒；相对逐帧请求减少约 88.5% 的帧级请求	仅说明无效输入减少，不代表同硬件基线实测加速比或功耗降幅
单帧与连续确认	单帧直接告警对比三次确认加五秒保持	单帧结果容易造成界面闪烁和瞬时告警	连续确认可减少闪烁；尚未用独立长视频定量统计误报次数和告警延迟
完整系统	预处理、跟踪、CNN、门控和显示全部启用	3 段真实摔倒均触发告警；本次 5 次告警中 3 次对应真实摔倒，告警正确比例 3/5 = 0.60	形成有限板级测试结果，不外推总体性能

这组对照说明，前端规则负责找出可能的目标，CNN 负责判断动作，事件门控负责减少无效推理，连续确认和证据门控负责稳定告警。任何单独一项都不能同时解决目标定位、动作分类和输出稳定性问题。板级报警功能的初步验证使用带诊断接口的构建版本；本文的资源、时序和位流哈希对应无串口最终构建。两个构建版本的核心视频处理、ROI 筛选、CNN 推理和告警逻辑保持一致，最终无串口版本的板级回归记录单独归档。

3.5 FPGA 边缘计算必要性

本报告不把单次网络推理速度作为 FPGA 的唯一优势。桌面处理器在部分条件下可能有更低的单次延迟，云端服务器也有更强算力。真正需要比较的是现场部署约束，包括是否依赖电脑、是否能稳定处理连续像素流、视频是否需要上传、功耗和设备体积是否可接受。

表 8　现场部署方案对比

方案	优势	限制	与本作品的关系
电脑软件	算法调试方便，模型选择灵活	需要电脑和操作系统，现场部署依赖较大	用于离线训练、量化和评估
云端服务器	算力强，便于集中管理	需要网络并上传视频，存在隐私和延迟问题	不作为现场运行方案
单片机	功耗低、成本低	难以同时承担高清视频流和多层 CNN	不满足本作品处理量
FPGA 边缘设备	流水线固定，接口可定制，视频可留在本地	开发周期长，资源和时序需要仔细收敛	本作品的最终运行平台

本作品在 FPGA 上同时完成 720p 视频输入、640×360 流式预处理、目标跟踪、48×48 CNN、门控和 HDMI 输出，不依赖电脑或网络。最终 WNS 为 +0.099 纳秒，失败端点为 0，LUT、BRAM 和 DSP 占用分别为 24.67%、36.30% 和 2.70%，片上功耗估算为 0.582 瓦。这些结果说明，在当前器件约束下可以由一块 FPGA 承担完整现场链路。

3.6 结果分析

从结果看，纯几何规则方案在测试视频中没有检出摔倒，加入轻量网络后三段真实摔倒全部检出，说明网络补足了规则方法无法完成的行为分类能力。INT8 与浮点模型的总体准确率接近，但摔倒召回率低 1.59 个百分点，且 top-1 输出一致率为 92.99%，量化仍有少量类别变化。在本次有限板级测试的 3 段真实摔倒事件中，系统均成功触发告警，同时出现 2 次误报警；这只能说明系统具备端到端工作能力，不足以推断复杂实际场景下的稳定误报率和漏报率。

本设计的 FPGA 价值不在于保证单次推理速度超过桌面处理器。单个网络核一次推理约 62.6 毫秒，桌面处理器在部分条件下可能具有更低延迟。FPGA 的作用是把视频输入、预处理、运动检测、CNN 和显示叠加放在同一芯片内，以固定像素时钟运行，不依赖操作系统调度，并让视频数据留在设备本地。

第四部分　总结

4.1 总结与可扩展之处

本作品在 Artix-7 FPGA 上完成了 720p HDMI 视频输入、640×360 流式预

处理、候选区域提取与跟踪、48×48 INT8 CNN 分类、时序证据门控以及 HDMI 结果叠加显示，运行时不依赖电脑、网络或外部加速器。

在当前工程约束下，设计后实现结果显示 WNS 为 +0.099 ns，失败端点为 0；LUT、BRAM 和 DSP 占用分别为 24.67%、36.30% 和 2.70%，工具估算片上功耗为 0.582 W。测试集上 INT8 模型准确率为 81.96%，摔倒类召回率为 90.96%。有限板级测试中，3 段真实摔倒均触发告警，同时记录到 2 次误报警。

本系统证明了规则前端筛选、量化 CNN 分类与时序告警机制可以在单块 FPGA 内形成完整闭环。当前局限包括：仅适用于固定机位走廊等场景；多目标场景下仅对选定主目标执行 CNN 分类；板级测试规模有限；功耗尚未进行板级实测。后续将重点扩充端到端事件测试、完善多人及遮挡场景评估，并在此基础上考虑增加可配置警戒区域等交互功能。

4.2 心得体会

调试时我们尽量一次只改变一个变量。遇到 HDMI 无显示时，先固定视频源和 FPGA 程序，把输入芯片配置、复位脉冲和内部处理链分开检查，最后确认问题来自复位没有产生上电低脉冲。时序不收敛时，保持功能和时钟不变，只调整显示缓存结构、区域计数方式和 CNN 流水线层级，再比较综合资源、WNS 和布线结果。权重读取失败时，用最小工程分别测试工程根目录、综合运行目录和源文件相对路径，最终确认 Vivado 是按 HDL 文件位置解析路径。

第二个体会是，量化模型不能只在 Python 里看准确率。我们固定同一批输入和同一套评价口径，只改变浮点与整数计算方式，比较输出一致率和召回率；再用 golden case 固定卷积、池化和 logits 的中间结果。这样能区分问题来自模型本身、量化舍入还是 RTL 连接错误。

第三个体会是测试数据必须和结论放在一起。板级测试样本不多，告警正确比例也只有 3/5，因此报告保留了两次误报和失败案例，没有把三段摔倒检出解释成所有场景都能可靠工作。正是这些限制，明确了后续要补充的视频类型、ROI 改进方向和 FPGA 资源优化方向。

4.3 大模型协作记录

AI 协作工具：OpenAI Codex 桌面版代码智能体；模型：ChatGPT 5.6 Sol。

表 9　大模型协作与自我纠错记录

问题与提示词	模型回答摘要	人工复核与结果
布线拥堵、时序不收敛，先分析原因	显示缓存被拆成大量分布式存储，区域计票并行扇出过大，背景行计数存在重复加一	合并显示缓存，改为按行流式统计并修正背景计数，重新实现后时序通过
HDMI 无显示，输入芯片和 FPGA 内部链路如何分离	先读视频接收芯片寄存器，再检查 720p 配置和复位脉冲	定位复位缺少上电低脉冲，改为约 10 毫秒低电平后释放
主目标选择、融合和状态合并的实际关系	说明主目标选择条件、融合分支和状态写回；几何摔倒未直接进入融合	代码、框图和报告统一为网络确认结果决定摔倒状态
权重文件加入工程后仍报 Synth 8-4445	用最小工程分别测试工程目录、运行目录和源文件相对路径	确认按 HDL 文件位置解析，改用源文件相对路径

4.4 技能包提炼

项目沉淀了三个可复用方向：FPGA 视频流时序与上板调试、轻量 CNN 量化部署与评估、工程验证与材料整理。每个技能包都写明了适用场景、使用方法、验证效果和失效条件。它们不能解释为任意板卡或任意网络规模下直接成功；换器件、换摄像头或改变目录层级时，仍需重新检查接口、资源和权重路径。

4.5 复现说明

准备 Vivado 2023.1 或兼容版本，目标器件设置为 xc7a200tfbg484-2。将 src/rtl 下五个子目录中的全部 Verilog 文件加入工程，顶层设为 hdmi_wrapper；加入 src/xdc/hdmi_wrapper.xdc；保持根目录 weights 与 src/rtl/cnn_alarm 的相对层级不变。Vivado 2023.1 相对于 HDL 文件位置解析 $readmemh 的相对路径，不能只把 .mem 文件加入工程 Sources 来代替正确的相对路径。

推荐在代码包根目录运行 build/run_vivado_timing.tcl，脚本会检查九个权重文件，依次完成综合、实现、布线和比特流生成。综合日志应出现 $readmem data file ... is read successfully，且不应出现 Synth 8-4445。随后检查 WNS、TNS、WHS、THS、失败端点、资源、功耗和 DRC，再按 1280×720、60 帧每秒的视频进行上板测试。

第五部分　参考文献

[1] AMD. Vivado Design Suite User Guide: Synthesis, UG901.

[2] AMD. Vivado Design Suite User Guide: Implementation, UG904.

[3] AMD. UltraFast Design Methodology Guide for FPGAs and SoCs, UG949.

[4] University of Rzeszow. UR Fall Detection Dataset.

[5] Le2i Laboratory. Le2i Fall Dataset.

[6] Video and Image Retrieval and Analysis Tool (VIRAT).

[7] Changedetection.net. CDnet 2014 Dataset.