常用电子仪器的使用

院 系: 自动化系

班 级: 自02班

学 号: 2020011075

目录

1	实验目的	2
2	实验任务	2
	2.1 CMOS 与非门 CD4011 的电压传输特性	2
	2.2 CMOS 与非门 CD4011 的低电平输出特性	3
	2.3 CMOS 与非门 CD4011 的传输延迟时间 t_{PHL} 、 t_{PLH}	4
	2.4 CMOS 与非门 CD4011 的动态功耗	4
	2.5 高速 CMOS 与非门 74HC00 的噪声容限 (选做)	5
	2.6 TTL 与非门 74LS00 的输入端负载特性 (选做)	7
3	实验总结	8
4	思考题	9
5	原始数据	11

2021 年 10 月 30 日 2020011075

1 实验目的

1. 在理解 TTL、CMOS 门电路的工作原理和电特性的基础上,学习并掌握其电特性主要参数的测试方法。

- 2. 学习查阅集成电路芯片数据手册。
- 3. 学习并掌握数字集成电路的正确使用方法

2 实验任务

2.1 CMOS 与非门 CD4011 的电压传输特性

按下图方式连接电路, v_I 是 100Hz、0 \sim 5V 、对称性 50% 的锯齿波,示波器调为 XY 模式,通道 1 接 v_I ,通道 2 接 v_O 。




图 1: 电压传输特性电路

电压传输特性曲线:




图 2: 电压传输特性曲线 (XY 模式)

数据记录:

阈值电压 V_{TH}	输入噪声容限 V_{NH}	输入噪声容限 V_{NL}
2.312V	2.688V	2.294V

2.2 CMOS 与非门 CD4011 的低电平输出特性

低电平输出特性电路图如下:




图 3: 输出特性电路

逐点法做出 CMOS 与非门输出特性曲线如图:




图 4: 输出特性曲线

输出特性曲线利用最小二乘法拟合得到的直线为:

$$V_O = 244.31I_{OL} - 6.2474$$

相关系数 $R^2 = 0.9991$, 表示曲线具有较强相关性。

而电路中有: $V_O = R_{ON} \cdot I_{OL}$, 故拟合直线斜率即为 R_{ON} , 即 MOS 管输出低电平时:

$$R_{ON} = 244.31\Omega$$

数据记录、 V_{DD} 的值、 I_{OL} 的计算如下:

R_L/Ω	∞	24k	15k	10k	9.1k	8.2k	7.5k	5.1k	4.7k	3.6k	2.4k
V_0/mV	0	48.7	77.4	116.2	127.5	141.4	152.9	225.4	248.2	319.8	473.0
I_0/mA	0	0.214	0.338	0.505	0.553	0.613	0.661	0.967	1.057	1.346	1.929
R_L 实测 $/\Omega$	∞	23.77k	15.00k	9.94k	9.06k	8.15k	7.54k	5.08k	4.63k	3.58k	2.42k
V_{DD}/V	5.14	5.14	5.14	5.14	5.14	5.14	5.14	5.14	5.14	5.14	5.14

清华大学 3 数字电路实验

2.3 CMOS 与非门 CD4011 的传输延迟时间 t_{PHL} 、 t_{PLH}

输入输出波形如下:




图 5: t_{PHL} 测量波形图




图 6: t_{PLH} 测量波形图

传输延迟时间记录如下:

t_{PHL}	t_{PLH}
62ns	38ns

2.4 CMOS 与非门 CD4011 的动态功耗

动态功耗电路如下:




图 7: 动态功耗电路

实验中,电流取样电阻 R 的阻值应当适中。若 R 值过小,则测得的电压值太小,容易受到噪声干扰;若 R 值过大,则可能影响电路的逻辑功能。因此本实验中取 R = 1000Ω 。

输入输出波形如下:




图 8: 动态功耗输入输出波形

2.5 高速 CMOS 与非门 74HC00 的噪声容限 (选做)

电压波形和传输特性曲线如下:




图 9: YT 模式下波形图




图 10: XY 模式下波形图

数据记录:

输入噪声容限 V_{NH}	输入噪声容限 V_{NL}
1.825V	1.581V

对实验现象的分析:

本实验结果与实验一的结果有显著不同,原因是两 CMOS 门的制作工艺和内部结构不同,使得 74HC00 输入端、输出端与 V_{DD} 、 V_{SS} 之间存在较大的寄生电感。CD4011 输入电压由低电平向高电平跳变时,为一条较窄的直线。而 74HC00 在输入电压由低电平向高电平跳变时,一个输入电压可能对应着多个输出电压,所以出现了一段非常明显的非线性区域,在读取输入和输出噪声容限时应该读取到不稳定区域的边界就停止,因此 74HC00 的噪声容限比 CD4011 小,但是事实上74HC 系列的可兼顾速度和功耗,是一种改进型的 CMOS 技术。

2.6 TTL 与非门 74LS00 的输入端负载特性 (选做)

实验电路图如下:




图 11: 电压波形 (YT 模式)

数据记录:

$R_P/k\Omega$	0	1.34	3.06	3.58	3.63	3.86	6.87	7.36	7.84
V_I/V	0	0.254	0.502	0.562	0.574	0.598	0.863	0.889	0.920
V_O/V	3.374	3.372	3.371	3.376	3.373	3.371	3.351	3.235	3.105
$R_P/k\Omega$	8.04	8.56	9.32	9.95	11.07	12 66	16.73	48 50	∞

$R_P/k\Omega$	8.04	8.56	9.32	9.95	11.07	12.66	16.73	48.50	∞
V_I/V	0.945	0.985	1.012	1.043	1.049	1.071	1.074	1.109	1.233
V_O/V	2.994	2.715	2.365	1.991	0.969	0.249	0.235	0.121	0.109

根据以上数据,当输入端下拉到地时,输入低电平 $V_{IL}=0$ V ,输出高电平 V_{OH} 为 3.37V ; 当输入端接大电阻或悬空时,输入高电平 VIH=1.23V ,输出低电平大致稳定于 0.11V 。

从数据中读取的输入输出特性如下:

输入低电平 V _{IL} /V	输入高电平 V_{IH}/V	输出低电平 VOL/V	输出高电平 V _{OH} /V
0.00	1.23	0.11	3.37

输入端负载特性曲线如下:

2021 年 10 月 30 日 2020011075




图 12: 输入端负载特性曲线

3 实验总结

1. 测试方法以及注意事项:

测试方法:

- 1. CD4011 电压传输特性曲线: 通道 1 接输入 V_I , 通道 2 接输出 V_O , 利用 XY 时基模式观察。
- 2. CD4011 低电平输出特性: 改变 R_L 的值,测量输出低电平 V_O 的值,计算 I_{OL} 的值,作出 V-I 曲线,通过曲线读出 R_{ON} 。
- 3. CD4011 传输延迟时间: 通道 1 接输入 V_I , 通道 2 接输出 V_O , 取上升或下降过程中 50% 位置测量传输延迟时间。
- 4. CD4011 动态功耗: 通道 1 接输入 V_I ,通道 2 接取样电阻两端的电压,通过电阻上的电压反应电流值。
- 5. 74HC00 噪声容限: 通道 1 接输人 V_I , 通道 2 接输出 V_O , 利用 XY 时基模式的图像得到噪声 容限。
- 6. 74LS00 输入端负载特性: 改变输入端接入负载 R_P 的取值,记录 V_I 、 V_O ,读取输入、输出的低、高电平,绘制输入端负载特性曲线

注意事项:

- 1. 了解芯片的引脚排列,电源和接地引脚不能接错, 未接入电路的 CMOS 门电路输入端不可悬空。
- 2. 门电路的输入信号的高低电平要符合电平标准。
- 3. 输入信号应先在示波器上调好之后,才可以接到电路中。

4. 测量可调电阻的阻值时,必须断电、断开电阻所在支路的连线。

2. 在实验中遇到的问题及解决方法

- 1. 74LS00 的实验中,由于所查的芯片和实际使用的芯片版本上可能有区别,导致引脚不同,最后靠同学提醒改正。
- 2. 必做任务四选择取样电阻的大小时,开始并不知道如何选取,之后经分析觉得应当取一大小适中的电阻,经过尝试了 $100\Omega,1k\Omega,5k\Omega,10k\Omega$ 等几组电阻取值后,最终选择的 $1k\Omega$ 作为取样电阻

3. 实验收获

- 1. 掌握了对于未知芯片,查阅数据手册的能力。
- 2. 增强了示波器使用的熟练度。
- 3. 加深了对门电路输入输出特性、功耗、延迟时间等方面的理解。
- 4. 加深了对 CMOS 工艺和 TTL 工艺的区别的认识。

4 思考题

1. 在 CMOS 数字集成电路中,如 CD4011,若仅用其中的一个门电路,其余门电路的输入端应该如何处理?为什么?

其余门电路应当统一接地或者接高电平, 不能悬空使用。

原因:

MOS 管输入阻抗很大,悬空时周围微弱的信号就会对其造成较大干扰。

若 CMOS 输入端引脚悬空容易积累静电电压,其瞬时电压可达上千伏,可能击穿栅极和衬底之间的绝缘层,使门电路损坏。

2. 在 TTL 数字集成电路中,如 74LS00, 若仅用其中的一个门电路,其余门电路的输入端应该如何处理?为什么?

其余门电路的输入端可以悬空, 但最好统一接高电平。

原因:

由 TTL 门电路的结构可知,输入端悬空相当于接入了高电平,但还是可能受到静电影响或干扰工作电路。

TTL 接低电平时, V_DD 通过电阻与 PN 结下拉到地,会产生 1mA 左右的电流;而接高电平时,PN 结反偏,漏电流是微安量级,小于接低电平时的电流,故为了降低功耗、延长使用寿命应接入高电平。

3. 如要观测 CMOS 门电路的直流噪声容限与电源电压的关系,需改变图 1 电路中芯片工作电压 V_{DD} 和测试电路输入信号 V_I 。请你根据实验室现有的仪器设备及其主要技术指标判断能否进行实验。如能,请写出 V_{DD} 和 V_I 的取值,并画出电压传输特性曲线;如不能,请说明原因。可以进行实验。

实验室可提供如下电压:一路信号选取为直流电压,作为 V_{DD} ,另一路信号选为频率为100Hz,直流偏置为 $\frac{1}{5}V_{DD}$ 的锯齿波,作为输入信号 V_I ,即可进行实验。

74HC00 的 V_{DD} 取值为 2V \leq VDD \leq 6V ,CD4011 的 V_{DD} 取值为 3V \leq VDD \leq 12V 。输入信号 V_I 应当满足 0 \leq V_I \leq V_{DD} 。

因此, 仅需满足上述条件即可正常观测。

预计曲线如下:





图 13: 直流噪声容限与电压关系

4. 在如图 6 所示的两个电路中,不同工艺的数字集成电路在互相对接时应该满足什么条件?



应满足输出高电平的最小值高于输入高电平的最小值,且输出低电平的最大值低于输入低电平的最大值。同时,高电平输出电流最大值要大于总输入电流,低电平输出电流的最大值要大于总输入电流。也就是(m 为输入端个数,n 为门个数):

$$V_{OH(\min)} \ge V_{IH(\min)}$$

$$V_{OL(\max)} \leq V_{IL(\max)}$$

$$\mid I_{OH(\max)} \mid \geq nI_{IH}(\max)$$

$$I_{OL(\max)} \ge m \left| I_{IL(\max)} \right|$$

(a) 中:

$$\begin{split} V_{CC} &= 5V: 74\text{LS}00 \ V_{OL(\text{max})} = 0.5 \ \text{V}, V_{OH(\text{min})} = 2.5V, I_{OL(\text{max})} = 8mA, I_{OH(\text{max})} = 0.4mA; \\ V_{DD} &= 12V : \text{CD}4011 \ V_{IL(max)} = 4.8V, V_{IH(min)} = 7.2V, \mid I_{IN(max)} \mid = 0.1\mu A \end{split}$$

为了确保 TTL 输出的高电平能够驱动 CMOS 门电路,需要采用 OC 结构的输出门作为驱动门,取上拉 $V_{DD}=12\mathrm{V}$,取合适大小的上拉电阻 R_L 以提高电平值。

(b) 中: 电压关系合适, 只需满足电流关系

$$|I_{OH(\max)}| \ge 2nI_{IH}(\max)$$

$$I_{OL(\max)} \ge n \left| I_{IL(\max)} \right|$$

 $V_{DD} = 5V$:CD4011 | $I_{OH(max)}$ |= 0.88mA

 $V_{CC} = 5V:74LS00 I_{IL(max)} = 0.4mA, I_{IH(max)} = 20\mu A;$

由上述参数计算得: CD4011 与非门可驱动两个 74LS00 与非门

5 原始数据

1.必做任务一

i刻 T直电压VTH	输入中最声容限VNH	输入噪声容限 VNL
2.312 V	2-688 V	2.294V

2.必做话。

RL/S	∞	24 K	15K	lok	9.1K	8.2K	7.5K	5-1K	4.7K	3.6K	2.4K
VolmV	0	48.7	17.4	116.2	127.5	141.4	152.9	225.4	248.2	319.8	473.0
los/mA	0	0.214	0.338	0.505	0.553	0613	0.661	0.967	1.057	1.346	1-929
R.臭测血	8	23.77K	15.00K	9-94K	9.06k	8-15K	7.54K	3.08K	4.63K	3.58K	2.42K
Vop/V	5-14	5.14	5.14	\$.14	J.14	5.14	5.14	5.14	41.2	t.14	5.14.

3.必做任务三.

tpHL	tplH				
62 nS	38ns				

4.必做任务四.

上选版13多一

VNH	VNL
1.825 V	1.581 V

6.选做任务二.

$R_p(k\Omega)$	0	1.34	3.06	81.5	3.63	3.86	6.87	7.36	7.84
$v_I(V)$	D					0.598			
$v_O(V)$	3.374	3.372	3.371	3.376	3.373	3.371	3-351	3.235	3.105

$R_p(\Omega)$	8.04	8.56	9.32	9.95	11.07	12.66	16.73	48.50	∞
$v_I(V)$	0.945	0.985	1.012	1.043	1.049	1.071	1.074	1.109	1.233
$v_O(V)$	2.994	2.715	2.365	1.991	0.969	0.249	0.235	0.121	0.109