C8051F060/1/2/3/4/5/6/7 混合信号 ISP FLASH 微控制器 数 据 手 册

潘琢金译

Rev 1.2 2004.12 版权所有

版权声明

本手册中文版版权归译者和新华龙电子有限公司所有。研究和开发人员可以自由使用本手册。任何单位和个人未经版权所有者授权不得在任何形式的出版物中摘抄本手册内容。

原文中比较明显的错误已经在译文中更正。译者将在本手册英文版更新后及时 更新中文版内容。译文中一定存在不少错误和不准确之处,望各位同仁不吝赐教, 以便在新版本中更正。

译者联系方式:

沈阳航空工业学院 计算机学院 潘琢金

电话: 024-86802267, 13066535936

Email: panzhuojin@sina.com 或 panzhj@syiae.edu.cn

模拟外设

- 两个 16 位 SAR ADC
 - 16 位位分辨率
 - ±0.75 LSB INL, 保证无失码
 - 可编程转换速率,最大1 Msps
 - 可作为两个单端或一个差分转换器
 - 直接存储器存取;数据存储器到 RAM 中, 不需额外软件开销
 - 数据相关窗口中断发生器
 - 内建温度传感器
- 10 位 SAR ADC (C8051F060/1/2/3)
 - 可编程转换速率,最大 200ksps
 - 8个外部输入,单端或差分方式
 - 内部温度传感器
- 两个 12 位 DAC(C8051F060/1/2/3)
 - 可用定时器触发同步输出,用于产生无抖动 波形
- 三个模拟比较器
 - 可编程回差电压/响应时间
- 电压基准
- 精确 VDD 监视器和欠压检测器

片内 JTAG 调试和边界扫描

- 片內调试电路提供全速、非侵入式的在片/在系统 调试
- 支持断点、单步、观察点、堆栈监视器;可以观察/修改存储器和寄存器
- 比使用仿真芯片、目标仿真头和仿真插座的仿真 系统有更好的性能
- 符合 IEEE1149.1 边界扫描标准
- 完全的开发套件

高速 8051 微控制器内核

- 流水线指令结构,70%的指令的执行时间为一个 或两个系统时钟周期
- 速度可达 **25MIPS**(使用 **25MHz** 时钟时)
- 灵活的中断源

存储器

- 4352 字节内部数据 RAM (4K + 256)
- 64KB (C8051F060/1/2/3/4/5) 或 32KB (C8051F066/7) FLASH; 可以在系统编程,扇 区规模为 512 字节
- 外部 64KB 数据存储器接口,可编程为复用方式 或非复用方式(C8051F060/2/4/6)

数字外设

- 59 个通用 I/O 引脚(C8051F060/2/4/6),耐 5V
- 24 个通用 I/O 引脚(C8051F061/3/5/7),耐 5V
- Bosch 控制器局域网(CAN2.0B C8051F060/1/2/3)
- 可同时使用的硬件 SMBus(I²CTM 兼容)、SPITM 及 两个 UART 串行端口
- 可编程的16位计数器/定时器阵列,有6个捕捉/ 比较模块
- 5个通用 16 位计数器/定时器
- 专用的看门狗定时器;双向复位引脚


时钟源

- 内部校准的可编程振荡器: 3~24.5MHz
- 外部振荡器:晶体、RC、C或外部时钟

供电电压: 2.7~3.6V

- 多种节电休眠和停机方式

100 脚 TQFP 和 64 脚 TQFP 封装 温度范围: -40°C - +85°C



目 录

1.1 CIP-51 TM 微控制器核	7
1.1.1 与8051 完全兼容	7
1.1.2 速度提高	7
1.1.3 增加的功能	8
1.2 片内存储器	9
1.3 JTAG 调试和边界扫描	10
1.4 可编程数字 I/O 和交叉开关	11
1.5 可编程计数器阵列	12
1.6 控制器局域网	13
1.7 串行端口	
1.8 16 位模/数转换器	
1.9 10 位模/数转换器	
1.10 12 位数/模转换器	
1.11 比较器	17
2. 极限参数	18
	40
。 女体未决中与时机	
3. 总体直流电气特性	19
 3. 总体直流电气特性	
4. 引脚和封装定义	20
4. 引脚和封装定义	20
4. 引脚和封装定义	20
4. 引脚和封装定义	
4. 引脚和封装定义5. 16 位 ADC (ADC0 和 ADC1)5.1 单端或差分工作方式	
4. 引脚和封装定义5. 16 位 ADC (ADC0 和 ADC1)5.1 单端或差分工作方式5.1.1 伪差分输入	
 4. 引脚和封装定义 5. 16 位 ADC (ADC0 和 ADC1) 5.1 单端或差分工作方式 5.1.1 伪差分输入 5.2 电压基准 	
4. 引脚和封装定义 5. 16 位 ADC (ADC0 和 ADC1) 5.1 单端或差分工作方式	
 4. 引脚和封装定义 5. 16 位 ADC (ADC0 和 ADC1) 5.1 单端或差分工作方式 5.1.1 伪差分输入 5.2 电压基准 5.3 ADC 的工作方式 5.3.1 启动转换 	
 4. 引脚和封装定义 5. 16 位 ADC (ADC0 和 ADC1) 5.1 単端或差分工作方式 5.1.1 伪差分输入 5.2 电压基准 5.3 ADC 的工作方式 5.3.1 启动转换 5.3.2 跟踪方式 	
 4. 引脚和封装定义 5. 16 位 ADC (ADC0 和 ADC1) 5.1 単端或差分工作方式 5.1.1 伪差分输入 5.2 电压基准 5.3 ADC 的工作方式 5.3.1 启动转換 5.3.2 跟踪方式 5.3.3 建立时间要求 	
4. 引脚和封装定义 5. 16 位 ADC (ADC0 和 ADC1) 5.1 单端或差分工作方式 5.1.1 伪差分输入 5.2 电压基准 5.3 ADC 的工作方式 5.3.1 启动转换 5.3.2 跟踪方式 5.3.3 建立时间要求 5.4 校准 5.5 ADC0 可编程窗口检测器	
 4. 引脚和封装定义	
 4. 引脚和封装定义 5. 16 位 ADC (ADC0 和 ADC1) 5.1 単端或差分工作方式 5.1.1 伪差分输入 5.2 电压基准 5.3 ADC 的工作方式 5.3.1 启动转换 5.3.2 跟踪方式 5.3.3 建立时间要求 5.4 校准 5.5 ADC0 可编程窗口检测器 6. DMA 接口 (DMA0) 6.1 写指令缓冲器 	
4. 引脚和封装定义	
 4. 引脚和封装定义 5. 16 位 ADC (ADC0 和 ADC1) 5.1 単端或差分工作方式 5.1.1 伪差分输入 5.2 电压基准 5.3 ADC 的工作方式 5.3.1 启动转换 5.3.2 跟踪方式 5.3.3 建立时间要求 5.4 校准 5.5 ADC0 可编程窗口检测器 6. DMA 接口 (DMA0) 6.1 写指令缓冲器 6.2 DMA0 指令格式 	
4. 引脚和封装定义 5. 16 位 ADC(ADCO 和 ADC1) 5.1 単端或差分工作方式 5.1.1 伪差分输入 5.2 电压基准 5.3 ADC 的工作方式 5.3.1 启动转换 5.3.2 跟踪方式 5.3.3 建立时间要求 5.4 校准 5.5 ADCO 可编程窗口检测器 6. DMA 接口(DMA0) 6.1 写指令缓冲器 6.2 DMA0 指令格式 6.3 XRAM 寻址和配置	
4. 引脚和封装定义 5. 16位 ADC (ADC0 和 ADC1) 5.1 单端或差分工作方式 5.1.1 伪差分输入 5.2 电压基准 5.3 ADC 的工作方式 5.3.1 启动转换 5.3.2 跟踪方式 5.3.3 建立时间要求 5.4 校准 5.5 ADC0 可编程窗口检测器 6. DMA接口 (DMA0) 6.1 写指令缓冲器 6.2 DMA0 指令格式 6.3 XRAM 寻址和配置 6.4 指令执行方式 0	

7. 10 位 ADC(ADC2,C8051F060/1/2/3)	58
7. 10 <u>W</u> ADC (ADC2, Co051F000/1/2/5)	65
7.1 模拟多路开关	66
7.2 ADC 的工作方式	67
7.2.1 启动转换	67
7.2.2 跟踪方式	68
7.2.3 建立时间要求	69
7.3 ADC2 可编程窗口检测器	74
7.3.1 单端方式下的窗口检测器	
7.3.2 差分方式下的窗口检测器	77
8. 12 位电压输出 DAC(仅 C8051F060/1/2/3)	79
8.1 DAC 输出更新	80
8.1.1 根据软件命令更新输出	
8.1.2 基于定时器溢出的输出更新	80
8.2 DAC 输出定标/调整	80
9. 电压基准 2(C8051F060/2)	86
10. 电压基准 2(C8051F061/3)	89
11. 电压基准 2(C8051F064/5/6/7)	92
11. 电压基准 2(C8051F064/5/6/7)	
	94
12. 比较器	94
12. 比较器 12.1 比较器输入	94 96
12. 比较器	94
12. 比较器	94
12. 比较器	96
12. 比较器	
12. 比较器 12.1 比较器输入 13. CIP-51 微控制器 13.1 指令集 13.1.1 指令和 CPU 时序 13.1.2 MOVX 指令和程序存储器 13.2 存储器组织	
12. 比较器 12.1 比较器输入 13. CIP-51 微控制器 13.1 指令集 13.1.1 指令和 CPU 时序 13.1.2 MOVX 指令和程序存储器 13.2 存储器组织 13.2.1 程序存储器	
12. 比较器 12.1 比较器输入 13. CIP-51 微控制器 13.1 指令集 13.1.1 指令和CPU 时序 13.1.2 MOVX 指令和程序存储器 13.2 存储器组织 13.2.1 程序存储器 13.2.2 数据存储器	
12. 比较器	
12. 比较器 12.1 比较器输入 13. CIP-51 微控制器 13.1 指令集 13.1.1 指令和CPU 时序 13.1.2 MOVX 指令和程序存储器 13.2 存储器组织 13.2.1 程序存储器 13.2.2 数据存储器 13.2.3 通用寄存器 13.2.3 通用寄存器 13.2.4 位寻址空间 13.2.5 堆栈 13.2.6 特殊功能寄存器 13.2.7 寄存器说明	
12. 比较器 12.1 比较器输入 13. CIP-51 微控制器 13.1 指令集 13.1.1 指令和CPU 时序 13.1.2 MOVX 指令和程序存储器 13.2.2 存储器组织 13.2.1 程序存储器 13.2.2 数据存储器 13.2.3 通用寄存器 13.2.3 通用寄存器 13.2.4 位寻址空间 13.2.5 堆栈 13.2.6 特殊功能寄存器 13.2.7 寄存器说明 13.3 中断系统	

13.3.3 中断优先级	128
13.3.4 中断响应时间	
13.3.5 中断寄存器说明	
13.4 电源管理方式	135
13.4.1 空闲方式	
13.4.2 停机方式	136
14. 复位源	137
14.1 上电复位	138
14.2 掉电复位	138
14.3 外部复位	139
14.4 软件强制复位	139
14.5 时钟丢失检测器复位	139
14.6 比较器 0 复位	139
14.7 外部 CNVSTR2 引脚复位	139
14.8 看门狗定时器复位	139
14.8.1 使能/复位 WDT	140
14.8.2 禁止 WDT	140
14.8.3 禁止 WDT 锁定	140
14.8.4 设置 WDT 定时间隔	
15. 振荡器	144
15.1 可编程内部振荡器	144
15.2 外部振荡器驱动电路	146
15.3 系统时钟选择	146
15.4 外部晶体举例	148
15.5 外部 RC 举例	148
15.6 外部电容举例	148
16. FLASH 存储器	149
16.1 FLASH 存储器编程	149
16.2 非易失性数据存储	150
16.3 安全选项	150
16.3.1 FLASH 安全选项小结	
17. 外部数据存储器接口和片内 XRAM	157
17.1 访问 XRAM	157
17.1.1 16 位 MOVX 示例	157
17.1.2 8 位 MOVX 示例	
17.2 配置外部存储器接口	158
17.3 端口选择和配置	158
17.4 复用和非复用选择	160

17.4.1 复用方式配置	
17.4.2 非复用方式配置	161
17.5 存储器模式选择	162
17.5.1 只用内部XRAM	162
17.5.2 无块选择的分片模式	162
17.5.3 带块选择的分片模式	163
17.5.4 只用外部存储器	163
17.6 EMIF 时序	163
17.6.1 非复用方式	165
17.6.2 复用方式	168
18. 端口输入/输出	172
18.1 端口 0~3 和优先权交叉开关译码器	174
18.1.1 交叉开关引脚分配	174
18.1.2 配置端口引脚的输出方式	175
18.1.3 配置端口引脚为数字输入	176
18.1.4 弱上拉	176
18.1.5 配置端口1和2的引脚为模拟输入	176
18.1.6 交叉开关引脚分配示例	177
18.2 端口 4~7 (仅 C8051F060/2/4/6)	188
18.2.1 配置无引出脚的端口	188
18.2.2 配置端口引脚的输出方式	188
18.2.3 配置端口引脚为数字输入	188
18.2.4 弱上拉	189
18.2.5 外部存储器接口	189
19. 控制器局域网(CAN0)	194
19.1 Bosch CAN 控制器操作	195
19.2 CAN 寄存器	196
19.2.1 CAN 控制器协议寄存器	196
19.2.2 消息对象接口寄存器	196
19.2.3 消息处理器寄存器	196
19.2.4 CIP-51 MCU 特殊功能寄存器	197
19.2.5 用 CANOADR、CANODATH 和 CANODATL 访问 CAN 寄存器	197
19.2.6 CAN0ADR 自动加1 功能	197
20. 系统管理总线/I2C 总线(SMBUS0)	202
20.1 支持文档	203
20.2 SMBus 协议	203
20.2.1 总线仲裁	204
20.2.2 时钟低电平扩展	204

20.2.3 SCL 低电平超时	204
20.2.4 SCL 高电平 (SMBus 空闲) 超时	204
20.3 SMBus 数据传输方式	205
20.3.1 主发送器方式	205
20.3.2 主接收器方式	205
20.3.3 从发送器方式	206
20.3.4 从接收器方式	206
20.4 SMBus 特殊功能寄存器	207
20.4.1 控制寄存器	207
20.4.2 时钟速率寄存器	209
20.4.3 数据寄存器	
20.4.4 地址寄存器	
20.4.5 状态寄存器	
21. 增强型串行外设接口(SPI0)	214
21.1 信号说明	215
21.1.1 主输出、从输入(MOSI)	215
21.1.2 主输入、从输出(MISO)	215
21.1.3 串行时钟(SCK)	215
21.1.4 从选择(NSS)	215
21.2 SPIO 主方式	216
21.3 SPI0 从方式	218
21.4 SPIO 中断源	218
21.5 串行时钟时序	219
21.6 SPI 特殊功能寄存器	221
22. UART0	227
22.1 UART0 工作方式	228
22.1.1 方式 0: 同步方式	
22.1.2 方式 1:8 位 UART,可变波特率	229
22.1.3 方式 2:9 位 UART,固定波特率	
22.1.4 方式 3: 9 位 UART,可变波特率	232
22.2 多机通信	232
22.2.1 掩码地址设置	232
22.2.2 广播寻址	232
22.3 帧错误和传输错误检测	233
23. UART1	238
23.1 增强的波特率发生器	239
23.2 工作方式	
23.2.1 8位 UART	

23.2.2 9位 UART	
23.3 多机通信	242
24. 定时器	248
24.1 定时器 0 和定时器 1	248
24.1.1 方式 0: 13 位计数器/定时器	248
24.1.2 方式 1: 16 位计数器/定时器	250
24.1.3 方式 2:8 位自动重装载的计数器/定时器	250
24.1.4 方式 3: 两个 8 位计数器/定时器 (仅定时器 0)	251
24.2 定时器 2、定时器 3 和定时器 4	256
24.2.1 配置定时器 2、3 和 4 向下计数	256
24.2.2 捕捉方式	257
24.2.3 自动重装载方式	258
24.2.4 电平切换输出方式	259
25. 可编程计数器阵列	263
25.1 PCA 计数器/定时器	264
25.2 捕捉/比较模块	265
25.2.1 边沿触发捕捉方式	266
25.2.2 软件定时器(比较)方式	267
25.2.3 高速输出方式	268
25.2.4 频率输出方式	269
25.2.5 8 位脉宽调制器方式	270
25.2.6 16 位脉宽调制器方式	271
25.3 PCA0 的寄存器说明	272
26. JTAG (IEEE 1149.1)	276
26.1 边界扫描	277
26.1.1 EXTEST 指令	280
26.1.2 SAMPLE 指令	280
26.1.3 BYPASS 指令	280
26.1.4 IDCODE 指令	
26.2 FLASH 编程命令	
26.3 调试支持	284

1. 系统概述

C8051F06x 系列器件是完全集成的混合信号片上系统型 MCU, 具有 59 个数字 I/O 引脚 (C8051F060/2/4/6) 或 24 个数字 I/O 引脚 (C8051F061/3/5/7), 片内集成了两个 16 位、1 Msps 的 ADC。下面列出了一些主要特性: 有关某一产品的具体特性参见表 1.1。

- 高速、流水线结构的 8051 兼容的 CIP-51 内核(可达 25MIPS)
- 两个 16 位、1 Msps 的 ADC, 带 DMA 控制器
- 控制器局域网(CAN2.0B)控制器,具有 32 个消息对象,每个消息对象有其自己的标识 掩码(C8051F060/1/2/3)
- 全速、非侵入式的在系统调试接口(片内)
- 10 位、200 ksps 的 ADC, 带 8 通道模拟多路开关(C8051F060/1/2/3)
- 两个 12 位 DAC, 具有可编程数据更新方式(C8051F060/1/2/3)
- 64KB(C8051F060/1/2/3/4/5)或 32KB(C8051F066/7)可在系统编程的 FLASH 存储器
- 4352 (4K+256) 字节的片内 RAM
- 可寻址 64KB 地址空间的外部数据存储器接口(C8051F060/2/4/6)
- 硬件实现的 SPI、SMBus/ I²C 和两个 UART 串行接口
- 5 个通用的 16 位定时器
- 具有6个捕捉/比较模块的可编程计数器/定时器阵列
- 片内看门狗定时器、VDD 监视器和温度传感器

具有片内 VDD 监视器、看门狗定时器和时钟振荡器的 C8051F06x 系列器件是真正能独立工作的片上系统。所有模拟和数字外设均可由用户固件使能/禁止和配置。FLASH 存储器还具有在系统重新编程能力,可用于非易失性数据存储,并允许现场更新 8051 固件。

片内 JTAG 调试电路允许使用安装在最终应用系统上的产品 MCU 进行非侵入式(不占用片内资源)、全速、在系统调试。该调试系统支持观察和修改存储器和寄存器,支持断点、观察点、单步及运行和停机命令。在使用 JTAG 调试时,所有的模拟和数字外设都可全功能运行。

每个 MCU 都可在工业温度范围(-45°C到+85°C)工作,工作电压为 $2.7 \sim 3.6$ V。端口 I/O、/RST 和 JTAG 引脚都容许 5V 的输入信号电压。C8051F060/2/4/6 为 100 脚 TQFP 封装,C8051F061/3/5/7 为 64 脚 TOFP 封装(见图 1.1、图 1.2、图 1.3 和图 1.4 的框图)。

表 1.1 产品选择指南

						7 ·					H LIA							
	MIPS(峰值)	FLASH 存储器	RAM	外部存储器接口	SMBus/I ² C 和 SPI	CAN	UART	定时器(16 位)	可编程计数器阵列	数字端口 I/O	16 位 1Msps ADC 输入典型 INL(LSB)	10 位 200ksps ADC 输入	电压基准	温度传感器	DAC 分辨率(位)	DAC输出	模拟比较器	封装
C8051F060	25	64kB	4352	√	√	√	2	5	√	59	± 0.75	8	√	√	12	2	3	100TQFP
C8051F061	25	64kB	4352	-	√	√	2	5	7	24	± 0.75	8	√	√	12	2	3	64TQFP
C8051F062	25	64kB	4352	√	√	√	2	5	7	59	±1.5	8	√	√	12	2	3	100TQFP
C8051F063	25	64kB	4352	-	√	√	2	5	>	24	±1.5	8	√	√	12	2	3	64TQFP
C8051F064	25	64kB	4352	√	√	-	2	5	√	59	± 0.75	ı	√	-	-	-	3	100TQFP
C8051F065	25	64kB	4352	-	√	-	2	5	√	24	±0.75	-	√	-	-	-	3	64TQFP
C8051F066	25	32kB	4352	√	√	-	2	5	√	59	±0.75	-	√	-	-	-	3	100TQFP
C8051F067	25	32kB	4352	-	√	-	2	5	√	24	± 0.75	1	√	-	-	-	3	64TQFP




图 1.1 C8051F060/2 原理框图




图 1.2 C8051F061/3 原理框图




图 1.3 C8051F064/6 原理框图




图 1.4 C8051F065/7 原理框图

1.1 CIP-51[™] 微控制器核

1.1.1 与 8051 完全兼容

C8051F06x 系列器件采用 Silicon Lab 的专利 CIP-51 微控制器内核。CIP-51 与 MCS-51 TM 指令集完全兼容,可以使用标准 803x/805x 的汇编器和编译器进行软件开发。CIP-51 内核具有标准 8052 的所有外设部件,包括 5 个 16 位的计数器/定时器、两个全双工 UART、256 字节内部 RAM、128 字节特殊功能寄存器(SFR)地址空间及 8/4 个 8 位宽的 I/O 端口。

1.1.2 速度提高

CIP-51 采用流水线结构,与标准的 8051 结构相比指令执行速度有很大的提高。在标准 8051 中,除 MUL 和 DIV 以外所有指令都需要 12 或 24 个系统时钟周期,最大系统时钟频率为 12-24MHz。 而对于 CIP-51 内核,70%的指令的执行时间为 1 或 2 个系统时钟周期,只有 4 条指令的执行时间大于 4 个系统时钟周期。

CIP-51 共有 111 条指令。下表列出了指令条数与执行时所需的系统时钟周期数的关系。

执行周期数	1	2	2/3	3	3/4	4	4/5	5	8
指令数	26	50	5	16	7	3	1	2	1

CIP-51 工作在最大系统时钟频率 25MHz 时,其峰值性能达到 25MIPS。图 1.5 给出了几种 8 位 微控制器内核工作在最大系统时钟时峰值速度的比较关系。




图 1.5 MCU 峰值执行速度比较

1.1.3 增加的功能

C8051F06x 系列 MCU 对 CIP-51 内核和外设有几项关键性的改进,提高了整体性能,更易于在最终应用中使用。

扩展的中断系统向 CIP-51 提供 22 个中断源,允许大量的模拟和数字外设中断微控制器。一个中断驱动的系统需要较少的 MCU 干预,因而有更高的执行效率。在设计一个多任务实时系统时,这些增加的中断源是非常有用的。

MCU 可有多达 7 个复位源:一个片内 VDD 监视器、一个看门狗定时器、一个时钟丢失检测器、一个由比较器 0 提供的电压检测器、一个软件强制复位、CNVSTR0 输入引脚及/RST 引脚。/RST 引脚是双向的,可接受外部复位或将内部产生的上电复位信号输出到/RST 引脚。除了 VDD 监视器和复位输入引脚以外,每个复位源都可以由用户用软件禁止;使用 MONEN 引脚使能/禁止 VDD 监视器。在一次上电复位之后的 MCU 初始化期间,可以用软件将 WDT 永久性使能。

MCU 内部有一个独立运行的时钟发生器,在复位后被默认为系统时钟。如果需要,时钟源可以在运行时切换到外部振荡器,外部振荡器可以使用晶体、陶瓷谐振器、电容、RC 或外部时钟源产生系统时钟。时钟切换功能在低功耗系统中是非常有用的,它允许 MCU 从一个低频率(节电)外部晶体源运行,当需要时再周期性地切换到高速内部振荡器(可达 25MHz)。




图 1.6 片内时钟和复位电路

1.2 片内存储器

CIP-51 有标准的 8051 程序和数据地址配置。它包括 256 字节的数据 RAM, 其中高 128 字节为 双映射。用间接寻址访问通用 RAM 的高 128 字节, 用直接寻址访问 128 字节的 SFR 地址空间。CIP-51 的 SFR 地址空间可包含多达 256 个 SFR 页。通过 SFR 分页,CIP-51 MCU 可以控制大量用于控制和配置片内外设所需要的 SFR。数据 RAM 的低 128 字节可用直接或间接寻址方式访问。前 32 个字节为 4 个通用寄存器区,接下来的 16 字节既可以按字节寻址也可以按位寻址。

C8051F06x 中的 CIP-51 还另有位于外部数据存储器地址空间的 4KB 的 RAM 块和一个可用于访问外部数据存储器的外部存储器接口(EMIF)。这个片内的 4KB RAM 块可以在整个 64K 外部数据存储器地址空间中被寻址(以 4K 为边界重叠)。外部数据存储器地址空间可以只映射到片内存储器、只映射到片外存储器、或两者的组合(4KB 以下的地址指向片内,4KB 以上的地址指向 EMIF)。EMIF 可以被配置为地址/数据线复用方式或非复用方式。

MCU 的程序存储器包含 64KB(C8051F060/1/2/3/4/5)或 32KB(C8051F066/7)的 FLASH。该存储器以 512 字节为一个扇区,可以在系统编程,且不需特别的外部编程电压。对于 C8051F060/1/2/3/4/5,从 0xFC00 到 0xFFFF的 1024字节被保留。还有一个位于地址 0x10000 - 0x1007F的 128 字节临时存储器扇区,该扇区可被固件用于非易失性数据存储。图 1.7 给出了 MCU 系统的存储器结构。




图 1.7 片内存储器组织

1.3 JTAG 调试和边界扫描

C8051F06x系列器件具有片内JTAG边界扫描和调试电路,通过4脚JTAG接口并使用安装在最终 应用系统中的产品器件就可以进行非侵入式、全速的在系统调试。该JTAG接口完全符合IEEE 1149.1 规范,为生产和测试提供完全的边界扫描功能。

Silicon Lab的调试系统支持观察和修改存储器和寄存器,支持断点、观察点、堆栈指示器和单步 执行。不需要额外的目标RAM、程序存储器、定时器或通信通道。在调试时所有的模拟和数字外设 都正常工作。当MCU单步执行或遇到断点而停止运行时,所有的外设(ADC和SMBus除外)都停止 运行,以保持同步。

开发套件C8051F060DK具有开发应用代码所需要的全部硬件和软件,并可对C8051F06x MCU进 行在系统调试。开发套件包含基于Windows (95或更新版本)的开发环境、连接JTAG口的串行适配 器和一个安装有C8051F060 MCU的目标应用板。开发套件中还包括通信所需要的电缆及墙装电源。 对于开发和调试嵌入式应用来说, Silicon Labs调试环境比标准MCU仿真器要优越得多。标准的MCU 仿真器要使用在板仿真芯片和目标电缆,还需要在应用板上有MCU的插座。Silicon Lab的调试环境 既便于使用又能保证精确模拟外设的性能。




图1.8 调试环境示意图

1.4 可编程数字 I/O 和交叉开关

该系列MCU具有3个标准8051的端口(0、1、2)。在C8051F060/2/4/6中有4个附加的8位端口(3、5、6和7)和一个3位端口(P4),因此共有59个通用I/O端口。这些I/O端口的工作情况与标准8051相似,但有一些改进。

每个端口引脚都可以被配置为推挽或漏极开路输出。在标准8051中固定的"弱上拉"可以被总体禁止,这为低功耗应用提供了进一步节电的能力。

可能最独特的改进是引入了数字交叉开关。这是一个大的数字开关网络,允许将内部数字系统资源映射到P0、P1、P2和P3的端口I/O引脚(见图1.9)。与具有标准复用数字I/O的微控制器不同,这种结构可支持所有的功能组合。

可通过设置交叉开关控制寄存器将片内的计数器/定时器、串行总线、硬件中断、ADC转换启动输入、比较器输出以及微控制器内部的其它数字信号配置为出现在端口I/O引脚。这一特性允许用户根据自己的特定应用选择通用端口I/O和所需数字资源的组合。




图1.9 数字交叉开关原理框图

1.5 可编程计数器阵列

除了5个16位的通用计数器/定时器之外,C8051F06x MCU系列还有一个片内可编程计数器/定时器阵列(PCA)。PCA包括一个专用的16位计数器/定时器时间基准和6个可编程的捕捉/比较模块。时间基准的时钟可以是下面的六个时钟源之一:系统时钟/12、系统时钟/4、定时器0溢出、外部时钟输入(ECI)、系统时钟和外部振荡源/8。

每个捕捉/比较模块都有六种工作方式:边沿触发捕捉、软件定时器、高速输出、频率输出、8位脉冲宽度调制器和16位脉冲宽度调制器。PCA捕捉/比较模块的I/O和外部时钟输入可以通过数字交叉开关连到MCU的端口I/O引脚。




图1.10 PCA 原理框图

1.6 控制器局域网

C8051F061/2/3器件内部有一个控制器局域网(CAN)控制器,使用CAN协议实现串行通信。该 CAN控制器符合Bosch规范2.0A(基本CAN)和2.0B(全功能CAN),方便了CAN网络通信设计。CAN 控制器包含一个CAN核、消息RAM(独立于C8051的RAM)、一个消息处理状态机以及控制寄存器。

CAN控制器可以工作在高达1M位/秒的位速率。Silicon Labs 的CAN有32个消息对象,每个消息对象有其自己的标识掩码,该标识掩码用于对接收到的消息进行过滤。输入数据、消息对象和标识掩码存储在CAN消息RAM中。与数据发送和接收过滤有关的所有协议处理均由CAN控制器完成,不需C8051 MCU干预。这就使得用于CAN通信的CPU带宽最小。C8051通过特殊功能控制器(SFR)配置CAN控制器,读取接收的数据,写入要发送的数据。




图1.11 CAN控制器原理框图

1.7 串行端口

C8051F06x系列MCU内部有两个增强型全双工UART、一个增强型SPI总线和SMBus/I²C。每种串行总线都完全用硬件实现,都能向CIP-51产生中断,因此需要很少的CPU干预。这些串行总线不"共享"定时器、中断或端口I/O等资源,所以可以使用任何一个或同时使用多个。

1.8 16 位模/数转换器

C8051F060/1/2/3/4/5/6/7器件有两个片内16位SAR ADC(ADC0和ADC1),可以分别工作在单端方式或组合工作在差分方式。ADC0和ADC1可以用DMA接口直接访问内部或外部RAM。当ADC工作在1Msps的最大采样率时可提供16位分辨率,有两种线性度等级。ADC0和ADC1都可以使用专用的内部电压基准或使用外部电压基准源。

ADC0和ADC1完全由CIP-51通过特殊功能寄存器控制。系统控制器可以将ADC置于关断状态以节省功耗。

A/D转换有4种启动方式:软件命令、定时器2溢出、定时器3溢出和外部信号输入。这种灵活性允许用软件事件、外部硬件信号或周期性的定时器溢出信号触发转换。两个ADC可以独立工作,也可以进行同步转换(在同一时刻)。转换结束由一个状态位指示,并可产生中断。在转换完成后,16位转换结果数据字被锁存到两个特殊功能寄存器中。片内提供的DMA接口可以从ADC读取转换结果,并将数据直接存储到内部或外部RAM。

ADC0还有窗口比较寄存器,可被配置为当ADC0数据位于一个规定的范围之内或之外时向控制器申请中断。ADC0可以用后台方式连续监视一个关键电压,当转换数据位于规定的窗口之内时才中断控制器。




图1.12 16位ADC原理框图

1.9 10 位模/数转换器

C8051F060/1/2/3器件有一个片内10位SAR ADC (ADC2), 带一个9通道输入多路选择开关和可 编程增益放大器。该ADC工作在200ksps的最大采样速率时可提供真正的10位精度,INL为±1LSB。 8个外部输入引脚可被编程为单端或差分输入。另外,内部温度传感器也可以被作为ADC的一个输入。 ADC完全由CIP-51通过特殊功能寄存器控制。ADC的电压基准可以在模拟电源(AV+)和外部VREF2 引脚之间选择。用户软件可以关断ADC2以节省功耗。

灵活的转换控制系统允许用软件命令、定时器溢出或外部输入信号启动转换。转换结束由一个 状态位指示,或者产生中断(如果中断被使能)。在转换完成后,10转换结果数据字被锁存到两个特 殊功能寄存器中。

ADC2还有窗口比较寄存器,可被配置为当ADC数据位于一个规定的范围之内或之外时向控制 器申请中断。ADC2可以用后台方式连续监视一个关键电压,当转换数据位于规定的窗口之内时才中 断控制器。




图1.13 10位ADC原理框图

1.10 12 位数/模转换器

C8051F060/1/2/3 MCU内部有两个12位数/模转换器(DAC)。MCU与每个比较器和DAC之间的 数据和控制接口通过特殊功能寄存器实现。MCU可以将任何一个DAC或比较器置于低功耗关断方

DAC为电压输出方式,有灵活的输出更新机制。这一机制允许用软件写和定时器2、定时器3及 定时器4的溢出信号更新DAC输出。对于C8051F060/2, DAC之电压基准由专用的VREFD输入引脚提 供,对于C8051F061/3,DAC之电压基准由VREF2引脚提供(与ADC2共用)。DAC在作为比较器的 参考电压或为ADC差分输入提供偏移电压时非常有用。




图1.14 DAC原理框图

1.11 比较器

C8051F060/1/2///3/4/5/6/7 MCU有3个片内模拟比较器。比较器的回差电压和响应时间可以用软件编程。每个比较器都能在上升沿、下降沿或在两个边沿都产生中断。这些中断能将MCU从休眠方式唤醒。比较器0可以被用作复位源。比较器的输出状态可以用软件查询或通过设置交叉开关连接到端口I/O引脚。比较器可以在不使用时被编程为低功耗关断模式。




图1.15 比较器原理框图

2. 极限参数

表 2.1 极限参数*

参数	条	件	最小值	典型值	最大值	单位
环境温度(通电情况下)			-55		125	${\mathbb C}$
储存温度			-65		150	${\mathbb C}$
任何引脚相对DGND的电压(VDD、端			-0.3		VDD+	V
口0和JTAG引脚除外)			-0.3		0.3	V
任何端口0相对DGND的电压			-0.3		5.8	V
VDD、AV+或AVDD引脚相对DGND的			-0.3		4.2	V
电压			-0.3		4.2	V
通过VDD、AV+、DGND和AGND的最					800	mA
大总电流					800	ША
任何端口引脚的最大输出灌电流					100	mA
任何其它I/O引脚的最大输出灌电流					50	mA
任何端口引脚的最大输出拉电流	•	•			100	mA
任何其它I/O引脚的最大输出拉电流					50	mA

^{*}注:超过这些列出的"极限参数"可能导致器件永久性损坏。长时间工作在极限参数条件下可能会影响器件的可靠性。

由于高电压差分放大器的特殊I/O设计要求,这些输入引脚(HVAIN+和HVAIN-)上电压过大 (ESD) 可能导致其输入阻抗下降。因此,操作和使用时应特别小心,要像使用一般静电敏感CMOS 器件一样,保证避免ESD损坏。例如使用防静电焊接工作站、接地碗带、最终应用中的过压保护等。

3. 总体直流电气特性

表 3.1 总体直流电气特性

-40℃~85℃, 25MHz 系统时钟, 除非特别说明

参 数	条件	最小值	典型值	最大值	单 位
模拟电源电压(AV+, AVDD)	(注1)	2.7	3.0	3.6	V
数字电源电压 (VDD)		2.7	3.0	3.6	V
模拟与数字电源电压之差 (VDD-AV+ 或 VDD-AVDD)				0.5	V
模拟外设(活动)供电电流	内部REF、ADC、DAC、 比较器均被使能(注2)		14		mA
模拟外设(不活动)供电电流	内部REF、ADC、DAC、 比较器都被禁止;振荡器 被禁止		0.2		μА
CPU和数字外设供电电流 CPU处于活动状态(注3)	VDD=2.7V, CLK=25MHz VDD=2.7V, CLK=1MHz VDD=2.7V, CLK=32kHz VDD=3.0V, CLK=25MHz VDD=3.0V, CLK=1MHz VDD=3.0V, CLK=32kHz		18 0.7 30 20 1.0 35		mA mA μA mA mA
CPU和数字外设供电电流 CPU不活动(不访问FLASH) (注3)	VDD=2.7V, CLK=25MHz VDD=2.7V, CLK=1MHz VDD=2.7V, CLK=32kHz VDD=3.0V, CLK=25MHz VDD=3.0V, CLK=1MHz VDD=3.0V, CLK=32kHz		13 0.5 20 16 0.8 23		mA mA μA mA mA
停机方式电源电流	振荡器不运行		0.2		μΑ
RAM数据保持电源电压			1.5		V
SYSCLK (系统时钟频率)	(注4)	0		25	MHz
工作温度范围		-40		85	$^{\circ}\!\mathbb{C}$

注 1: 模拟电源 AV+必须大于 1V 才能使 VDD 监视器工作。

注 2: 不包括内部振荡器和 VDD 监视器电流。每个外设消耗的电源电流在相关的章节列出。

注 3: 电流随电源电压线性增长。

注 4: SYSCLK 至少应为 32KHz 才能使调试电路工作。

4. 引脚和封装定义

表 4.1 引脚定义

引脚		引服	申号			
名称	F060	F061	F064	F065	类 型	说明
	F062 37,64,	F063 26,40,	F066 37,64,	F067 26,40,		
VDD	90	55	90	55		数字电源电压。必须接 +2.7V~+3.6V。
DGND	38,63,	27,39,	38,63,	27,39,		数字地,必须接地
DUND	89	54	89	54		数于地, 必 须按地
AV+	11,16,	7,10,	11,16,	7,10,		模拟电源电压。必须接 +2.7V~+3.6V。
ALIDD	24	18	24	18		
AVDD	13	23	13	23		模拟电源电压。必须接 +2.7V~+3.6V。
AGND	10,14, 17,23	6,11, 19,22	10,14, 17,23	6,11, 19,22		模拟地,必须接地
TMS	96	52	96	52	数字输入	JTAG 测试模式选择,带内部上拉
TCK	97	53	97	53	数字输入	JTAG 测试时钟,带内部上拉
TDI	98	56	98	56	数字输入	JTAG 测试数据输入,带内部上拉。TDI 在TCK 上升沿被锁存。
TDO	99	57	99	57	数字输出	JTAG 测试数据输出,带内部上拉。数据在TCK 的下降沿从TDO 引脚输出。TDO 输出是一个三态驱动器。
/RST	100	58	100	58	数字 I/O	器件复位。内部 VDD 监视器的漏极开路输出。 当 VDD < 2.7V 且 MONEN 为高时被驱动为低 电平。一个外部源可以通过将该引脚置为低 电平启动系统复位。
XTAL1	26	20	26	20	模拟输入	晶体输入。该引脚为晶体或陶瓷谐振器的内部振荡器电路的反馈输入。为了得到一个精确的内部时钟,可以在 XTAL1 和 XTAL2 之间接上一个晶体或陶瓷谐振器。如果被一个外部 CMOS 时钟驱动,则该引脚提供系统时钟。
XTAL2	27	21	27	21	模拟输出	晶体输出。该引脚是晶体或陶瓷谐振器的激 励驱动器。
MONEN	28	63	28	63	数字输入	VDD 监视器使能。该引脚接高电平时允许内部 VDD 监视器工作,当 VDD<2.7V 时强制系统复位。该引脚接低电平时内部 VDD 监视器被禁止。建议配置为将该引脚直接连 VDD。
VREF	4	61	4	61	模拟输出	带隙电压基准输出。
VREF0	21	15	21	15	模拟 I/O	去 ADC0 的带隙电压基准输出。
VICETO	∠1	13	41	13	1天7以 1/〇	ADC0 的电压基准输入

表 4.1 引脚定义

引脚		引用	申号			说 明
名称	F060	F061	F064	F065	类 型	
	F062	F063	F066	F067		
VRGND0	20	14	20	14	模拟输入	ADC0 电压基准接地引脚。使用 ADC0 时应 将该脚接地。
VBGAP0	22	16	22	16	模拟输出	ADC0 带隙基准旁路引脚。
VREF1	6	2	6	2	模拟 I/O	去 ADC1 的带隙电压基准输出。 ADC1 的电压基准输入。
VRGND1	7	3	7	3	模拟输入	ADC1 电压基准接地引脚。使用 ADC1 时应 将该脚接地。
VBGAP1	5	1	5	1	模拟输出	ADC1 带隙基准旁路引脚。
VREF2	2				模拟输入	ADC2 的电压基准输入
VKET2		62			模拟输入	ADC2、DAC0 和 DAC1 的电压基准输入。
VREFD	3				模拟输入	DAC0 和 DAC1 的电压基准输入。
AIN0	18	12	18	12	模拟输入	ADC0 信号输入(详见 ADC0 说明)。
AIN0G	19	13	19	13	模拟输入	ADC0 DC 偏置输入(详见 ADC0 说明)。
AIN1	9	5	9	5	模拟输入	ADC1 信号输入(详见 ADC1 说明)。
AIN1G	8	4	8	4	模拟输入	ADC1 DC 偏置输入(详见 ADC1 说明)。
CNVSTR0	15	9	15	9	数字输入	ADC0 的外部转换启动输入。
CNVSTR1	12	8	12	8	数字输入	ADC1 的外部转换启动输入。
CANTX	94	59			数字输出	控制器局域网发送输出
CANRX	95	60			数字输入	控制器局域网接收输入
DAC0	25	17			模拟输出	数模转换器 0 的电压输出。(详见 DAC 说明)
DAC1	1	64			模拟输出	数模转换器 1 的电压输出。(详见 DAC 说明)
P0.0	62	51	62	51	数字 I/O	P0.0。详见端口输入/输出部分。
P0.1	61	50	61	50	数字 I/O	P0.1。详见端口输入/输出部分。
P0.2	60	49	60	49	数字 I/O	P0.2。详见端口输入/输出部分。
P0.3	59	48	59	48	数字 I/O	P0.3。详见端口输入/输出部分。
P0.4	58	47	58	47	数字 I/O	P0.4。详见端口输入/输出部分。
P0.5	57	46	57	46	数字 I/O	P0.5。详见端口输入/输出部分。
P0.6	56	45	56	45	数字 I/O	P0.6。详见端口输入/输出部分。
P0.7	55	44	55	44	数字 I/O	P0.7。详见端口输入/输出部分。

表 4.1 引脚定义(续)

		引肽	号		类 型	说明
引脚名称	F060 F062	F061 F063	F064 F066	F065 F067		
P1.0/AIN2.0	36	33	36	33	数字 I/O 模拟输入	P1.0。详见端口输入/输出部分。 ADC2 输入通道 0(仅 C8051F060/1/2/3)。
P1.1/AIN2.1	35	32	35	32	数字 I/O 模拟输入	P1.1。详见端口输入/输出部分。 ADC2 输入通道 1(仅 C8051F060/1/2/3)。
P1.2/AIN2.2	34	31	34	31	数字 I/O 模拟输入	P1.2。详见端口输入/输出部分。 ADC2 输入通道 2(仅 C8051F060/1/2/3)。
P1.3/AIN2.3	33	30	33	30	数字 I/O 模拟输入	P1.3。详见端口输入/输出部分。 ADC2 输入通道 3(仅 C8051F060/1/2/3)。
P1.4/AIN2.4	32	29	32	29	数字 I/O 模拟输入	P1.4。详见端口输入/输出部分。 ADC2 输入通道 4(仅 C8051F060/1/2/3)。
P1.5/AIN2.5	31	28	31	28	数字 I/O 模拟输入	P1.5。详见端口输入/输出部分。 ADC2 输入通道 5(仅 C8051F060/1/2/3)。
P1.6/AIN2.6	30	25	30	25	数字 I/O 模拟输入	P1.6。详见端口输入/输出部分。 ADC2 输入通道 6(仅 C8051F060/1/2/3)。
P1.7AIN2.7	29	24	29	24	数字 I/O 模拟输入	P1.7。详见端口输入/输出部分。 ADC2 输入通道 7(仅 C8051F060/1/2/3)。
P2.0	46	43	46	43	数字 I/O	P2.0。详见端口输入/输出部分。
P2.1	45	42	45	42	数字 I/O	P2.1。详见端口输入/输出部分。
P2.2	44	41	44	41	数字 I/O	P2.2。详见端口输入/输出部分。
P2.3	43	38	43	38	数字 I/O	P2.3。详见端口输入/输出部分。
P2.4	42	37	42	37	数字 I/O	P2.4。详见端口输入/输出部分。
P2.5	41	36	41	36	数字 I/O	P2.5。详见端口输入/输出部分。
P2.6	40	35	40	35	数字 I/O	P2.6。详见端口输入/输出部分。
P2.7	39	34	39	34	数字 I/O	P2.7。详见端口输入/输出部分。

		引馬	申号			
引脚名称	F060	F061	F064	F065	类 型	说明
P3.0	F062 54	F063	F066 54	F067	数字 I/O	P3.0。详见端口输入/输出部分。
P3.1	53		53		数字 I/O 数字 I/O	P3.1。详见端口输入/输出部分。
P3.1					数字 I/O 数字 I/O	
	52		52			P3.2。详见端口输入/输出部分。
P3.3	51		51		数字 I/O	P3.3。详见端口输入/输出部分。
P3.4	50		50		数字 I/O	P3.4。详见端口输入/输出部分。
P3.5	49		49		数字 I/O	P3.5。详见端口输入/输出部分。
P3.6	48		48		数字 I/O	P3.6。详见端口输入/输出部分。
P3.7	47		47		数字 I/O	P3.7。详见端口输入/输出部分。
						P4.5。详见端口输入/输出部分。
P4.5/ALE	93		93		数字 I/O	外部存储器地址总线 ALE 选通(复用方
						式)。
P4.6/RD	92		92		数字 I/O	P4.6。详见端口输入/输出部分。
1 1.0/105)2		92		xx, 1/0	外部存储器接口的/RD 选通。
P4.7/WR	91		91		数字 I/O	P4.7。详见端口输入/输出部分。
1 1.77 ****	71		71		30, 170	外部存储器接口的/WR 选通。
P5.0/A8	88		88		数字 I/O	外部存储器地址总线位8(非复用方式)。
						P5.0。详见端口输入/输出部分。
P5.1/A9	87		87		数字 I/O	P5.1。详见端口输入/输出部分。
P5.2/A10	86		86		数字 I/O	P5.2。详见端口输入/输出部分。
P5.3A11	85		85		数字 I/O	P5.3。详见端口输入/输出部分。
P5.4A12	84		84		数字 I/O	P5.4。详见端口输入/输出部分。
P5.5A13	83		83		数字 I/O	P5.5。详见端口输入/输出部分。
P5.6A14	82		82		数字 I/O	P5.6。详见端口输入/输出部分。
P5.7A15	81		81		数字 I/O	P5.7。详见端口输入/输出部分。
						P6.0。详见端口输入/输出部分。
P6.0/A8m/A0/	80		80		数字 I/O	外部存储器地址总线位8(复用方式)。
						外部存储器地址总线位0(非复用方式)。
P6.1/A9m/A1	79		79		数字 I/O	P6.1。详见端口输入/输出部分。
P6.2/A10m/A2	78		78		数字 I/O	P6.2。详见端口输入/输出部分。
P6.3/A11m/A3	77		77		数字 I/O	P6.3。详见端口输入/输出部分。
P6.4/A12m/A4	76		76		数字 I/O	P6.4。详见端口输入/输出部分。
P6.5/A13m/A5	75		75		数字 I/O	P6.5。详见端口输入/输出部分。
P6.6/A14m/A6	74		74		数字 I/O	P6.6。详见端口输入/输出部分。
P6.7/A15m/A7	73		73		数字 I/O	P6.7。详见端口输入/输出部分。

表 4.1 引脚定义(续)

- 1 mb 4 4		引馬	即号		类型	说明
引脚名称	F060 F062	F061 F063	F064 F066	F065 F067		
P7.0/AD0m/D0	72		72		数字 I/O	P7.0。详见端口输入/输出部分。 外部存储器地址/数据总线位 0(复用方式)。 外部存储器数据总线位 0(非复用方式)。
P7.1/AD1m/D1	71		71		数字 I/O	P7.1。详见端口输入/输出部分。
P7.2/AD2m/D2	70		70		数字 I/O	P7.2。详见端口输入/输出部分。
P7.3/AD3m/D3	69		69		数字 I/O	P7.3。详见端口输入/输出部分。
P7.4/AD4m/D4	68		68		数字 I/O	P7.4。详见端口输入/输出部分。
P7.5/AD5m/D5	67		67		数字 I/O	P7.5。详见端口输入/输出部分。
P7.6/AD6m/D6	66		66		数字 I/O	P7.6。详见端口输入/输出部分。
P7.7/AD7m/D7	65		65		数字 I/O	P7.7。详见端口输入/输出部分。
NC			1,2, 3,25, 94,95	17,59, 60,62, 64		未连接




图 4.1 C8051F060/2 引脚图 (TQFP100)





图 4.2 C8051F064/6 引脚图(TQFP100)






图 4.3 TQFP-100 封装图




图 4.4 C8051f061/3 引脚图 (TQFP-64)





图 4.5 C8051f065/7 引脚图 (TQFP-64)



	MIN (mm)	NOM (mm)	MAX (mm)
A	-	-	1.20
A1	0.05	-	0.15
A2	0.95	-	1.05
b	0.17	0.22	0.27
D	-	12.00	-
D1	-	10.00	-
е	-	0.50	-
E	-	12.00	-
E 1	-	10.00	-
L	0.45	0.60	0.75

图 4.6 TQFP-64 封装图

5. 16 位 ADC (ADC0 和 ADC1)

C8051F060/1/2/3/4/5/6/7的 ADC 子系统包括两个 1Msps、16 位分辨率的逐次逼近寄存器型 ADC, ADC 中集成了跟踪保持电路、可编程窗口检测器和 DMA 接口(见图 5.1 和图 5.2 的原理框图)。这两个 ADC 可以被配置为两个独立的单端方式 ADC 或组成一个差分对。数据转换方式、窗口检测器和 DMA 接口都可用软件通过图 5.1 和图 5.2 所示的特殊功能寄存器来控制。ADC0 和 ADC1 所使用的电压基准按 5.2 节所述选择。这两个 ADC 及相应的跟踪保持电路可以被独立使能或禁止(用特殊功能寄存器)。ADC 控制寄存器(ADCnCN)中的 ADnEN 位被置为逻辑 1 时 ADCn 被使能。当 ADnEN 位为逻辑 0 时,ADCn 处于低功耗关断方式。




图 5.1 16 位 ADC0 和 ADC1 控制通路框图




图 5.2 模拟输入原理框图

5.1 单端或差分工作方式

ADC0和ADC1可以独立地工作于单端方式或两者组合工作在差分方式。在单端方式,两个ADC可以被配置为同时采样,或分别使用不同的转换速度。在差分方式,ADC1从属于ADC0,其配置由ADC0的配置决定,仅在偏移和增益校准时例外。通道选择寄存器AMX0SL(见图5.6)中的DIFFSEL位用于选择ADC工作在单端方式还是差分方式。

5.1.1 伪差分输入

ADC 的输入是伪差分输入方式。每个 ADC 测量的实际电压是 AINn 引脚和 AINnG 引脚之间的电压。AINnG 必须是一个介于-0.2V 到 0.6V 之间的直流信号。在大多数系统中,AINnG 接 AGND。AINnG 不接 AGND 时,可以用于消除有限的固定偏移,但建议使用器件的内部偏移校准功能来实现这一目标。当工作在差分方式时,AIN0G 和 AIN1G 应被连接在一起。不论是工作在单端方式还是差分方式,AINn 必须高于 AINnG,这样才能得到精确的转换结果。

5.2 电压基准

ADC0 和 ADC1 的电压基准电路允许使用多种不同的电压基准配置。每个 ADC 都可以使用其专用的内部电压基准或外部基准。ADC 电压基准的原理框图示于图 5.3。

每个 ADC 的内部电压基准电路由一个温度稳定性好的 1.2V 带隙电压基准发生器和一个两倍增益的输出缓冲放大器组成。VREFn (VREF0 和 VREF1) 引脚对 AGND 的最大负载必须小于 $100~\mu A$ 。 建议在 VREFn 引脚与 VRGNDn 之间接入 $0.1~\mu F$ 和 $47~\mu F$ 的旁路电容。

每个 ADC 的电压基准电路由相应的基准控制寄存器控制。REF0CN(见图 5.11)是 ADC0 的基准控制寄存器,REF1CN(见图 5.12)是 ADC1 的基准控制寄存器。REFnCN 寄存器用于独立地使能/禁止每个 ADC 的内部基准和偏置发生器电路。BIASEn 位使能每个 ADC 的内部偏置发生器,而REFBEn 位使能驱动 VREFn 引脚的 2 倍增益缓冲放大器。当被禁止时,带隙基准和缓冲放大器消耗的电流小于 1μA(典型值),缓冲放大器的输出进入高阻状态(约 25KΩ)。如果 ADC 使用内部电压基准,则 ADC 所对应的 BIASEn 和 REFBEn 位必须都被置'1'。如果使用外部基准,则 REFBEn 位应被清'0'。注意:如果使用 ADC,则不管使用内部基准还是外部基准,对应的 BIASEn 位必须被置为逻辑'1'。如果不使用某个 ADC,则对应的 BIASEn 位应被清'0'以节省功耗。表 5.3 给出了电压基准的电气特性。




图 5.3 电压基准原理框图

5.3 ADC 的工作方式

ADC0 和 ADC1 的最高转换速度为 1 Msps, 转换时钟来自系统时钟分频, 寄存器 ADCnCF 中的 ADCnSC 位决定每个转换时钟为多少个系统时钟(1~16)。

5.3.1 启动转换

ADC0 有 4 种转换启动方式,由 ADC0CN 中的 ADC0 启动转换方式位(AD0CM1, AD0CM0) 的状态决定。转换触发源有:

- 1. 向 ADC0CN 的 AD0BUSY 位写 1;
- 2. 定时器 3 溢出(即定时的连续转换):
- 3. 外部 ADC 转换启动信号 CNVSTR0 的上升沿;
- 4. 定时器 2 溢出(即定时的连续转换)。

ADC1 有 5 种转换启动方式,由 ADC1CN 中的 ADC1 启动转换方式位(AD1CM2~AD1CM0) 的状态决定。转换触发源有:

- 1. 向 ADC1CN 的 AD1BUSY 位写 1;
- 2. 定时器 3 溢出 (即定时的连续转换);
- 3. 外部 ADC 转换启动信号 CNVSTR1 的上升沿;
- 4. 定时器 2 溢出 (即定时的连续转换)。
- 5. 向 ADC0CN 的 AD0BUSY 位写 1;

ADnBUSY 位在转换期间被置'1',转换结束后复'0'。ADnBUSY 位的下降沿触发中断(当 被允许时)并将中断标志 ADnINT (ADCnCN.5)置'1'。在单端方式,ADCn 的转换数据被保存在 ADCn 数据字的 MSB 和 LSB 寄存器: ADCnH 和 ADCnL。在差分方式,转换数据(ADC0 和 ADC1 组合)被保存在 ADC0 数据字的 MSB 和 LSB 寄存器: ADC0H 和 ADC0L。

当通过向 ADnBUSY 写'1'启动数据转换时,应查询 ADnINT 位以确定转换何时结束(也可 以使用 ADCn 中断)。建议的查询步骤如下:

- 1. 写 '0' 到 ADnINT:
- 2. 向 ADnBUSY 写'1';
- 3. 查询并等待 ADnINT 变'1';
- 4. 处理 ADCn 数据

在差分方式, 当需要使用外部转换启动源时, CNVSTR0 和 CNVSTR1 两个引脚应被连接在一 起。

5.3.2 跟踪方式

ADCnCN 中的 ADnTM 位控制 ADCn 的跟踪保持方式。当 ADC 被使能时,除了转换期间之外 ADC 输入被连续跟踪。当 ADnTM 位为逻辑'1'时,每次转换之前都有一个跟踪周期(在启动转 换信号有效之后)。当 CNVSTRn 信号用于启动转换时, ADC 在 CNVSTRn 为低电平时跟踪, 在 CNVSTRn 的上升沿开始转换(见图 5.4 和表 5.1 的转换时序参数)。当使用外部多路开关连接到模 拟输入时, ADnTM 位为逻辑'1'设置非常有用,可以保证建立时间需求得到满足(见"5.3.3 建 立时间要求")。

A. 使用外部触发源的ADC时序



B. 使用内部触发源的ADC时序



图 5.4 ADC0 跟踪和转换时序示例

表 5.1 转换时间 (t_{Conv})

ADnSC3-0	ADCnTM = 0	ADCnTM = 1	ADnSC3-0	ADCnTM = 0	ADCnTM = 1
0000	21*t _{SYSCLK}	38*t _{SYSCLK}	1000	171*t _{SYSCLK}	315*t _{SYSCLK}
0001	40*t _{SYSCLK}	72*t _{SYSCLK}	1001	189*t _{SYSCLK}	349*t _{SYSCLK}
0010	58*t _{SYSCLK}	106*t _{SYSCLK}	1010	208*t _{SYSCLK}	384*t _{SYSCLK}
0011	78*t _{SYSCLK}	142*t _{SYSCLK}	1011	226*t _{SYSCLK}	418*t _{SYSCLK}
0100	97*t _{SYSCLK}	177*t _{SYSCLK}	1100	245*t _{SYSCLK}	453*t _{SYSCLK}
0101	115*t _{SYSCLK}	211*t _{SYSCLK}	1101	263*t _{SYSCLK}	487*t _{SYSCLK}
0110	134*t _{SYSCLK}	246*t _{SYSCLK}	1110	282*t _{SYSCLK}	522*t _{SYSCLK}
0111	152*t _{SYSCLK}	280*t _{SYSCLK}	1111	300*t _{SYSCLK}	556*t _{SYSCLK}

5.3.3 建立时间要求

ADC 在进行一次精确的转换之前,需要有一个最小的跟踪时间。该跟踪时间由 ADC 输入电阻、ADC 采样电容、外部信号源电阻及所要求的转换精度决定。图 5.5 给出了单端和差分方式下等效的 ADC 输入电路。注意:这两种等效电路的时间常数完全相同。对于一个给定的建立精度(SA),所需要的建立时间可以用方程 5.1 估算。转换开始之前的绝对最小跟踪时间为 280 ns。

$$t = \ln\left(\frac{2^n}{SA}\right) \times R_{TOTAL} C_{SAMPLE}$$

方程 5.1 ADC 建立时间要求

其中:

SA 是建立精度,用一个 LSB 的分数表示(例如,建立精度 0.25 对应 1/4 LSB) t 为所需要的建立时间,以秒为单位

R_{TOTAL}为 ADC 输入电阻与外部信号源电阻之和

n 为 ADC 的分辨率,用比特表示 (16)。

差分方式

单端方式




图 5.5 ADC0 和 ADC1 等效输入电路

图 5.6 AMX0SL: AMUX 配置寄存器

SFR 页: 0 SFR 地址: 0xBB

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	复位值
-	DIFFSEL	-	-	-	-	-	-	00000000
	位6	位5	位4	位3	位2	位1	位0	_

位 7: 保留。写入 0b。

位 6: DIFFSEL: 差分转换方式选择位。

0: ADC 工作在单端方式

1: ADC 工作在差分方式

位 5-0: 保留。写入 000000b。

注: 在单端方式,ADC0数据字保存在ADC0H和ADC0L中,ADC1数据字保存在ADC1H

和 ADC1L 中。

在差分方式,组合数据字保存在 ADC0H 和 ADC0L 中,用 2 的补码表示。ADC1 数据字(单端)仍然保存在 ADC1H 和 ADC1L 中。

图 5.7 ADC0CF: ADC0 配置寄存器

SFR 页:	0							
SFR 地址:	0xBC							
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	复位值
AD0SC3	AD0SC2	AD0SC1	AD0SC0		AD0GCAL		AD00CAL	11110000
位7	位6	位5	位4	位3	位2	位1	位0	
位 7-4:	AD0SC3-	0: ADC0	SAR 转换	时钟周期排	空制位			
	SAR 转换	针钟来源	于系统时针	沖分频,由	AD0SC 位	(AD0SC3	-0)决定。	每个 SAR
					-	注: ADC0		
								
位 3:		L: 系统核						
<u> 17.</u> 3•				使田内部+	也和内部基	准由压		
		•		寸使用外部		正电压。		
位 2:		.T. 增益村		1 IX/II/I HP	电压。			
<u> </u>	读:	LL: 产日皿(1)	人1庄					
		交准结束或	; 未 来 形 始					
		交准正在进						
	1; 垣皿1 写:	又1年止1112	T.J.1 . I. o					
	ラ: 0: 无作月	Ħ						
	/ - / /	ョ。 ADC0 空闭	祖仲勃拉	光				
位 1:		ADC0 生// L:线性核		皿仅1庄。				
<u> 1. 1:</u>	及DULCA 读:	上: 线注位	C1庄					
	.,,,	交准结束或	; 未 来 形 始					
		交准·印不马 交准正在进						
	1. 以正。 写:	人正正正之	F11 0					
	つ: 0: 无作月	∄ .						
		ADC0 空闭	引加启动线	性校准				
位 0:		L: 偏移相		山土汉中。				
<u> </u>	读:	111: 7两494	人1庄					
		交准结束或	法王始					
		交准·印尔马 交准正在进						
	1;)m/19/1 写:	又1年止1112	T.J.1 . I. o					
	9: 0: 无作月	Ħ						
	/ - / /	ョ。 ADC0 空闭	加度勃煌	移标准				
	1; 州木	ADCO TH	3 火1/口 4/八世	四少以1庄。				

图 5.8 ADC1CF: ADC1 配置寄存器

SFR 页:	1							
SFR 地址:	0xBC							
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	复位值
AD1SC3	AD1SC2	AD1SC1	AD1SC0	AD1SCAL	AD1GCAL		AD10CAL	11110000
位7	位6	位5	位4	位3	位2	位1	位0	
位 7-4:	AD1SC3-0	0: ADC13	SAR 转换	时钟周期挖	的位			
	SAR 转换	时钟来源	于系统时针	沖分频,由	AD1SC 位	(AD1SC3-	0)决定。	每个 SAR
	转换时钟	所使用的	系统时钟数	效等于 AD1	SC + 1.	注: ADC1	SAR 转换	时钟应小
				與时间见表				, ,
位 3:	AD1SCAI	L: 系统校	准使能					
	0: 在进行	 「偏移和增	益校准时	使用内部地	也和内部基	准电压。		
	1: 在进	行偏移和抗	曾益校准時	付使用外部	电压。			
位 2:	AD1GCA	L:增益核	泛准					
	读:	. , , , , , , ,	.,					
	0: 增益核	と 准结束或	未开始。					
	1: 增益核	2准正在进	行中。					
	写 :							
	0: 无作用	∃.						
	1: 如果 A		列启动增	益校准。				
位 1:	AD1LCAI			J. 1				
	读 :		C -					
	0: 线性核	と 准结束或	未开始。					
	1: 线性核	2准正在进	行中。					
	写:	, , , , , , , ,						
	0: 无作用	1.						
	1: 如果 A	ADC1 空闲	列启动线	性校准。				
位 0:	AD10CA	L: 偏移核	を准					
	读:	,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,	.,					
	0: 偏移核	泛准结束或	未开始。					
	1: 偏移核							
	写:	~. pi 11. pi 20	- 14 1 9					
	っ. 0: 无作用	1.						
	1: 如果 🛭		加启劫偏	移校准。				
	1. M/K 1	1201 <u>1</u> . ří	1 /11/1H 5/1 Mil	D IVIE				

图 5.9 ADC0CN: ADC0 控制寄存器

SFR 页: 0

SFR 地址: 0xE8 (可位寻址)

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	复位值
AD0EN	AD0TM	AD0INT	AD0BUSY	AD0CM1	AD0CM0	AD0WINT	-	00000000
位7	位6	位5	位4	位3	位2	位1	位0	_

- 位 7: AD0EN: ADC0 使能位
 - 0: ADC0 禁止。ADC0 处于低耗停机状态。
 - 1: ADC0 使能。ADC0 处于活动状态,并准备好进行数据转换或校准。
- 位 6: AD0TM: ADC 跟踪方式位
 - 0: 当 ADC 被使能时,除了转换期间之外一直处于跟踪方式。
 - 1: 由 AD0CM1-0 定义跟踪方式。
- 位 5: AD0INT: ADC0 转换结束中断标志

该标志必须用软件清'0'。

- 0: 从最后一次将该位清 0 后, ADC0 还没有完成一次数据转换。
- 1: ADC 完成了一次数据转换。
- 位 4: AD0BUSY: ADC0 忙标志位

读:

- 0: ADC0 转换结束或当前没有正在进行的数据转换。AD0INT 在 AD0BUSY 的下降沿被置'1'。
- 1: ADC0 正在进行转换。

写:

- 0: 无作用
- 1: 若 AD0CM1-0=00b 则启动 ADC0 转换。
- 位 3-2: AD0CM1-0: ADC0 转换启动方式选择位。

如果 AD0TM = 0:

- 00: 每次向 AD0BUSY 写 1 时启动 ADC0 转换。
- 01: 定时器 3 溢出启动 ADC0 转换。
- 10: CNVSTR0 上升沿启动 ADC0 转换。
- 11: 定时器 2 溢出启动 ADC0 转换。

如果 AD0TM = 1:

- 00: 向 AD0BUSY 写 1 时启动跟踪, 然后进行转换。
- 01: 定时器 3 溢出启动跟踪, 然后进行转换。
- 10: ADC0 在 CNVSTR0 的上升沿开始转换。
- 11: 定时器 2 溢出启动跟踪, 然后进行转换。

转换时序参数见图 5.4 和表 5.1。

位 1: AD0WINT: ADC0 窗口比较中断标志。

该位必须用软件清0。

- 0: 自该标志被清除后未发生过 ADC0 窗口比较匹配。
- 1: 发生了 ADC0 窗口比较匹配。
- 位 0: 保留。写入 0b。

图 5.10 ADC1CN: ADC1 控制寄存器

			ы 3.10 AL	CICI. AI	OCI (Elli) R	八九神時		
SFR 页: SFR 地址:		丁位寻址)						
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	复位值
AD1EN 位7	AD1TM 位,6	AD1INT 位.5	AD1BUSY 位:4	ADICM2 位3	AD1CM1 位2	AD1CM0 位1	- 位0	00000000
<u> 194.</u> 7	<u> </u>	<u>14.3</u>	<u>117.4</u>	少.3	111.2	<u>197. 1</u>	<u> 14.0</u>	
位 7:		ADC1 使			v. t.			
		•	ADC1 处于(
	1: ADC	l 使能。A	.DC1 处于?	活动状态,	并准备好证	进行数据转	换或校准	隹。
位 6:	AD1TM:	ADC 跟	踪方式位					
	0: 当 AI	C 被使能	时,除了车	专换期间之	外一直处于	于跟踪方式	0	
	1: 由 AI	D1CM1-0	定义跟踪方	 方式。				
位 5:	AD1INT:	ADC1 年	专换结束中	断标志				
	该标志必	须用软件	清'0'。					
	0: 从最片		亥位清 0 后	,ADC1 拉	E没有完成 [。]	一次数据转	换。	
	1: ADC	完成了一	次数据转换	£ 。				
位 4:	AD1BUS	Y: ADC1	1 忙标志位					
	读:							
	0: ADC1	转换结束	[或当前没不	有正在进行	的数据转挡	奂。AD1IN7	「在 AD	1BUSY 的
	下降沿被							
	1: ADC	 1 正在进行	ī转换。					
	写:	_, _,						
	0: 无作月	Ŧ						
			=000b 则启	动 ADC1	转换。			
位 3-1:			1 转换启动					
<i></i>	如果 AD							
			BUSY 写 1	时启动 AI	DC1 转换。			
			出启动 ADC					
	100: CN	VSTR1上	升沿启动	ADC1 转换	t .			
	110: 定印	付器 2 溢出	出启动 ADC	C1 转换。				
			BUSY 写 1		DC1 转换。			
	如果 AD	1TM = 1:						
	000: 闰	AD1BUS	Y 写 1 时启	l动跟踪,领	然后进行转	. 换。		
			出启动跟踪					
	100: AD	C1 在 CN	IVSTR1的	上升沿开始	台转换。			
	110: 定即	付器 2 溢出	出启动跟踪	,然后进行	亍转换。			
	, -	•	BUSY 写 1		•	行转换。		
	• /		5.4 和表 5					
位 0:	保留。写							

图 5.11 REF0CN: 基准控制寄存器 0

SFR 页: 0 SFR 地址: 0xD1

R/W	R/W	复位值						
-	-	-	-	-	-	BIASE0	REFBE0	00000000
位7	位6	位5	位4	位3	位2	位1	位0	_

位 7-2: 未用。读 = 000000b, 写 == 000000b。

位 1: BIASE0: ADC0 偏压发生器使能位 (使用 ADC0 时该位必须为 1)

0: ADC0 内部偏压发生器关闭。

1: ADC0 内部偏压发生器工作。

位 0: REFBE0: ADC0 内部电压基准缓冲器使能位

0: ADC0 内部电压基准缓冲器关闭。可以使用外部电压基准。

1: ADC0 内部电压基准缓冲器工作。内部电压基准输出到 VREF0 引脚。

图 5.12 REF1CN: 基准控制寄存器 1

SFR 页: 1 SFR 地址: 0xD1

R/W	R/W	复位值						
-	-	-	-	-	-	BIASE1	REFBE1	00000000
位7	位6	位5	位4	位3	位2	位1	位0	_

位 7-2: 未用。读 = 000000b, 写 == 000000b。

位 1: BIASE1: ADC1 偏压发生器使能位(使用 ADC1 时该位必须为 1)

0: ADC1 内部偏压发生器关闭。

1: ADC1 内部偏压发生器工作。

位 0: REFBE1: ADC1 内部电压基准缓冲器使能位

0: ADC1 内部电压基准缓冲器关闭。可以使用外部电压基准。

1: ADC1 内部电压基准缓冲器工作。内部电压基准输出到 VREF1 引脚。

图 5.13 ADC0H: ADC0 数据字 MSB 寄存器

SFR 页: 0 SFR 地址: 0xBF

R/W	复位值							
								00000000
位.7	位.6	位.5	位.4	位3	位.2	位1	位.0	<u> </u>

位 7-0: ADC0 数据字高字节。

图 5.14 ADC0L: ADC0 数据字 LSB 寄存器

SFR 页: 0 SFR 地址: 0xBF

SFR 地址:	0xBE							
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	复位值
								00000000
位7	位6	位5	位4	位3	位2	位1	位0	<u> </u>

位 7-0: ADC0 数据字低字节。

图 5.15 ADC0 数据字示例

16 位 ADC0 数据字在 ADC0 数据字寄存器中存放如下:

例: ADC0 数据字转换表, AIN0 为单端输入方式 (AMX0SL = 0x00)

AIN0-AIN0G(伏)	ADC0H:ADC0L
VREF * (65535/65536)	0xFFFF
VREF / 2	0x8000
VREF * (32767/65536)	0x7FFF
0	0x0000

例: ADC 数据字转换表, AIN0-AIN1 为差分输入对 (AMX0SL = 0x40)

AIN0-AIN1(伏)	ADC0H;ADC0L
VREF * (32767/32768)	0x7FFF
VREF / 2	0x4000
VREF * (1/32768)	0x0001
0	0x0000
-VREF * (1/32768)	0xFFFF
-VREF / 2	0xC000
-VREF	0x8000

转换码 = Vin \times \frac{Gain}{VREF} \times 2^n ; 单端方式时 n = 16; 差分方式时 n = 15。

图 5.16 ADC1H: ADC1 数据字 MSB 寄存器

SFR 页: 1 SFR 地址: 0xBF

R/W	复位值							
								00000000
位7	位6	位.5	位4	位3	位2	位1	位0	<u> </u>

位 7-0: ADC1 数据字高字节。

图 5.17 ADC1L: ADC1 数据字 LSB 寄存器

SFR 页: 1 SFR 地址: 0xBE

SFK	地址:	UXBE							
F	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	复位值
									00000000
	位7	位6	位5	位4	位3	位2	位1	位0	

位 7-0: ADC1 数据字低字节。

图 5.18 ADC1 数据字示例

16 位 ADC1 数据字在 ADC1 数据字寄存器中存放如下:

例: ADC1 数据字转换表, AIN1 为单端输入方式 (AMX1SL = 0x00)

AIN1-AIN1G(伏)	ADC1H:ADC1L
VREF * (65535/65536)	0xFFFF
VREF / 2	0x8000
VREF * (32767/65536)	0x7FFF
0	0x0000

转换码 =
$$Vin \times \frac{Gain}{VREF} \times 2^n$$
; n = 16.

对于差分方式,差分数据字保存在 ADC0H 和 ADC0L 中。单端测量的 ADC1 结果总是保存在 ADC1H 和 ADC1L 中,与工作方式无关。

5.4 校准

ADC0 和 ADC1 已经在出厂时已经进行了线性、偏移和增益校准。还可以分别对这些参数的每一个进行在系统校准。校准过程用 ADC0 或 ADC1 配置寄存器中的相应位启动。校准系数可以用 ADC 校准指针寄存器(ADC0CPT,图 5.22)和 ADC 校准系数寄存器(ADC0CCF,图 5.23)访问。ADC0CPT 中的 CPTR 位允许 ADC0CCF 寄存器读和写校准系数。图 5.19 给出了校准系数的地址分布。

		ADC0CCF									
ADC0CPT 位 5-0	位 7	位7 位6 位5 位4 位3 位2 位1 位0									
0x00											
		线性校准系数 (地址 0x00 ~ 0x12)									
0x12											
0x13	偏移 7	偏移 6	偏移 5	偏移 4	偏移 3	偏移 2	偏移 1	偏移 0			
0x14			偏移 13	偏移 12	偏移 11	偏移 10	偏移 9	偏移 8			
0x15	增益 7	增益 6	增益 5	增益 4	增益3	增益 2	增益1	增益 0			
0x16				增益 12	增益 11	增益 10	增益 9	增益8			

图 5.19 校准系数地址分布

ADC0 和 ADC1 已经在出厂时已经进行了线性校准。在正常条件下,不需要进行额外的线性校准。如果希望进行线性校准,可以通过将 ADCnLCAL 位置'1'来启动校准过程。当校准结束时,ADCnLCAL 位被硬件清'0'。图 5.19 给出了线性校准系数的地址。

偏移和增益校准可以使用内部或外部电压作为校准源。ADCnSCAL 位决定校准过程使用内部还是外部电压。为保证精度,应在增益校准之前进行偏移校准。图 5.20 给出了偏移和增益校准系数。通过将 ADCnOCAL 位置'1'来启动偏移校准。当偏移校准结束时,ADCnOCAL 位被硬件清'0'。偏移校准可以补偿的偏移误差大约为满度值的 3.125%。偏移值在 ADC 转换之前被加到 AINnG。通过将 ADCnGCAL 位置'1'来启动增益校准。当增益校准结束时,ADCnGCAL 位被硬件清'0'。增益校准可以补偿的斜率误差大约为 3.125%。增益值被加到 ADC 的 VREF 以改变转换器的传输函数。图 5.21 说明了偏移和增益值如何影响 ADC 要转换的模拟信号。

图 5.20 偏移和增益寄存器对模拟输入的影响

偏移寄存器的值对模拟输入的影响如下:

偏移寄存器值(14位)	偏移变化的大约值(V)
0x3FFF	-3.125%*VREF
0x2000	0
0x0000	+3.125%*VREF

偏移变化值
$$\approx \frac{0x2000 - 偏移寄存器值}{8192} \times 3.125\% \times VREF$$

增益寄存器值(13位)	斜率变化的大约值(V)
0x1FFF	+3.125%
0x1000	0
0x0000	-3.125%

图 5.21 偏移和增益校准原理框图




图 5.22 ADC0CPT: ADC 校准指针寄存器

SFR 页: F SFR 地址: 0xBA

	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	复位值
	INCR	ADCSEL	CPTR5	CPTR4	CPTR3	CPTR2	CPTR1	CPTR0	11010111
Ī	位7	位6	位5	位4	位3	位2	位1	位0	

位 7: INCR: 指针地址自动加 1 控制位。

0: 禁止自动加1。

1: 允许自动加 1。在每次读或写 ADC0CCF 后, CPTR5-0 自动加 1。

位 6: ADCSEL: ADC 校准系数选择。

0: 读/写 ADC0CCF 时访问 ADC0 校准系数。

1: 读/写 ADC0CCF 时访问 ADC1 校准系数。

位 5-0: CPTR5-0: 校准系数指针。

在读或写 ADC0CCF 时选择要访问的校准系数地址。

图 5.23 ADC0CCF: ADC 校准系数寄存器

SFR 页: F SFR 地址: 0xBB R/W 复位值 R/W R/W R/W R/W R/W R/W R/W 可变 位7 位.6 位.5 位4 位3 位2 位1 位0

位 7-0: ADC0CPT 所指向地址中的校准系数。见表 5.19。

5.5 ADC0 可编程窗口检测器

ADC0 可编程窗口检测器不停地将 ADC0 的输出与用户编程的极限值进行比较,并在检测到越限条件时通知系统控制器。这在一个中断驱动的系统中尤其有效,既可以节省代码空间和 CPU 带宽又能提供快速响应时间。窗口检测器中断标志(ADC0CN 中的 AD0WINT 位)也可被用于查询方式。参考字的高和低字节被装入到 ADC0 下限(大于)和 ADC0 上限(小于)寄存器(ADC0GTH、ADC0GTL、ADC0LTH 和 ADC0LTL)。窗口检测器可在单端方式或差分方式下使用。在单端方式,将 ADC0GTx 和 ADC0LTx 寄存器与 ADC0 的输出进行比较。在差分方式,ADC0 和 ADC1 的组合输出(保存在 ADC0 数据寄存器中)用于比较。图 5.28 和图 5.29 给出了窗口比较示例。注意,窗口检测器标志既可以在测量数据位于用户编程的极限值以内时有效,也可以在测量数据位于用户编程的极限值以外时有效,这取决于 ADC0GTx 和 ADC0LTx 寄存器的编程值。

图 5.24 ADC0GTH: ADC0 下限数据高字节寄存器




图 5.25 ADC0GTL: ADC0 下限数据低字节寄存器

SFR 页: SFR 地址:	0 0xC4							
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	复位值
								11111111
位7	位6	位5	位4	位3	位2	位1	位0	
位 7-0:	ADC0下	限(大于))数据字的	 的低字节				

图 5.26 ADC0LTH: ADC0 上限数据高字节寄存器

SFR 页: SFR 地址: 0xC7 复位值 R/W R/W R/W R/W R/WR/W R/W R/W 00000000 位6 位5 位4 位3 位2 位1 位0 位7 位 7-0: ADC0 上限(小于)数据字的高字节

图 5.27 ADC0LTL: ADC0 上限数据低字节寄存器

SFR 页: SFR 地址:	0 0xC6							
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	复位值
								00000000
位7	位6	位5	位4	位3	位2	位1	位0	
位 7-0:	ADC0 上	:限(小于)) 数据字的	内低字节				




图 5.28 16 位 ADC0 窗口中断示例: 单端数据




图 5.29 16 位 ADC0 窗口中断示例: 差分数据

表 5.2 16 位 ADC0 和 ADC1 的电气特性

VDD=3.0V, AV+=3.0V, AVDD=3.0V, VREF=2.50V(REFBE=0), -40°C~+85°C(除非特别说明)

参 数	条件	最小值	典型值	最大值	单 位
直流精度					
分辨率			16		位
积分非线性 (C8051F060/1/4/5/6/7)	单端方式 差分方式		±0.75 ±0.5	±2 ±1	LSB
积分非线性 (C8051F062/3)	单端方式 差分方式		±1.5 ±1	±4 ±2	LSB
微分非线性	保证单调		±0.5		LSB
偏移误差			0.1		mV
满度误差			0.008		%FS
增益温度系数			0.5		ppm/°C
动态性能(采样速率=1]	Msps, AVDD, AV+=3.3V)				
信号与噪声失真比	Fin = 10 KHz, 单端方式 Fin = 100 KHz, 单端方式 Fin = 10 KHz, 差分方式 Fin = 100 KHz, 差分方式		86 84 89 88		dB dB dB dB
总谐波失真	Fin = 10 KHz, 单端方式 Fin = 100 KHz, 单端方式 Fin = 10 KHz, 差分方式 Fin = 100 KHz, 差分方式		96 84 103 93		dB dB dB dB
有效动态范围	Fin = 10 KHz, 单端方式 Fin = 100 KHz, 单端方式 Fin = 10 KHz, 差分方式 Fin = 100 KHz, 差分方式		97 88 104 99		dB dB dB dB
CMRR	Fin = 10 KHz		86		dB
通道隔离			100		dB
转换时序					
SAR 时钟频率				25	MHz
转换时间(SAR 时钟)		18			周期
跟踪/保持捕获时间		280			ns
转换速率				1	Msps
孔径时间	外部 CNVSTR 信号		1.5		ns
RMS 孔径抖动	外部 CNVSTR 信号		5		ps

表 5.2 16 位 ADC0 和 ADC1 的电气特性(续)

VDD=3.0V, AV+=3.0V, AVDD=3.0V, VREF=2.50V(REFBE=0), -40°C~+85°C(除非特别说明)

模拟输入					
输入电压范围	单端方式(AINn - AINnG) 差分方式(AIN0 – AIN1)	0 -VREF		VREF VREF	V V
输入电容			80		pF
工作输入范围	AIN0 或 AIN1 AIN0G 或 AIN1G(仅直流)	-0.2 -0.2		AV+ 0.6	V V
电源指标					
电源电流(每个 ADC) 工作状态,1Msps	AV+ AVDD 关断模式		4.0 2.0 <1		mA mA μA
电源抑制比	VDD±5%		±0.5		LSB

表 5.3 电压基准 0 和 1 的电气特性

VDD=3.0V, AV+=3.0V, AVDD=3.0V, -40℃到+85℃ (除非另有说明)

参 数	条件	最小值	典型值	最大值	单 位
内部基准					
输出电压	环境温度 25℃	2.36	2.43	2.48	V
VREF 温度系数			15		ppm/°C
电源电流 (每个电压基准)	AV+		1.5		mA
外部基准					
输入电压范围		2.00		AV+	V
输入电流	ADC 转换速率 = 1 Msps		450		μΑ

6. DMA接口(DMA0)

DMA 接口与 ADC0 和 ADC1 协同工作,将 ADC 输出直接写入指定的 XRAM 区域。用软件通过使用图 6.1 所示的特殊功能寄存器来配置 DMA 接口。可以向指令缓冲区中编程多达 64 条指令,以定义一系列 DMA 操作。通过 DMA 控制逻辑来访问指令缓冲器,DMA 控制逻辑从 ADC 获取数据,并控制将数据写入 XRAM 的操作。DMA 指令告诉 DMA 控制逻辑从哪个 ADC 读取结果,单并不启动 ADC 转换。一定要在启动 DMA 接口之前为 ADC 配置好所希望的转换启动源、电压基准和 SAR 时钟频率。有关配置 ADC 的详细信息见"5.16 位 ADC (ADC0 和 ADC1)"。




图 6.1 DMA0 原理框图

6.1 写指令缓冲器

指令缓冲器有 64 个 8 位宽的存储单元,可以向这些单元写入 DMA 指令序列。对指令缓冲器的写入是通过特殊功能寄存器 DMA0IPT (DMA 指令写地址寄存器,见图 6.6) 和 DMA0IDT (DMA 指令写数据寄存器,见图 6.7) 来完成的。当指令字被写入到 DMA0IDT 时,实际上是被写入到指令缓冲器中由 DMA0IPT 指向的地址。读寄存器 DMA0IDT 将返回位于 DMA0IPT 所指向地址中的指令字。在对 DMA0IDT 执行一次读或写操作之后,DMA0IPT 寄存器自动加 1,指向下一个指令缓冲器地址。

6.2 DMA0 指令格式

DMA 指令可以请求 ADC0 和 ADC1 的单端数据,也可以请求两个 ADC 输入的差分组合。指令格式与图 6.7 所示的 DMA0IDT 寄存器完全相同。在每个 DMA 指令周期(操作结束指令除外),2 或 4 个字节的数据(根据指令数据字中哪些位为 1)被写入 XRAM。表 6.1 列出了所有有效的 DMA 指令。表中未列出的指令不是有效的 DMA 指令,不应被使用。注意,当 DMA 不请求 ADC 输出结果时,ADC 可以被微控制器分别独立控制。

指令字	说明	写入 XRAM 的第一个 数据(2 字节)	写入 XRAM 的第二个 数据(2 字节)
00000000b	操作结束	无	无
10000000b	操作结束,继续转换	无	无
x0010000b	取 ADC0 数据	ADC0H:ADC0L	无
x0100000b	取 ADC1 数据	ADC1H:ADC1L	无
x0110000b	取 ADC0 和 ADC1 数据	ADC0H:ADC0L	ADC1H:ADC1L
x10x0000b	取差分数据	ADC0H:ADC0L	无
x11x0000b	取差分数据和 ADC1 数据	ADC0H:ADC0L	ADC1H:ADC1L

表 6.1 DMA0 指令一览表

6.3 XRAM 寻址和配置

DMA 接口可以被配置为访问片内或片外 XRAM。DMA 控制逻辑对片内 XRAM 的任何写操作只能发生在处理器核不访问片内 XRAM 之时。这就保证了 DMA 不干扰处理器的指令时序。

对片外 XRAM 的访问(仅 C8051F060/2/4/6)受 DMA0CF(DMA 配置寄存器,见图 6.5)中 DMA0HLT 位的控制。当 DMA0HLT 位为'0'时,DMA 可以控制片外 XRAM;当 DMA0HLT 位为'1'时,处理器完全控制片外 XRAM。当处理器核和 DMA 接口都请求访问片外 XRAM 数据空间时,DMA0HLT 位应由软件控制。在将 DMA0HLT 位置'1'之前,软件应检查 DMA0XBY 位,以确保 DMA 不在访问片外 XRAM。当 DMA0HLT 位为'0'时,处理器核不能访问片外 XRAM。 处理器会继续访问,就像能够执行所期望的存储器访问一样,但数据不能被写入片外 XRAM,也不能从片外 XRAM 读出数据。当处理器核结束对片外 XRAM 的访问后,软件应将 DMA0HLT 位重新设置为'0',将控制权交还给 DMA 接口。在向片外 XRAM 写数据之前,DMA 控制逻辑将等待直到 DMA0HLT 为'0'。如果在前面的数据尚未被写入时,又有新数据变为可用,则会发生溢出,新数据可能丢失。

数据地址指针寄存器(DMA0DSH 和 DMA0DSL)含有 DMA 接口要写入数据的 16 位 XRAM 地址。当 DMA 第一次被使能时,DMA 数据地址指针寄存器被初始化为 DMA 数据地址起始寄存器(DMA0DAH 和 DMA0DAL)中的值。在每次 DMA 接口数据写操作后,数据地址指针寄存器会自动加 2 或 4。

6.4 指令执行方式 0

当 DMA 接口开始一个操作周期时,DMA 指令边界寄存器(DMA0BND,见图 6.8)中的地址被装入到 DMA 指令状态寄存器(DMA0ISW,见图 6.9)中。指令被从指令缓冲器中取出,DMA 控制逻辑等待 ADC 的数据。DMA 每次执行一条指令,然后将 DMA0ISW 加 1,使其指向下一条指令的地址。如果当前 DMA 指令是操作结束指令,则指令状态寄存器被复位为指令边界寄存器的值。如果操作结束指令中的连续转换位(位 7,CCNV)被置'1',则循环计数器被忽略,DMA 将继续无限期地执行指令。当 CCNV 被设置为'0'时,循环计数器(寄存器 DMA0CSH 和 DMA0CSL)减 1,DMA 将继续执行指令,直到循环计数器减到 0x0000 为止。循环计数器在 DMA 操作开始时被初始化为循环计数器极限寄存器(DMA0CTH 和 DMA0CTL)中的值。图 6.2 给出了一个方式 0 操作的例子。





图 6.2 DMA 方式 0 操作

6.5 指令执行方式 1

当 DMA 接口开始一个操作周期时, DMA 指令边界寄存器(DMA0BND, 见图 6.8)中的地址 被装入到 DMA 指令状态寄存器 (DMA0ISW, 见图 6.9) 中。指令被从指令缓冲器中取出, DMA 控制逻辑等待 ADC 的数据。在一条指令结束时,循环计数器(寄存器 DMA0CSH 和 DMA0CSL) 减 1, 指令将被重复执行, 直到循环计数器减到 0x0000 为止。然后循环计数器被复位为循环计数器 极限寄存器(DMA0CTH 和 DMA0CTL)中的值, DMA将 DMA0ISW 加 1,使其指向下一条指令 的地址。如果当前 DMA 指令是操作结束指令,则指令状态寄存器被复位为指令边界寄存器的值。 如果操作结束指令中的连续转换位(位7, CCNV)被置'1',则 DMA将继续执行指令。如果 CCNV 被设置为'0', DMA将在此时停止执行指令。图 6.3 给出了一个方式 1 操作的例子。



新华龙电子有限公司 电话: 0755-83645240 83645242 传真: 0755-83645243

6.6 中断源

DMA 接口包含多个中断源,其中有些可以被单独使能,以便在必要时产生中断。DMA 控制寄存器(DMA0CN,见图 6.4)和 DMA 配置寄存器(DMA0CF,见图 6.5)含有 DMA 中断源的使能位和标志。当一个中断被使能并且发生了中断条件时,将产生 DMA 中断(EIE2.7 被置'1')。

能产生 DMA0 中断的 DMA 标志为:

- 1. 当所有 DMA 操作都已完成,并且 DMA 接口空闲时,DMA 操作结束(DMA0CN.6,DMA0INT)事件发生。
- 2. 当 DMA 接口不能访问 XRAM 的时间持续两个 ADC1 转换周期时, ADC1 数据溢出错误 (DMA0CN.4, DMA0DE1) 发生。该标志指示至少有一个 ADC1 转换结果被丢弃。
- 3. 当 DMA 接口不能访问 XRAM 的时间持续两个 ADC0 转换周期时, ADC0 数据溢出错误 (DMA0CN.3, DMA0DE0) 发生。该标志指示至少有一个 ADC0 转换结果被丢弃。
- 4. 当 ADC0 的数据变为可用,而 DMA 尚未将先前的结果写入 XRAM 时,ADC1 数据溢出警告(DMA0CN.1,DMA0DO1)发生。可以用数据溢出警告使能位(DMA0CN.2,DMA0DOE)来使能或禁止该中断源。
- 5. 当 ADC1 的数据变为可用,而 DMA 尚未将先前的结果写入 XRAM 时,ADC0 数据溢出警告(DMA0CN.0,DMA0DO0)发生。可以用数据溢出警告使能位(DMA0CN.2,DMA0DOE)来使能或禁止该中断源。
- 6. 当循环计数器达到循环计数极限值时,循环计数器溢出(DMA0CF.2, DMA0CI)事件发生。可以用循环计数器溢出中断使能位(DMA0CF.3, DMA0CIE)来使能或禁止该中断源。
- 7. 当执行到指令缓冲器中的操作结束指令时,操作结束(DMA0CF.0, DMA0EO)事件发生。可以用操作结束中断使能位(DMA0CF.1, DMA0EOE)来使能或禁止该中断源。

6.7 数据缓冲器溢出警告和错误

当使用 DMA 接口时,从 ADC 到 XRAM 的数据路径是双缓冲的。当 ADC 完成一次数据转换时,数据首先进入 ADC 数据寄存器。如果 DMA 的数据缓冲器为空,则转换结果被立即写入相应 ADC 的 DMA 内部数据缓冲器。一有机会,DMA 内部数据缓冲器中的数据就被写入 XRAM (见"6.3 XRAM 寻址和配置")。在缓冲区中的数据被写入到 XRAM 之前,ADC 数据寄存器中的转换结果不能被复制到 DMA 数据缓冲器。当一次转换结束,但 DMA 数据缓冲器不为空时,溢出警告标志被置"1"。如果第二个转换数据字在 DMA 数据缓冲器被写入 XRAM 之前变为可用,则 ADC 数据寄存器中的数据被新数据字覆盖,此时数据溢出错误标志被置"1"。

SFR 页:	3							
SFR 典: SFR 地址:	-	(位寻址)						
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	复位值
				DMA0DE0				00000000
位7	位6	位5	位4	位3	位2	位1	位0	
位 7:	DMA0EN	: DMA0	使能位					
	写:							
	0: 停止 I	MA0 操作						
	1: 开始 I	DMA0 操作	= 0					
	读:							
	0: DMA() 空闲。						
	1: DMA(操作正在	进行。					
位 6:		Γ: DMA0		–				
) 尚未完成						
	1: DMA() 操作结束	。该位必	须用软件清	i '0'。			
位 5:		D: DMA0						
) 将工作在						
) 将工作在						
位 4:		1: ADC1		错误标志				
		E ADC1 数						
	1:发生了	~ADC1数	据溢出,	ADC1 的数	:据丢失。ì	亥位必须用	软件清'	0'.
位 3:	DMA0DE	0: ADC0	数据溢出	错误标志				
	0: 未发生	E ADC0 数	据溢出。					
	1: 发生了	ADC0 数	据溢出,	ADC0 的数	摇丢失。i	亥位必须用	软件清'	0'.
位 2:	DMA0DC	E: 数据溢	盆出警告中	断使能位				
	0: 禁止對	女据溢出警	告中断。					
	1: 使能数	女据溢出警	告中断。					
位 1:	DMA0DC	1: ADC1	数据溢出	警告标志。				
<u></u>		E ADC1 数						
	,			DMA 尚未	将先前的数	数据写入 X	RAM。该	6位必须用
	软件清'		— 4	, ,	14201141142	× • • • • • • • • • • • • • • • • • • •		.,
位 0:	DMA0DC	0: ADC0	数据溢出	警告标志。				
		E ADC0 数						
				DMA 尚未	将先前的数	数据写入 X	RAM。该	(位必须用
	软件清'	0'.		,				

图 6.4 DMA0CN: DMA0 控制寄存器

SFR 页: 3 SFR 地址: 0xF8 (可位寻址)

R/W	R	R/W	R/W	R/W	R/W	R/W	R/W	复位值
DMA0HLT	DMA0XBY	-	-	DMA0CIE	DMA0CI	DMA0EOE	DMA0EO	00000000
位7	位6	位5	位4	位3	位2	位1	位0	=

- 位 7: DMA0HLT: DMA0 暂停访问片外 XRAM 控制位(仅 C8051F060/2/4/6)
 - 0: DMA0 可以随时访问片外 XRAM。
 - 1: 处理器可以随时访问片外 XRAM, DMA0 只有等到该位为'0'时才能写片外 XRAM。
- 位 6: DMA0XBY: 片外 XRAM 忙标志(仅 C8051F060/2/4/6)
 - 0: DMA0 不在访问片外 XRAM。
 - 1: DMA0 正在访问片外 XRAM。
- 位 5-4: 保留。写 00b。
- 位 3: DMA0CIE: 循环计数器溢出中断使能位
 - 0: 禁止循环计数器溢出中断。
 - 1: 允许循环计数器溢出中断。
- 位 2: DMA0CI: 循环计数器溢出标志
 - 0: 循环计数器未发生溢出。
 - 1: 循环计数器发生了溢出。该位必须用软件清'0'。
- 位 1: DMA0EOE: 操作结束中断使能位
 - 0: 禁止操作结束中断。
 - 1: 允许操作结束中断。
- 位 0: DMA0EO: 操作结束标志
 - 0: 未收到操作结束指令。
 - 1: 收到了操作结束指令。该位必须用软件清'0'。

图 6.5 DMA0CF: DMA0 配置寄存器

SFR 页: SFR 地址: 0xDD R/W R/W R/W 复位值 R/W R/W R/W 00000000 位7 位6 位5 位4 位3 位2 位1 位0 未使用。 位 7-6: 位 5-0: DMA0 指令写(或读)地址。当写或读 DMA0IDT 时,该寄存器自动加 1,指 向下一个指令地址。

图 6.6 DMA0IPT: DMA0 指令写地址寄存器

CED E	3							
5111 500	-							
SFR 地址:		D /III	D/III	D/W/	D/W	D/III	D /III	有片片
R/W	R	R/W	R/W	R/W	R/W	R/W	R/W	_ 复位值
CCNV	DIFFSEL	ADC1EN	ADC0EN	-	-	-	-	XXXXXXXX
位7	位6	位5	位4	位3	位2	位1	位0	
位 7 :	CCNV: i	车续转换 控	的制位					
•	0: 禁止達	生结结捣						
			15 TT 11 11/1 1	717 // bb \ 1. b-	-6.1.16.16			
	1: 使能足	连续转换。	循坏计数	器的值被忽	略,转换组	继续进行。		
位 6:	DIFFSEL	等待差分	分方式的数	·据				
<u></u>		• • • — •		ΨH				
		诗读取差分						
	1: 等待差		并写入 XI	RAM_{\circ}				
位 5:	ADC1EN	· 等待 AT	C1 的数据	1				
pr. 2.				•				
			C1 的数据。					
	1: 等待 A	ADC1 的数	(据,并写》	λ XRAM∘				
台 4	ADCOEN	垒结 ΛΓ	C0 的数据	4				
位 4:	ADCUEN	: 守付 AL	んし 的剱姫	1				

该寄存器指向一个特定的 RAM 地址,因此其复位值是不确定的。

有关 DMA 指令字的详细信息见 "6.2 DMA0 指令格式"。

0: 不等待读取 ADC0 的数据。

据被写入 XRAM。

保留。写 0000b。

位 3-0:

图 6.7 DMA0IDT: DMA0 指令写数据寄存器

1: 等待 ADC0 的数据,并写入 XRAM。如果 DIFFSEL 也为'1',则只有差分数

SFR 页: SFR 地址: 0xFD R/W R/W R/W R/WR/W R/W 复位值 R 00000000 位7 位6 位5 位4 位3 位2 位1 位0 未使用。 位 7-6: 位 5-0: 执行 DMA 指令时的 DMA0 指令起始地址。

图 6.8 DMA0BND: DMA0 指令边界地址寄存器

SFR 页: 3 SFR 地址: 0xFE R/W R/W R/W R/W R/W R/W 复位值 R R 00000000 位7 位6 位5 位4 位3 位2 位1 位.0 位 7-6: 未使用。 位 5-0: 含有当前被执行的 DMA0 指令的地址。

图 6.9 DMA0ISW: DMA0 指令状态寄存器

SFR 页: SFR 地址: 0xDA 复位值 R/W R/W R/W R/W R/W R/W R/W R/W 00000000 位7 位6 位5 位4 位3 位2 位1 位0 DMA0 起始地址高字节 位 7-0:

图 6.10 DMA0DAH: DMA0 数据起始地址高字节寄存器

SFR 页: SFR 地址: 0xD9 复位值 R/W R/W R/W R/W R/W R/W R/W R/W 00000000 位7 位6 位5 位4 位3 位2 位1 位0 位 7-0: DMA0 起始地址低字节

图 6.11 DMA0DAL: DMA0 数据起始地址低字节寄存器

SFR 页: SFR 地址: 0xDC R/WR/W R/W R/W R/W R/W R/W R/W复位值 00000000 位7 位6 位5 位4 位3 位2 位1 位0 位 7-0: DMA0 地址指针高字节

图 6.12 DMA0DSH: DMA0 数据地址指针高字节寄存器

SFR 页: SFR 地址: 0xDB R/W 复位值 R/W R/W R/W R/W R/W R/W R/W 00000000 位7 位6 位.5 位4 位3 位2 位1 位0 DMA0 地址指针低字节 位 7-0:

图 6.13 DMA0DSL: DMA0 数据地址指针低字节寄存器

SFR 页: SFR 地址: 0xFA 复位值 R/W R/W R/W R/W R/W R/W R/W R/W 00000000 位7 位6 位5 位4 位3 位2 位1 位0

位 7-0: DMA0 循环计数器极限值高字节

图 6.14 DMA0CTH: DMA0 循环计数器极限值高字节寄存器

SFR 页: 3 SFR 地址: 0xF9

复位值 R/W R/W R/W R/W R/W R/W R/W R/W 00000000 位7 位6 位5 位4 位3 位2 位1 位0

位 7-0: DMA0 循环计数器极限值低字节

图 6.15 DMA0CTL: DMA0 循环计数器极限值低字节寄存器

SFR 页: 3 SFR 地址: 0xFC

R/WR/W R/W R/W R/W R/W R/W R/W复位值 00000000 位7 位6 位5 位4 位3 位2 位1 位0

位 7-0: DMA0 循环计数器高字节

图 6.16 DMA0CSH: DMA0 循环计数器高字节寄存器

SFR 页: 3 SFR 地址: 0xFB

R/W 复位值 R/W R/W R/W R/W R/W R/W R/W 00000000位7 位6 位.5 位4 位3 位2 位1 位0

位 7-0: DMA0 循环计数器低字节

图 6.17 DMA0CSL: DMA0 循环计数器低字节寄存器

7. 10 位 ADC(ADC2,C8051F060/1/2/3)

C8051F060/1/2/3 的 ADC2 子系统包括一个 9 通道的可编程模拟多路选择器 (AMUX2),一个可编程增益放大器 (PGA0) 和一个 200ksps、10 位分辨率的逐次逼近寄存器型 ADC,ADC 中集成了跟踪保持电路和可编程窗口检测器 (见图 7.1 的原理框图)。AMUX2、数据转换方式及窗口检测器都可用软件通过图 7.1 所示的特殊功能寄存器来控制。ADC2 可以工作在单端方式或差分方式,可被配置为测量端口 1 任一引脚的输入或温度传感器的输出。只有当 ADC2 控制寄存器(ADC2CN)中的 AD2EN 位被置 '1'时 ADC2 子系统才被允许工作。当 AD2EN 位为 '0'时,ADC2 子系统处于低功耗关断方式。




图 7.1 10 位 ADC2 功能框图

7.1 模拟多路开关

模拟多路器(AMUX2)选择去 ADC 的输入,允许以单端或差分方式测量端口 1 上的任何引脚输入。片内温度传感器可以被选择为一个单端输入。用图 7.5 和图 7.6 中介绍的 AMX2CF 和 AMX2SL 寄存器配置和选择 ADC2 输入通道。在单端方式,对所选引脚的测量是相对于 AGND 的。在差分方式,测量的是所选差分对两个输入的差值。差分测量的极性取决于 AMX2SL 中 AMX2AD3~0 位的设置。例如,如果引脚 AIN2.0 和 AIN2.1 被配置为差分测量(AIN01IC = 1),且 AMX2AD3~0 = 0000b,则 ADC 将测量电压(AIN2.0 – AIN2.1)。如果 AMX2AD3~0 = 0001b,则 ADC 将测量同一个电压,但极性相反(AIN2.1 – AIN2.0)。

单端方式和差分方式的转换码格式不同。在每次转换结束后,寄存器 ADC2H 和 ADC2L 含有 ADC 输出转换码的高字节和低字节。数据存放格式可以是左对齐或右对齐,取决于 AD2LJST (ADC2CN.0)位的设置。在单端方式,转换码为 10 位无符号整数。输入测量范围为 0 ~ VREF*1023/1024。下表给出了右对齐和左对齐的转换码示例。ADC2H 和 ADC2L 寄存器中未使用的位被置'0'。


输入电压	右对齐 ADC2H:ADC2L (AD2LJST=0)	左对齐 ADC2H:ADC2L (AD2LJST=1)
VREF * (1023/1024)	0x03FF	0xFFC0
VREF* (512/1024)	0x0200	0x8000
VREF * (256/1024)	0x0100	0x4000
0	0x0000	0x0000

在差分方式,转换码为 10 位有符号整数 (2 的补码)。输入测量范围为 -VREF~VREF*511/512。下表给出了右对齐和左对齐的转换码示例。对于右对齐数据,ADC2H 中未用的高位 (MSBs) 为数据字的符号扩展位。多余左对齐数据,ADC2L 寄存器中未使用的低位 (LSBs) 被置 '0'。

输入电压	右对齐 ADC2H:ADC2L (AD2LJST=0)	左对齐 ADC2H:ADC2L (AD2LJST=1)
VREF * (511/512)	0x01FF	0x7FC0
VREF* (256/512)	0x0100	0x4000
0	0x0000	0x0000
-VREF * (256/512)	0xFF00	0xC000
-VREF	0xFE00	0x8000

关于 ADC2 输入配置的重要注意事项:被选择为 ADC2 输入的引脚应被配置为模拟输入。为将端口1引脚配置为模拟输入,要将寄存器 P1MDIN 中的对应位置'1'。在交叉开关为外设分配引脚时,用作 ADC2 输入的端口1引脚被跳过。有关端口 I/O 配置的详细信息见"18.端口输入/输出"。

温度传感器的传输函数示于图 7.2。当温度传感器被选中(用 AMX0SL 中的 AMX0AD3-0)时,其输出电压(V_{TEMP})是 ADC2 的单端输入。传输函数的斜率和偏移值见表 7.1



7.2 ADC 的工作方式

ADC2 的最高转换速度为 200ksps, 其转换时钟来源于系统时钟分频, 分频值保存在寄存器 ADC2CF 的 AD2SC 位(系统时钟/(AD2SC+1), $0 \le$ AD2SC \le 31)。ADC2 的转换时钟频率不应大于 3 MHz

7.2.1 启动转换

有 4 种转换启动方式,由 ADC2CN 中的 ADC2 启动转换方式位(AD2CM1,AD2CM0)的状态决定。转换触发源有:

- 1. 向 ADC2CN 的 AD2BUSY 位写 1;
- 2. 定时器 3 溢出 (即定时的连续转换):
- 3. 外部 ADC 转换启动信号 CNVSTR2 的上升沿 (由交叉开关分配的引脚);
- 4. 定时器 2 溢出 (即定时的连续转换)。


当 CNVSTR2 被用作转换启动源时,它必须在交叉开关中被使能,对应的引脚必须被配置为漏极开路、高阻方式(有关端口 I/O 配置的详细信息见"18.端口输入/输出")。

向 AD2BUSY 位写'1'提供了一种用软件命令控制转换的方式。AD2BUSY 位在转换期间被置'1',转换结束后复'0'。AD2BUSY 位的下降沿触发中断(当被允许时)并将 ADC2 中断标志 AD2INT 置'1'。注意: 当查询 ADC 转换是否结束时,应查询 ADC2 中断标志(AD2INT)。当 AD2INT 位为逻辑'1'时,ADC2 数据寄存器 ADC2H 和 ADC2L 中的转换数据有效。当使用定时器 2 或定时器 3 溢出作为转换启动源时,如果定时器工作于 8 位方式,则使用低字节溢出;如果定时器工作于 16 位方式,则使用高字节溢出。有关定时器配置的详细信息见"24. 定时器"。

7.2.2 跟踪方式

寄存器 ADC2CN 中的 AD2TM 位控制 ADC2 的跟踪保持方式。在缺省状态,除了转换期间之外 ADC2 输入被连续跟踪。当 AD2TM 位为逻辑'1'时,ADC2 工作在低功耗跟踪保持方式。在该方式下,每次转换之前都有 3 个 SAR 时钟的跟踪周期(在启动转换信号有效之后)。当 CNVSTR2 信号用于在低功耗跟踪保持方式启动转换时,ADC2 只在 CNVSTR2 为低电平时跟踪;在 CNVSTR2 的上升沿开始转换(见图 7.3)。当整个芯片处于低功耗待机或休眠方式时,跟踪可以被禁止(关断)。当 AMUX 的设置频繁改变时,低功耗跟踪保持方式也非常有用,可以保证建立时间需求得到满足(见"7.3.3 建立时间要求")。

A. 使用外部触发源的ADC2转换时序



A. 使用内部触发源的ADC2转换时序




图 7.4 ADC2 跟踪和转换时序示例

7.2.3 建立时间要求

在进行一次精确的转换之前,需要有一个最小的跟踪时间。该跟踪时间由 ADC2 模拟多路器的电阻、ADC2 采样电容、外部信号源阻抗及所要求的转换精度决定。注意:在低功耗跟踪方式,每次转换启动后需要用三个 SAR 时钟跟踪。对于大多数应用,三个 SAR 时钟可以满足跟踪需要。

图 7.4 给出了单端和差分方式下等效的 ADC2 输入电路。注意:这两种等效电路的时间常数完全相同。对于一个给定的建立精度 (SA),所需要的 ADC2 建立时间可以用方程 7.1 估算。当测量温度传感器的输出时, R_{TOTAL} 减小为 R_{MUX} 。最小建立/跟踪时间要求见表 7.1。

方程 7.2 ADC2 建立时间要求

$$t = \ln\left(\frac{2^n}{SA}\right) \times R_{TOTAL} C_{SAMPLE}$$

其中:

SA 是建立精度,用一个 LSB 的分数表示 (例如,建立精度 0.25 对应 1/4 LSB)

t 为所需要的建立时间,以秒为单位

R_{TOTAL}为 A MUX2 电阻与外部信号源电阻之和

n 为 ADC2 的分辨率,用比特表示(10)。




图 7.4 ADC2 等效输入电路

SFR 页: 2 SFR 地址: 0xBA

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	复位值
-	-	-	-	AIN67IC	AIN45IC	AIN23IC	AIN01IC	00000000
位.7	位.6	位.5	位.4	位3	位2	位1	位.0	_

位 7-4: 未使用。读 = 0000b; 写 = 忽略

位 3 AIN67IC: AIN2.6、AIN2.7 输入对配置位

0: AIN2.6 和 AIN2.7 为独立的单端输入

1: AIN2.6, AIN2.7 为差分输入对

位 2 AIN45IC: AIN2.4、AIN2.5 输入对配置位

0: AIN2.4 和 AIN2.5 为独立的单端输入

1: AIN2.4, AIN2.5 为差分输入对

位 1 AIN23IC: AIN2.2、AIN2.3 输入对配置位

0: AIN2.2 和 AIN2.3 为独立的单端输入

1: AIN2.2, AIN2.3 为-差分输入对

位 0 AIN01IC: AIN2.0、AIN2.1 输入对配置位

0: AIN2.0 和 AIN2.1 为独立的单端输入

1: AIN2.0, AIN2.1 为差分输入对

注:对于被配置成差分输入的通道,ADC2 数据字格式为 2 的补码。差分测量的极性由 AMX2SL 的设置决定。

图 7.5 AMX2CF: AMUX2 配置寄存器

SFR 页: 2 SFR 地址: 0xBB

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W复位值	1
-	-	-	•	AMX0AD3	AMX0AD2	AMX0AD1	AMX0AD0 000000	000
位7	位6	位5	位4	位3	位2	位1	位0	

位 7-4: 未使用。读 = 0000b; 写 = 忽略

位 3-0: AMX0AD3-0: AMUX2 地址位

0000-1111b: 根据下表选择 ADC 输入

AMX2AD3-0	单端测量		AMX2AD3-0	差分测量	
0000	AIN2.0	AIN01IC = 0	0000	+(AIN2.0) – (AIN2.1)	AIN01IC = 1
0001	AIN2.1	AINUTIC – U	0001	+(AIN2.1) – (AIN2.0)	AINUIIC – I
0010	AIN2.2	AIN23IC = 0	0000	+(AIN2.2) – (AIN2.3)	AIN23IC = 1
0011	AIN2.3	AIN23IC - 0	0001	+(AIN2.3) – (AIN2.2)	AIN23IC - I
0100	AIN2.4	ADMASIC O	0000	+(AIN2.4) – (AIN2.5)	ADMASIC 1
0101	AIN2.5	AIN45IC = 0	0001	+(AIN2.5) – (AIN2.4)	AIN45IC = 1
0110	AIN2.5	AINICTIC - 0	0000	+(AIN2.6) – (AIN2.7)	ADM/71C = 1
0111	AIN2.7	AIN67IC = 0	0001	+(AIN2.7) – (AIN2.6)	AIN67IC = 1
1xxx	温度传感器		1xxx	-	

图 7.6 AMX2SL: AMUX2 通道选择寄存器

SFR 页: 2 SFR 地址: 0xBC

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	复位值
AD0SC4	AD0SC3	AD0SC2	AD0SC1	AD0SC0	-	-	-	11111000
位7	位6	位5	位4	位3	位2	位1	位0	_

位 7-3: AD2SC4-0: ADC2 SAR 转换时钟周期控制位

SAR 转换时钟来源于系统时钟,由下面的方程给出,其中 ADSC 表示 AD2SC4-0 中保持的 5 位数值。SAR 时钟配置要求见表 7.1。

$$ADSC = \frac{SYSCLK}{CLK_{SAR}} - 1$$

位 2-0: 未用。读 = 000b; 写 = 忽略。

图 7.7 ADC2CF: ADC2 配置寄存器

SFR 页: 2 SFR 地址: 0xBF

SFR 页:

R/W	复位值							
								00000000
位7	位6	位5	位4	位3	位2	位1	位0	

位 7-0: ADC2 数据字高字节。

当 AD2LJST=0: 位 7-2 为位 1 的符号扩展位。位 1-0 是 10 位 ADC2 数据字的 章 2 位

高 2 位。

当 AD2LJST=1: 位 7-0 为 10 位 ADC2 数据字的高 8 位。

图 7.8 ADC2H: ADC2 数据字 MSB 寄存器

SFR 地址: 0xBE R/W R/W R/W R/W R/WR/W R/WR/W 复位值 00000000 位7 位6 位.5 位4 位3 位2 位1 位0

位 7-0: ADC2 数据字低字节。

当 AD2LJST=0: 位 7-0 是 10 位 ADC 数据字的低 8 位。

当 AD2LJST=1: 位 7-6 是 10 位 ADC 数据字的低 2 位。位 5-0 读出值总是为

 $0 \circ$

图 7.9 ADC2L: ADC2 数据字 LSB 寄存器

SFR 页: 2

SFR 地址: 0xE8 (可位寻址)

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	复位值
AD2EN	AD2TM	AD2INT	AD2BUSY	AD2CM1	AD2CM0	AD2WINT	AD2LJST	00000000
位7	位6	位5	位4	位3	位2	位1	位0	-

- 位 7: AD2EN: ADC2 使能位
 - 0: ADC2 禁止。ADC2 处于低耗停机状态。
 - 1: ADC2 使能。ADC2 处于活动状态,并准备转换数据。
- 位 6: AD2TM: ADC2 跟踪方式位
 - 0: 正常跟踪方式: 当 ADC2 被使能时,除了转换期间之外一直处于跟踪方式。
 - 1: 低功耗跟踪方式: 由 ADSTM1-0 定义跟踪方式。
- 位 5: AD2INT: ADC2 转换结束中断标志

该标志必须用软件清'0'。

- 0: 从最后一次将该位清 0 后, ADC2 还没有完成一次数据转换。
- 1: ADC2 完成了一次数据转换。
- 位 4: AD2BUSY: ADC2 忙标志位

读:

- 0: ADC2 转换结束或当前没有正在进行的数据转换。AD2INT 在 AD2BUSY 的下降沿被置'1'。
- 1: ADC2 正在进行转换。

写:

- 0: 无作用
- 1: 若 ADSTM2-0=000b 则启动 ADC2 转换。
- 位 3-2: AD2CM2-0: ADC2 转换启动方式选择位。

如果 AD2TM = 0:

- 00: 每次向 AD2BUSY 写 1 时启动 ADC2 转换。
- 01: 定时器 3 溢出启动 ADC2 转换。
- 10: 外部 CNVSTR2 上升沿启动 ADC2 转换。
- 11: 定时器 2 溢出启动 ADC2 转换。

如果 AD2TM = 1:

- 00: 向 AD2BUSY 写 1 时启动跟踪,持续 3 个 SAR 时钟,然后进行转换。
- 01: 定时器 3 溢出启动跟踪,持续 3 个 SAR 时钟,然后进行转换。
- 10: 只有当 CNVSTR2 输入为逻辑低电平时 ADC2 跟踪,在 CNVSTR2 的上升沿开始转换。
- 11: 定时器 2 溢出启动跟踪,持续 3 个 SAR 时钟,然后进行转换。
- 位 1: AD2WINT: ADC2 窗口比较中断标志。

该位必须用软件清0。

- 0: 自该标志被清除后未发生过 ADC2 窗口比较匹配。
- 1: 发生了 ADC2 窗口比较匹配。
- 位 0: AD2LJST: ADC2 数据左对齐选择位。
 - 0: ADC2H:ADC2L 寄存器数据右对齐。
 - 1: ADC2H:ADC2L 寄存器数据左对齐。

图 7.10 ADC2CN: ADC2 控制寄存器

7.3 ADC2 可编程窗口检测器

ADC2 可编程窗口检测器不停地将 ADC2 的输出与用户编程的极限值进行比较,并在检测到越限条件时通知系统控制器。这在一个中断驱动的系统中尤其有效,既可以节省代码空间和 CPU 带宽又能提供快速响应时间。窗口检测器中断标志(ADC2CN 中的 AD2WINT 位)也可被用于查询方式。参考字的高和低字节被装入到 ADC2 下限(大于)和 ADC2 上限(小于)寄存器(ADC2GTH、ADC2GTL、ADC2LTH 和 ADC2LTL)。窗口检测器标志既可以在测量数据位于用户编程的极限值以内时有效,也可以在测量数据位于用户编程的极限值以内时有效,也可以在测量数据位于用户编程的极限值以外时有效,这取决于 ADC2GTx 和 ADC2LTx 寄存器的编程值。





图 7.11 ADC2GTH: ADC2 下限数据高字节寄存器

SFR 页: SFR 地址:	2 0xC4							
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	复位值
								11111111
位7	位6	位5	位4	位3	位2	位1	位0	
位 7-0:	ADC2下	限(大于))数据字的	的低字节				

图 7.12 ADC2GTL: ADC2 下限数据低字节寄存器

SFR 页: SFR 地址: 0xC7 复位值 R/W R/WR/WR/W R/W R/W R/W R/W 00000000 位4 位7 位6 位5 位3 位2 位1 位0 位 7-0: ADC2 上限(小于)数据字的高字节

图 7.13 ADC2LTH: ADC2 上限数据高字节寄存器



图定义 7.14 ADC2LTL: ADC2 上限数据低字节寄存器

7.3.1 单端方式下的窗口检测器

图 7.15 给出了单端方式、数据右对齐时窗口比较的两个例子,这里假设 ADC2LTH:ADC2LTL = 0x0080(128d),ADC2GTH:ADC2GTL = 0x0040(64d)。在单端方式,输入电压变化范围(相对于AGND)是 0~VREF*(1023/1024),转换码为 10 位无符号整数。在左侧的例子中,如果 ADC2 转换字(ADC2H:ADC2L)位于由 ADC2GTH:ADC2GTL 和 ADC2LTH:ADC2LTL 定义的范围之内(即0x0040<ADC2H:ADC2L<0x0080),则会产生 AD2WINT 中断。在右侧的例子中,如果 ADC2 转换字(ADC2H:ADC2L)位于由 ADC2GTH:ADC2GTL 和 ADC2LTH:ADC2LTL 定义的范围之外(即ADC2H:ADC2L <0x0040 或 ADC2H:ADC2L >0x0080),则会产生 AD2WINT 中断。图 7.16 给出了相同比较值情况下左对齐数据的例子。




图 7.15 ADC2 窗口中断示例: 右对齐的单端数据




图 7.16 ADC2 窗口中断示例: 左对齐的单端数据

7.3.2 差分方式下的窗口检测器

图 7.17 给出了差分方式、数据右对齐时窗口比较的两个例子,这里假设 ADC2LTH:ADC2LTL = 0x0040(64d),ADC2GTH:ADC2GTL = 0xFFFF(-1d)。在差分方式,两个输入引脚之间的可测量电压变化范围是-VREF ~ VREF*(511/512),输出转换码为 10 位有符号整数(2 的补码)。在左侧的例子中,如果 ADC2 转换字(ADC2H:ADC2L)位于由 ADC2GTH:ADC2GTL 和 ADC2LTH:ADC2LTL定义的范围之内(即 0xFFFF<ADC2H:ADC2L<0x0040),则会产生 AD2WINT 中断。在右侧的例子中,如果 ADC2 转换字(ADC2H:ADC2)位于由 ADC2GTH:ADC2GTL 和 ADC2LTH:ADC2LTL定义的范围之外(即 ADC2H:ADC2L <0xFFFF或 ADC2H:ADC2L >0x0040),则会产生 AD2WINT中断。图 7.18 给出了相同比较值情况下左对齐数据的例子。




图 7.17 ADC2 窗口中断示例: 右对齐的差分数据




图 7.18 ADC2 窗口中断示例: 左对齐的差分数据

表 7.1 ADC2 电气特性

VDD=3.0V, AV+=3.0V, VREF=2.40V(REFSL=0), -40°C~+85°C(除非特别说明)

参 数	条件	最小值	典型值	最大值	单 位
直流精度					
分辨率			10		位
积分非线性			±0.5	±1	LSB
微分非线性	保证单调		±0.5	±1	LSB
偏移误差		-12	1	12	LSB
满度误差	差分方式	-15	-5	5	LSB
偏移温度系数			3.6		ppm/℃
动态性能(10kHz 正弦	玄波输入,低于满度值 1dB, 20	0ksps)			
信号与噪声失真比		53	55.5		dB
总谐波失真	到 5 次谐波		-67		dB
有效动态范围			78		dB
转换速率					
最大 SAR 时钟频率				3	MHz
转换时间(SAR 时钟)		10			周期
跟踪/保持捕获时间		300			ns
转换速率				200	ksps
模拟输入					
电压转换范围	单端方式(AIN+ - AGND) 差分方式(AIN+ - AIN-)	0 -VREF		VREF VREF	V V
相对于 AGND 的绝 对引脚电压	单端方式或差分方式	AGND		AV+	V
输入电容			5		pF
温度传感器					
非线性			±0.2		$^{\circ}\mathbb{C}$
偏移	温度 =0℃		776		mV
偏移误差(注1)	温度 =0℃		±8.9		mV
斜率(增益)			2.89		mV/ ℃
斜率误差(注1)			±63		μ V / ℃
电源指标					
电源电流(AV+给 ADC供电)	工作状态,200ksps		400	900	μА
电源抑制比			±0.3		mV/V
注 1:表示偏离平均	月值1个标准差。				

8. 12 位电压输出 DAC (仅 C8051F060/1/2/3)

C8051F060/1/2/3 器件内部有两个 12 位电压方式数/模转换器 (DAC)。每个 DAC 的输出摆幅均为 0V 到 (VREF-1LSB),对应的输入码范围是 0x000 到 0xFFF。可以用对应的控制寄存器 DAC0CN 和 DAC1CN 使能/禁止 DAC0 和 DAC1。在被禁止时,DAC 的输出保持在高阻状态,DAC 的供电电流降到 $1\mu A$ 或更小。每个 DAC 的电压基准在 VREFD(C8051F060/2)或 VREF2(C8051F061/3)引脚提供。有关配置 DAC 电压基准的详细信息,见"9. 电压基准 2(C8051F060/2)"或"10. 电压基准 2(C8051F061/3)"。注意:为了使用 DAC,BIASE 位必须被置'1'。




图 8.1 DAC 功能框图

8.1 DAC 输出更新

每个 DAC 都具有灵活的输出更新机制,允许无缝的满度变化并支持无抖动输出更新,适合于波形发生器应用。下面的描述都是以 DAC0 为例, DAC1 的操作与 DAC0 完全相同。

8.1.1 根据软件命令更新输出

在缺省方式下 (DAC0CN.[4:3] = '00'),DAC0 的输出在写 DAC0 数据寄存器高字节 (DAC0H) 时更新。注意:写 DAC0L 时数据被保持,对 DAC0 输出没有影响,直到对 DAC0H 的写操作发生。如果向 DAC 数据寄存器写入一个 12 位字,则 12 位的数据字被写到低字节 (DAC0L) 和高字节 (DAC0H) 数据寄存器。在写 DAC0H 寄存器后数据被锁存到 DAC0。因此,如果需要 12 位分辨率,应在写入 DAC0L 之后写 DAC0H。DAC 可被用于 8 位方式,这种情况是将 DAC0L 初始化一个所希望的数值(通常为 0x00),将数据只写入 DAC0H(有关在 16 位 SFR 空间内对 12 位 DAC 数据字格式化的说明见 8.2 节)。

8.1.2 基于定时器溢出的输出更新

在 ADC 转换操作中,ADC 转换可以由定时器溢出启动,不用处理器干预。与之类似,DAC 的输出更新也可以用定时器溢出事件触发。这一特点在用 DAC 产生一个固定采样频率的波形时尤其有用,可以消除中断延迟不同和指令执行时间不同对 DAC 输出时序的影响。当 DAC0MD 位(DAC0CN.[4:3])被设置为'01'、'10'或'11'时,对 DAC 两个数据寄存器(DAC0L 和 DAC0H)的写操作被保持,直到相应的定时器溢出事件(分别为定时器 3、定时器 4 或定时器 2)发生时DAC0H:DAC0L 的内容才被复制到 DAC 输入锁存器,允许 DAC 数据改变为新值。

8.2 DAC 输出定标/调整

在某些情况下,对 DAC0 进行写入操作之前需要对输入数据移位,以正确调整 DAC 输入寄存器中的数据。这种操作一般需要一个或多个装入和移位指令,因而增加软件开销和降低 DAC 的数据通过率。为了减轻这方面的负担,数据格式化功能为用户提供了一种能对数据寄存器 DAC0H 和DAC0L 中的数据格式编程的手段。三个 DAC0DF 位(DAC0CN.[2:0])允许用户在 5 种数据字格式指定一种,见 DAC0CN 寄存器定义。

DAC1 的功能与上述 DAC0 的功能完全相同。表 8.1 给出了 DAC0 和 DAC1 的电气特性。

图 8.2 DAC0H: DAC0 高字节寄存器

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	复位值
L位7	位.6	位5	<u> </u> 位4	位3	位2	<u>位</u> 1	<u></u>	00000000
\ <u>\J\.</u> /	<u> 17.0</u>	<u> 14.3</u>	10.4	<u> 17.3</u>	1.7.2	SF	R 地址: 0: R 页: 0	xD3
位 7-0:	DAC0 数	据字高字	节					

图 8.3 DAC0L: DAC0 低字节寄存器

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	复位值	
位7	位6	位5	位4	位3	位2		位0 R 地址: 0:	_	
位 7-0:	DAC0 数据字低字节								

图 8.4 DACOCN: DACO 控制寄存器

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	复位值
DAC0EN	-	-	DAC0MD1	DAC0MD0	DAC0DF2	DAC0DF1	DAC0DF0	00000000
位7	位6	位5	位4	位3	位2	位1	位0	
						CEI	D +14 +14 O-T	14

SFR 地址: 0xD4 SFR 页: 0

- 位 7: DAC0EN: DAC0 使能位
 - 0: DAC0 禁止。DAC0 输出引脚被禁止,DAC0 处于低功耗停机方式

1: DAC0 使能。DAC0 输出引脚有效; DAC0 处于工作状态。

- 位 6-5: 未用。读 = 00b; 写 = 忽略。
- 位 4-3: DAC0MD1-0: DAC0 方式位。
 - 00: DAC 输出更新发生在写 DAC0H 时。
 - 01: DAC 输出更新发生在定时器 3 溢出时。
 - 10: DAC 输出更新发生在定时器 4 溢出时。
 - 11: DAC 输出更新发生在定时器 2 溢出时。
- DAC0DF2-0: DAC0 数据格式位: 位 2-0:

000: DAC0 数据字的高 4 位在 DAC0H[3:0], 低字节在 DAC0L 中。

DAC0H			DA	C0L		
MSB						LSB

001: DAC0 数据字的高 5 位在 DAC0H[4:0], 低 7 位在 DAC0L[7:1]。

		-
DAC0H	DAC0L	
MSB	LSB	

010: DAC0 数据字的高 6 位在 DAC0H[5:0], 低 6 位在 DAC0L[7:2]。

DAC0H								DAC0L						
MSB											LSB			

011: DAC0 数据字的高 7 位在 DAC0H[6:0], 低 5 位在 DAC0L[7:3]。

				. ,,,,	- ·	*, * .	,] .	1.11	,		- · L] .	
	DAC0H								DAC0L							
,	MSB											LSB				

1xx: 高有效字节在 DAC0H[7:0], 低 4 位在 DAC0L[7:4]。

	DAC0H							DAC0L							
MSB										LSB					

图 8.5 DAC1H: DAC1 高字节寄存器

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	_ 复位值
/2· =	12.0	/->- F	/ A	/ha	/ha	/2-1	Pro	00000000
位7	位6	位5	位4	位3	位2	位1 SF	位0 R 地址: 0:	xD3
							R页: 1	100
A 7 0	D 4 C1 *4	坦ウラウ -	H-					
位 7-0:	DACI 釵	据字高字	ŢJ					

图 8.6 DAC1L: DAC1 低字节寄存器

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	复位值 00000000
位7	位6	位5	位4	位3	位2		位0 R 地址: 0: R 页: 1	
位 7-0:	DAC1 数	据字低字	廿					

图 8.7 DAC1CN: DAC1 控制寄存器

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	复位值
DAC1EN	ı	ı	DAC1MD1	DAC1MD0	DAC1DF2	DAC1DF1	DAC1DF0	00000000
位7	位6	位5	位4	位3	位2	位1	位0	

SFR 地址: 0xD4 SFR 页: 1

位 7: DAC1EN: DAC1 使能位

0: DAC1 禁止。DAC1 输出引脚被禁止,DAC1 处于低功耗停机方式

1: DAC1 使能。DAC1 输出引脚有效, DAC1 处于工作状态。

位 6-5: 未用。读 = 00b; 写 = 忽略

位 4-3: DAC1MD1-0: DAC1 方式位。

00: DAC 输出更新发生在写 DAC1H 时。

01: DAC 输出更新发生在定时器 3 溢出时。

10: DAC 输出更新发生在定时器 4 溢出时。

11: DAC 输出更新发生在定时器 2 溢出时。

位 2-0: DAC1DF2-0: DAC1 数据格式位:

000: DAC1 数据字的高 4 位在 DAC1H[3:0], 低字节在 DAC1L 中。

DAC1H							DAC1L						
		MSB											LSB

001: DAC1 数据字的高 5 位在 DAC1H[4:0], 低 7 位在 DAC1L[7:1]。

DAC1H								DAC1L							
MSB											LSB				

010: DAC1 数据字的高 6 位在 DAC1H[5:0], 低 6 位在 DAC1L[7:2]。

DAC1H	DAC1L
MSB	LSB

011: DAC1 数据字的高 7 位在 DAC1H[6:0], 低 5 位在 DAC1L[7:3]。

			-, -,	*, * .	,,		 ,	,	 	
	DA	C1H					DA	C1L		
MSB								LSB		

1xx: DAC1 数据字的高字节在 DAC1H[7:0], 低 4 位在 DAC1L[7:4]。

	DA	1 H				DA	111		
MSB						LSB			

表 8.1. DAC 电气特性。

VDD=3.0V, AV+=3.0V, VREF=2.40V(REFBE=0), 无输出负载(除非特别说明)

参 数	条件	最小值	典型值	最大值	单 位
静态性能					
分辨率			12		位
积分非线性			±1.5		LSB
微分非线性				±1	LSB
输出噪声	无输出滤波器 100kHz 输出滤波器 10kHz 输出滤波器		250 128 41		μVrms
偏移误差	数据字= 0x014		±3	± 30	mV
偏移误差温度系数			6		ppm/°C
满度误差			± 20	± 60	mV
满度误差温度系数			10		ppm/°C
VDD 电源抑制比			-60		dB
关断方式下的	DACnEN=0		100		kΩ
输出阻抗					
输出灌电流			300		μA
输出短路电流	数据字=0xFFF		15		mA
动态性能					
输出压摆率	负载= 40pF		0.44		V/µS
输出建立时间	负载= 40pF,输出摆幅为从数		10		μS
(到 ½ LSB) 输出电压摆幅	据字 0xFFF 到 0x014	0		VREF- 1LSB	V
启动时间			10		μS
模拟输出					
负载调整率	I _L = 0.01mA 到 0.3mA 当数据字为 0xFFF 时		60		ppm
消耗电流(每个 DAG	C)				
电源电流(AV+供电 给 DAC)	数据字= 0x7FF		300	500	μА

9. 电压基准2(C8051F060/2)

电压基准电路为控制 ADC2 和 DAC 模块工作提供了灵活性。有两个电压基准输入引脚,允许 ADC2 和两个 DAC 使用外部电压基准或片内电压基准输出。通过配置 VREF 模拟开关,ADC2 可以 使用模拟电源电压作为基准,如图 9.1 所示。

内部电压基准电路由一个 1.2V、温度稳定性好的带隙电压基准发生器和一个两倍增益的输出缓冲放大器组成。内部基准电压可以通过 VREF 引脚连到应用系统中的外部器件或图 9.1 所示的电压基准输入引脚。VREF 引脚对 AGND 的负载最大必须小于 $200~\mu A$ 。建议在 VREF 引脚与 AGND 之间接入 $0.1~\mu F$ 和 $4.7~\mu F$ 的旁路电容,如图 9.1~所示。

基准电压控制寄存器 2(REF2CN,见图 9.2)使能/禁止内部基准发生器和选择 ADC2 的基准输入。REF2CN中的 BIASE 位使能片内电压基准发生器,而 REFBE 位使能驱动 VREF 引脚的 2 倍增益缓冲放大器。当被禁止时,带隙基准和缓冲放大器消耗的电流小于 1μA(典型值),缓冲放大器的输出进入高阻状态。如果要使用内部带隙基准作为基准电压发生器,则 BIASE 和 REFBE 位必须被置'1'。如果不使用内部基准,REFBE 位可以被清'0'。注意:如果使用 ADC2 或 DAC,则不管电压基准取自片内还是片外,BIASE 位必须被置为逻辑'1'。如果既不使用 ADC2 也不使用 DAC,则这两位都应被清'0'以节省功耗。AD2VRS 位用于选择 ADC2 的电压基准源(在 VREF2 和 AV+之间选择)。表 9.1 给出了电压基准的电气特性。




图 9.1 电压基准功能框图

温度传感器接在 ADC2 输入多路开关的最后一个输入端(详见"7. 10 位 ADC(ADC2,C8051F060/1/2/3)"。REF2CN 中的 TEMPE 位用于使能和禁止温度传感器。当被禁止时,温度传感器为缺省的高阻状态,此时对温度传感器的任何 A/D 测量结果都是无意义的。

图 9.2 REF2CN: 电压基准控制寄存器 2

SFR 页: SFR 地址:	2 0xD1							
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	复位值
-	-	-	-	AD2VRS	TEMPE	BIASE	REFBE	00000000
位7	位6	位5	位4	位3	位2	位1	位0	
位 7-4:	未用。读	= 0000b	,写 = 忽	略。				
位 3:	AD2VRS	: ADC2	电压基准设	上 择位				
	0: ADC2	2 电压基准	註取自 VRE	EF2 引脚。				
	1: ADC2	2 电压基准	i取自 AV+	- 0				
位 2:	TEMPE:	温度传感	器使能位					
	0: 内部沿	温度传感 器	8关闭。					
	1: 内部沿	温度传感器	肾工作。					
位 1:	BIASE:	ADC/DAG	C偏压发生	器使能位	(使用 AD	C2 和 DAC	C时该位	必须为1)
	0: 内部(扁压发生器	8关闭。					
	1: 内部(扁压发生器	肾工作。					
位 0:	REFBE:	内部电压	基准缓冲	器使能位				
	0. 内部日	由压基准约	爰冲器关闭	L				
	O. 11Hb.		X 1 1 111 / V 174	0				

表 9.1 电压基准的电气特性

VDD=3.0V, AV+=3.0V, -40℃到+85℃(除非另有说明)

参 数	条件	最小值	典型值	最大值	单 位
内部基准(REFBE=	1)				
输出电压	环境温度 25℃	2.36	2.43	2.48	V
VREF 电源电流			50		μΑ
VREF 短路电流				30	mA
VREF 温度系数			15		ppm/°C
负载调整	负载 = 0 ~ 200μA 到 AGND		0.5		ppm/μA
VREF 开启时间 1	4.7μF 钽电容和 0.1μF 陶瓷旁路 电容		2		ms
VREF 开启时间 2	0.1μF 陶瓷旁路电容		20		μs
VREF 开启时间 3	无旁路电容		10		μs
外部基准(REFBE=	0)				
输入电压范围		1.00		(AV+)-0.3	V
输入电流			0	1	μΑ

10. 电压基准2(C8051F061/3)

内部电压基准电路由一个 1.2V、温度稳定性好的带隙电压基准发生器和一个两倍增益的输出缓冲放大器组成。内部基准电压可以通过 VREF 引脚连到应用系统中的外部器件或图 10.1 所示的 VREF2 输入引脚。VREF 引脚对 AGND 的负载最大必须小于 200 μA。建议在 VREF 引脚与 AGND 之间接入 0.1 μF 和 4.7 μF 的旁路电容,如图 10.1 所示。

VREF2 引脚为 ADC2 和两个 DAC 提供电压基准输入。通过配置 VREF 模拟开关,ADC2 可以使用模拟电源电压作为基准,如图 10.1 所示。

基准电压控制寄存器 2(REF2CN,见图 10.2)使能/禁止内部基准发生器和选择 ADC2 的基准输入。REF2CN中的 BIASE 位使能片内电压基准发生器,而 REFBE 位使能驱动 VREF 引脚的 2 倍增益缓冲放大器。当被禁止时,带隙基准和缓冲放大器消耗的电流小于 1μA(典型值),缓冲放大器的输出进入高阻状态。如果要使用内部带隙基准作为基准电压发生器,则 BIASE 和 REFBE 位必须被置 '1'。如果不使用内部基准,REFBE 位可以被清 '0'。注意:如果使用 ADC2 或 DAC,则不管电压基准取自片内还是片外,BIASE 位必须被置为逻辑'1'。如果既不使用 ADC2 也不使用 DAC,则这两位都应被清 '0'以节省功耗。AD2VRS 位用于选择 ADC2 的电压基准源(在 VREF2 和 AV+之间选择)。表 10.1 给出了电压基准的电气特性。




图 10.1 电压基准功能框图

温度传感器接在 ADC2 输入多路开关的最后一个输入端(详见"7. 10 位 ADC(ADC2,C8051F060/1/2/3)"。REF2CN 中的 TEMPE 位用于使能和禁止温度传感器。当被禁止时,温度传感器为缺省的高阻状态,此时对温度传感器的任何 A/D 测量结果都是无意义的。

图 10.2 REF2CN: 电压基准控制寄存器

SFR 页:	2							
SFR 地址:	0xD1							
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	复位值
-	-	-	-	AD1VRA	TEMPE	BIASE	REFBE	00000000
位7	位6	位5	位4	位3	位2	位1	位0	
位 7-4:		•	,写 = 忽					
位 3:			电压基准线					
			主取自 VRE					
	1: ADC2	2 电压基准	È取自 AV+	- 0				
位 2:	TEMPE:	温度传感	器使能位					
	0: 内部泡	温度传感器	8关闭。					
	1: 内部	温度传感都	肾工作。					
位 1:	BIASE:	ADC/DAG	こ偏压发生	E器使能位	(使用 AD	C2 或 DAC	C时该位	必须为1)
	0: 内部(偏压发生都	景 关闭。					
	1: 内部(偏压发生都	肾工作。					
位 0:	REFBE:	内部电压	基准缓冲	器使能位				
	0: 内部	电压基准约	爰冲器关闭					
	1: 内部	电压基准约	爰冲器工作	。内部电压	E基准输出	到 VREF	引脚。	

表 10.1 电压基准的电气特性

VDD=3.0V, AV+=3.0V, -40℃到+85℃(除非另有说明)

参 数	条件	最小值	典型值	最大值	单 位
内部基准(REFBE=	1)				
输出电压	环境温度 25℃	2.36	2.43	2.48	V
VREF 电源电流			50		μA
VREF 短路电流				30	mA
VREF 温度系数			15		ppm/°C
负载调整	负载 = 0 ~ 200μA 到 AGND		0.5		$ppm/\mu A$
VREF 开启时间 1	4.7μF 钽电容和 0.1μF 陶瓷旁路 电容		2		ms
VREF 开启时间 2	0.1μF 陶瓷旁路电容		20		μs
VREF 开启时间 3	无旁路电容		10		μs
外部基准(REFBE=	0)				
输入电压范围		1.00		(AV+)-0.3	V
输入电流			0	1	μΑ

11. 电压基准2(C8051F064/5/6/7)

内部电压基准电路由一个 1.2V、温度稳定性好的带隙电压基准发生器和一个两倍增益的输出缓冲放大器组成。内部基准电压可以连到 VREF 引脚,图 11.1 所示。VREF 引脚对 AGND 的负载最大必须小于 $200~\mu A$ 。建议在 VREF 引脚与 AGND 之间接入 $0.1~\mu F$ 和 $4.7~\mu F$ 的旁路电容,如图 11.1 所示。

基准电压控制寄存器 2(REF2CN,见图 11.2)使能/禁止内部基准发生器和选择 ADC2 的基准输入。REF2CN中的 BIASE 位使能片内电压基准发生器,而 REFBE 位使能驱动 VREF 引脚的 2 倍增益缓冲放大器。当被禁止时,带隙基准和缓冲放大器消耗的电流小于 1μA(典型值),缓冲放大器的输出进入高阻状态。如果要使用内部带隙基准作为基准电压发生器,则 BIASE 和 REFBE 位必须被置'1'。如果不使用内部基准,REFBE 位可以被清'0'。表 11.1 给出了电压基准的电气特性。




图 11.1 电压基准功能框图

图 11.2 REF2CN: 电压基准控制寄存器

SFR 页: 2 SFR 地址: 0xD1

R/W	R/W	复位值						
-	-	-	-	0	0	BISE	REFBE	00000000
位7	位.6	位5	位4	位3	位2	位1	位0	_

位 7-4: 未用。读 = 000b, 写 = 忽略。

位 3-2: 保留。必须写入 00b。

位 1: BIASE: ADC/DAC 偏压发生器使能位(当使用 ADC2 或 DAC 时必须被置'1')

0: 内部偏压发生器关闭。

1: 内部偏压发生器工作。

位 0: REFBE: 内部电压基准缓冲器使能位

0: 内部电压基准缓冲器关闭。

1: 内部电压基准缓冲器工作。内部电压基准输出到 VREF 引脚。

表 11.1 电压基准的电气特性

VDD=3.0V, AV+=3.0V, -40℃到+85℃(除非另有说明)

参 数	条件	最小值	典型值	最大值	单 位
内部基准(REFBE=	1)				
输出电压	环境温度 25℃	2.36	2.43	2.48	V
VREF 电源电流			50		μΑ
VREF 短路电流				30	mA
VREF 温度系数			15		ppm/℃
负载调整	负载 = 0 ~ 200μA 到 AGND		0.5		ppm/μA
VREF 开启时间 1	4.7μF 钽电容和 0.1μF 陶瓷旁路 电容		2		ms
VREF 开启时间 2	0.1μF 陶瓷旁路电容		20		μs
VREF 开启时间 3	无旁路电容		10		μs

12. 比较器

C8051F06x 系列器件内部有3个电压比较器,如图12.1所示。每个比较器的响应时间和回差电 压都是可编程的。每个比较器的输出都可以经 I/O 交叉开关连到外部引脚。当被分配了封装引脚时, 每个比较器输出都可以被编程为工作在漏极开路或推挽方式。比较器输入引脚应被配置为模拟输入 (见"18.1.5配置端口1和2引脚为模拟输入")。比较器0还可以被配置为复位源(见"14.5比较 器 0 复位"。

比较器的输出可以被软件查询,可以作为中断源,可以作为复位源,还可以连到端口引脚。每 个比较器可以被单独使能或禁止(关断)。当被禁止时,比较器的输出(如果已通过交叉开关分配到 端口 I/O 引脚) 缺省值为逻辑低电平,电源电流降到小于 1 μA。有关通过交叉开关配置端口 I/O 引 脚的详细信息见"18.1.1 交叉开关引脚分配"。比较器的输入可以承受-0.25V到(AV+) + 0.25V的外 部驱动电压而不至损坏或发生工作错误。比较器的详细时序和电流消耗指标见表 12.1。

比较器的响应时间可以用软件通过 CPTnMD 寄存器的 CPnMD1-0 位编程(见图 12.4)。选择较 长的响应时间可以减少比较器消耗的电流。比较器的详细时序和电流消耗指标见表 12.1。




图 12.1 比较器功能框图

比较器的回差电压可以通过对应的比较器控制寄存器(CPTnCN)用软件编程。用户既可以对回差电压值(这里指输入电压)编程,也可以对门限电压两侧的正向和负向回差对称度编程。

使用比较器控制寄存器 CPTnCN 中的位 3-0 对比较器的回差值进行编程(见图 12.3)。负向回差电压值由 CPnHYN 位的设置决定。如图 12.2 所示,可以编程设置三级不同的负向回差电压值,或者禁止负向回差电压。类似地,通过设置 CP0HYP 位决定正向回差电压值。

在比较器输出的上升沿和/或下降沿都可以产生中断。(有关中断允许和优先级控制的内容见"13.3 中断系统")。用比较器方式选择寄存器(CPTnMD)中的上升/下降沿中断使能位(CPnRIE和 CPnFIE)来使能上升沿和/或下降沿中断,见图 12.4。这些位允许用户控制哪一个(或两个)边沿引起比较器中断。但比较器中断还必须在扩展中断允许寄存器(EIE1)中被使能。

比较器的下降沿中断置 '1' CPnFIF 标志,比较器的上升沿中断置 '1' CPnRIF 标志。这些位一旦被置 '1',将一直保持 '1' 状态直到被软件清除。可以在任意时刻通过读取 CPnOUT 位得到比较器的输出状态。通过置 '1' CPnEN 位使能比较器,通过清除该位禁止比较器。比较器在被使能后,其输出并不立即有效。在使用比较器作为中断或复位源之前,软件应等待一段最小的 "上电时间"(见表 12.1)。表 12.1 给出了比较器的详细电特性。




图 12.2 比较器回差电压曲线

12.1 比较器输入

应在 P2 口输入配置寄存器中将选择为比较器输入的引脚配置为模拟输入(见"18.1.3 配置端口引脚为数字输入")。P2 口作为比较器输入的引脚如下表所示。

比较器输入	端口引脚
CP0+	P2.6
CP0-	P2.7
CP1+	P2.2
CP1-	P2.3
CP2+	P2.4
CP2-	P2.5

图 12.3 CPTnCN: 比较器 0、1、2 控制寄存器

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	复位值
CPnEN	CPnOUT	CPnRIF	CPnFIF	CPnHYP1	CPnHYP0	CPnHYN1	CPnHYN0	00000000
位7	位6	位5	位4	位3	位2	位1	位0	
				CPT2CN: 0x8				
SFR 页: 位 7:				CPT2CN: 页 3 L下面的注释				
<u> </u>	0: 比较			」,田田孔土村	÷)			
	1: 比较							
位 6:	CPnOUT	: 比较器	输出状态	标志				
	0: 电压	值 CPn+<	CPn-					
	1: 电压	值 CPn+>	CPn-					
位 5:	CPnRIF:	比较器」	二升沿中断	析标志				
	0: 自该	标志位被注	青除后,治	没有发生过1	北较器上升	沿中断		
	1: 自该	标志位被注	青除后,为	发生了比较是	器上升沿中	断。该标题	志只能用软	(件清除。
位 4:	CPnFIF:	比较器下	降沿中断	标志				
	0: 自该	标志位被注	青除后,治	没有发生比 结	校器下降沿	中断		
	1: 自该	标志位被注	青除后,为	发生了比较是	器下降沿中	断。该标题	志只能用软	件清除。
位 3-2:	CPnHVE	01_0. 比较	28年6日	差电压控制	徐			
<u> 11.</u> J-2.		正向回差		1公子(1771)	1 17			
	. •	回差电压:						
		回差电压:						
		回差电压:						
台10	—]差电压控制	司公			
位 1-0:				1左电压化市	11.177			
		:负向回差	<u> </u>					
		回差电压:						
		回差电压:						
	II: 负同	回差电压:	=20mV					
注:比较	器在被使:	能后,其轴	命出并不立	Z即有效。	E使用比较	器作为中断	f或复位源:	之前,软
-	一段最小					, 1 / 🗸 1 🗗		= 114 / 1/4
11/3 14	, ,,,,,,,,							

图 12.4 CPTnMD: 比较器方式选择寄存器

								E 1) 4
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	复位值
-	-	CPnRIE	CPnFIE	-	-	CPnMD1	CPnMD0	00000010
位7	位6	位5	位4	位3	位2	位1	位0	
SFR 地址:	CPT0MD: 0	x89; CPT1M	1D: 0x89; CI	PT2MD: 0x8	89			
SFR 页:	CPT0MD: J	页 1; CPT1M	D: 页 2; CP	T2MD: 页	3;			
位 7-6:	未用。读	$=00b$, Ξ	育 = 忽略。					
位 5:	CPnRIE:	比较器上	升沿中断位	吏能位。				
-	0: 比较器							
	~	*上升沿中						
/ } 4				+ 4r /2				
位 4:	CPnFIE:			史能位。				
	0: 比较器	署下降沿中	断禁止。					
	1: 比较器	导下降沿中	断使能。					
位 3-2:	未用。读	= 00b, 'E	三 忽略。					
位 1-0:	CPnMD1-	CPnMD0.	比较器方	式选择位	Ī,			
<u></u>			内响应时间		_ 0			
	公三世起	于山牧桶山	1 HH 1777 HJ 1H] 0				
	方式	CPnM	ID1 CP	nMD0		说明		
	0	0		0	最快	中响应时间		
	1	0		1		-		
	2	1		0		-		
	3	1		1	貞	最低功耗		

表 12.1. 比较器电气特性

VDD=3.0V, -40℃到+85℃(除非另有说明)

参 数	条件	最小值	典型值	最大值	单位
响应时间:	(CPn+) - (CPn-) = 100mV		100		nS
方式 0	(CPn+) - (CPn-) = 10mV		250		nS
响应时间:	(CPn+) - (CPn-) = 100mV		175		nS
方式 1	(CPn+) - (CPn-) = 10mV		500		nS
响应时间:	(CPn+) - (CPn-) = 100mV		320		nS
方式 2	(CPn+) - (CPn-) = 10mV		1100		nS
响应时间:	(CPn+) - (CPn-) = 100mV		1050		nS
方式 3	(CPn+) - (CPn-) = 10mV		5200		nS
共模抑制比			1.5	4	mV/V
正向回差电压1	CPnHYP1-0 = 00		0	1	mV
正向回差电压 2	CPnHYP1-0 = 01	3	5	7	mV
正向回差电压3	CPnHYP1-0 = 10	7	10	15	mV
正向回差电压 4	CPnHYP1-0 = 11	15	20	25	mV
负向回差电压1	CPnHYN1-0 = 00		0	1	mV
负向回差电压 2	CPnHYN1-0=01	3	5	7	mV
负向回差电压3	CPnHYN1-0 = 10	7	10	15	mV
负向回差电压 4	CPnHYN1-0 = 11	15	20	25	mV
反相或同相 输入电压范围		-0.25		VDD+0.25	V
输入电容			7		pF
输入偏置电流		-5	0.001	+5	nA
输入偏移电压		-5		+5	mV
电源					
上电时间			10		μS
电源抑制比			0.1	1	mV/V
	方式 0		7.6		μΑ
电源电流	方式 1		3.2		μΑ
在直流工作方式	方式 2		1.3		μΑ
	方式 3		0.4		μΑ

13. CIP-51 微控制器

MCU 系统控制器的内核是 CIP-51 微控制器。CIP-51 与 MCS-51TM 指令集完全兼容,可以使用标准 803x/805x 的汇编器和编译器进行软件开发。该系列 MCU 具有标准 8051 的所有外设部件,包括 5 个 16 位的计数器/定时器(详见第 24 章)、两个全双工 UART(详见第 22 章和第 23 章)、256 字节内部 RAM、128 字节特殊功能寄存器 (SFR) 地址空间及 59/24 个通用 I/O 引脚 (详见第 18 章)。CIP-51 还包含片内调试硬件(详见第 26 章)和与 MCU 直接接口的模拟和数字子系统,在一个集成电路内提供了完整的数据采集或控制系统解决方案。

CIP-51 微控制器内核除了具有标准 8051 的组织结构和外设以外,另有增加的定制外设和功能, 大大增强了它的处理能力(见图 13.1 的原理框图)。CIP-51 具有下列特点:

- 与 MCS-51 指令集完全兼容
- 使用 25 MHz 时钟时峰值性能为 25MIPS
- 0~25 MHz 时钟频率
- 256 字节内部 RAM
- 59/24 个通用 I/O 引脚

- 扩展的中断处理系统
- 复位输入
- 电源管理方式
- 片内调试逻辑
- 程序和数据存储器安全机制




图 13.1 CIP-51 原理框图

性能

CIP-51采用流水线结构,与标准的8051结构相比指令执行速度有很大的提高。在一个标准的8051中,除MUL和DIV以外所有指令都需要12或24个系统时钟周期,并且通常最大系统时钟频率为12MHz。而对于CIP-51内核,70%的指令的执行时间为1或2个系统时钟周期,没有执行时间超过8个系统时钟周期的指令。

CIP-51 工作在最大系统时钟频率 25MHz 时,它的峰值速度达到 25MIPS。CIP-51 共有 111 条指令。下表列出了指令条数与执行时所需的系统时钟周期数的关系。

执行周	期数	1	2	2/3	3	3/4	4	4/5	5	8
指令	>	26	50	5	16	7	3	1	2	1

编程和调试支持

C8051F06x系列MCU提供了JTAG串行接口,通过该接口能对FLASH程序存储器进行在系统编程并可与片内调试支持电路通信。应用程序可以使用MOVC和MOVX指令对可再编程FLASH进行读或改写,每次只能读或写一个字节。这一特性允许将程序存储器用于非易失性数据存储以及在软件控制下更新程序代码。

片内 JTAG 调试支持电路允许全速的在系统调试,支持设置硬件断点和观察点,支持开始、停止和单步执行(包括中断服务程序)命令,支持程序调用堆栈检查、读/写存储器和寄存器内容。在片调试方法完全是非侵入式的,不需要 RAM、堆栈、定时器或其它片内资源。

CIP-51 有 Silicon Lab 集成产品公司和第三方供应商的开发工具支持。Silicon Lab 提供了一个集成 开发环境(IDE),包括编辑器、宏汇编器、调试器和编程器。IDE 的调试器和编程器与 CIP-51 之间 通过 JTAG 实现接口,提供快速和有效的在系统编程和调试。也有第三方提供的宏汇编器和 C 编译器。

13.1 指令集

CIP-51 系统控制器的指令集与标准 MCS-51TM 指令集完全兼容,可以使用标准 8051 的开发工具 开发 CIP-51 的软件。所有的 CIP-51 指令在二进制码和功能上与 MCS-51TM 产品完全等价,包括操作码、寻址方式和对 PSW 标志的影响,但是指令时序与标准 8051 不同。

13.1.1 指令和 CPU 时序

在很多的 8051 产品中,机器周期和时钟周期是不同的,机器周期的长度在 2 到 12 个时钟周期之间。但是 CIP-51 只基于时钟周期,所有指令时序都以时钟周期计算。

由于 CIP-51 采用了流水线结构,大多数指令执行所需的时钟周期数与指令的字节数一致。条件转移指令在不发生转移时的执行周期数比发生转移时少一个。表 13.1 给出了 CIP-51 指令一览表,包括每条指令的助记符、字节数和时钟周期数。

13.1.2 MOVX 指令和程序存储器

在 CIP-51 中,MOVX 指令有三种作用:访问片内 XRAM、访问片外 XRAM 和访问片内 FLASH 程序存储器。CIP-51 的 FLASH 访问特性提供了由用户程序更新程序代码和将程序存储器空间用于非易失性数据存储的机制(见"16. FLASH 存储器")。通过外部存储器接口,可用 MOVX 指令快速访问片外 XRAM(或存储器编址的外设)。详见"17. 外部数据存储器接口和片内 XRAM"。

表 13.1 CIP-51 指令集

ADD A,@Ri	节加到累加器 2 加到累加器 1 累加器 2 累加器(带进位) 1 市加到累加器(带进位) 1 累加器(带进位) 2 寄存器(带借位) 1 间接寻址 RAM(带借位) 2 间址 RAM(带借位) 2 工 1 节加 1 2 加 1 1 2 1 3 3 4 4	周期数 1 2 2 2 1 2 2 1 2 2 1 2 1 2 2 1 1 2 2 1 1 1 1 2 1 1
ADD A,direct 直接寻址字 ADD A,@Ri 间址 RAM 为 ADD A,#data 立即数加到 ADDC A,Rn 寄存器加到 ADDC A,direct 直接寻址字 ADDC A,@Ri 间址 RAM 为 ADDC A,#data 立即数加到 SUBB A,Rn 累加器减去 SUBB A,direct 累加器减去 SUBB A,direct 累加器减去 INC A 累加器加 I INC Rn 寄存器加 I INC direct 直接寻址字 INC @Ri 间址 RAM 为 DEC Rn 寄存器减 1 DEC direct 直接寻址字 DEC @Ri 间址 RAM 为 INC DPTR 数据地址加 MUL AB 累加器和 可址 RAM 为 INC DPTR 数据地址加 MUL AB 累加器和 可址 RAM 为 INC DPTR 数据地址加 MUL AB 累加器和 可址 RAM 为 INC DPTR 数据地址加 MUL AB 累加器和 可址 RAM 为 INC DPTR 数据地址加 MUL AB 累加器种以 ANL A,direct 直接寻址字 ANL A,@Ri 间址 RAM 和 INC DPTR 数据地址加 INC DPTR 数据 INC DPTR 数据 INC DPTR 和 INC DP	累加器 1	2 2 2 1 2 2 2 2 1 2 2 2 1 1 2 2 2 2 1 2 2 1 2 2 1
ADD A, direct 直接寻址字 ADD A, @Ri 间址 RAM 为 ADD A, #data 立即数加到 ADDC A, Rn 寄存器加到 ADDC A, direct 直接寻址字 ADDC A, @Ri 间址 RAM 为 ADDC A, #data 立即数加到 SUBB A, Rn 累加器减去 SUBB A, direct 累加器减去 SUBB A, #data 累加器减去 INC A 累加器加 I INC Rn 寄存器加 I INC @Ri 间址 RAM 为 DEC Rn 寄存器减 I DEC direct 直接寻址字 DEC @Ri 间址 RAM 为 INC DPTR 数据地址加 MUL AB 累加器和	节加到累加器 2 加到累加器 1 累加器 2 累加器(带进位) 1 市加到累加器(带进位) 1 累加器(带进位) 2 寄存器(带借位) 1 间接寻址 RAM(带借位) 2 间址 RAM(带借位) 2 工 1 节加 1 2 加 1 1 2 1 3 3 4 4	2 2 2 1 2 2 2 2 1 2 2 2 1 1 2 2 2 2 1 2 2 1 2 2 1
ADD A,@Ri	加到累加器 1 累加器(帯进位) 1 节加到累加器(帯进位) 2 加到累加器(帯进位) 1 累加器(帯进位) 2 寄存器(帯借位) 1 间接寻址 RAM(帯借位) 2 间址 RAM(帯借位) 1 立即数(帯借位) 2 1 1 中加 1 1 2 1 3 1 4 1 5 2	2 2 1 2 2 2 2 1 2 2 2 1 1 2 2 2 1 2 2 1 2 2 1 2 1 1 1 2 1
ADD A,#data 立即数加到ADDC A,Rn 寄存器加到ADDC A,direct 直接寻址字ADDC A,@Ri 同址 RAM为DDC A,#data 立即数加到SUBB A,Rn 累加器减去SUBB A,direct 累加器减去SUBB A,@Ri 累加器减去INC A 累加器加1INC Rn 寄存器加1INC Rn 寄存器加1INC direct 直接寻址字INC @Ri 同址 RAM为DEC A 累加器减1DEC A 累加器减1DEC Rn 寄存器减1DEC @Ri 同址 RAM为DEC @Ri 同址 RAM为DIV AB 累加器和寄面IV AB 累加器和寄面IV AB 累加器和寄面IV AB 累加器计述	累加器 2 累加器(带进位) 1 节加到累加器(带进位) 1 累加器(带进位) 2 寄存器(带借位) 1 间接寻址 RAM(带借位) 2 间址 RAM(带借位) 1 立即数(带借位) 2 1 1 节加 1 2 加 1 1 2 1 3 1 4 1 5 2 6 2 7 3 8 3 9 4 9 4 9 4 9 4 1 4 </td <td>2 1 2 2 2 2 1 2 2 1 1 2 2 2 1 2 2</td>	2 1 2 2 2 2 1 2 2 1 1 2 2 2 1 2 2
ADDC A,Rn ADDC A,direct 直接寻址字 ADDC A,@Ri 同址 RAM	累加器(帯进位)	1 2 2 2 1 2 2 2 1 1 1 2 2 2
ADDC A,direct 直接寻址字 ADDC A,@Ri 间址 RAM 为 ADDC A,#data 立即数加到 SUBB A,Rn 累加器减去 SUBB A,direct 累加器减去 SUBB A,@Ri 累加器减去 INC A 累加器加 1 INC Rn 寄存器加 1 INC Rn 寄存器加 1 INC @Ri 间址 RAM 为 DEC A 累加器减 1 DEC Rn 寄存器减 1 DEC direct 直接寻址字 DEC @Ri 间址 RAM 为 INC DPTR 数据地址加 MUL AB 累加器和寄 DIV AB 累加器计进 ANL A,Rn 寄存器 "与 ANL A,direct 直接寻址字	节加到累加器(带进位) 2 加到累加器(带进位) 1 累加器(带进位) 2 寄存器(带借位) 1 间接寻址 RAM(带借位) 2 间址 RAM(带借位) 1 立即数(带借位) 2 1 1 节加 1 2 加 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	2 2 1 2 2 2 2 1 1 1 2 2 2
ADDC A,@Ri 同址 RAM 为 ADDC A,#data 立即数加到 SUBB A,Rn 累加器减去 SUBB A,direct 累加器减去 SUBB A,@Ri 累加器减去 SUBB A,#data 累加器减去 INC A 累加器加 I INC Rn 寄存器加 I INC direct 直接寻址字 INC @Ri 回址 RAM 为 DEC A 累加器减 1 DEC direct 直接寻址字 DEC @Ri 同址 RAM 和 INC DPTR 数据地址加 MUL AB 累加器和 I INC DPTR 数据地址加 ANL A, I III I I I I I I I I I I I I I I I	加到累加器(帯进位) 1 累加器(帯进位) 2 寄存器(帯借位) 1 间接寻址 RAM(帯借位) 2 间址 RAM(帯借位) 1 立即数(帯借位) 2 市加 1 1 加 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	2 2 1 2 2 2 2 1 1 2 2 2
ADDC A,#data 立即数加到 SUBB A,Rn 累加器减去 SUBB A,direct 累加器减去 SUBB A,@Ri 累加器减去 SUBB A,#data 累加器减去 INC A 累加器加 I INC Rn 寄存器加 I INC direct 直接寻址字 INC @Ri 同址 RAM DEC A 累加器减 I DEC Rn 寄存器减 1 DEC direct 直接寻址字 DEC @Ri 同址 RAM INC DPTR 数据地址加 MUL AB 累加器和 I RAM INC DPTR 数据地址加 MUL AB 累加器除以 DA A 累加器计进 ANL A,direct 直接寻址字 ANL A,direct 直接寻址字 ANL A,@Ri 同址 RAM INC DPTR 数据地址加 IIV AB	累加器(帯进位) 2 寄存器(帯借位) 1 间接寻址 RAM(帯借位) 2 间址 RAM(帯借位) 1 立即数(帯借位) 2 1 市加 1 2 加 1 1	2 1 2 2 2 1 1 2 2 2
SUBB A,Rn SUBB A,direct SUBB A,direct SUBB A,direct SUBB A,@Ri SUBB A,#data INC A INC A INC Rn INC direct INC @Ri DEC A BANEW BAW BAW BAW BAW BAW BAW BAW BAW BAW BA	寄存器(帯借位) 1 间接寻址 RAM(帯借位) 2 间址 RAM(帯借位) 1 立即数(帯借位) 2 1 1 节加 1 2 加 1 1 1 1 1 1 1 1 1 1	1 2 2 2 1 1 2 2 2
SUBB A,direct 累加器减去 SUBB A,@Ri 累加器减去 SUBB A,#data 累加器减去 INC A 累加器加 I INC Rn 寄存器加 I INC direct 直接寻址字 INC @Ri 同址 RAM DEC A 累加器减 I DEC Rn 寄存器减 I DEC direct 直接寻址字 DEC @Ri 同址 RAM NINC DPTR 数据地址加MUL AB 累加器和 SDIV AB 累加器除以 DA A 累加器十进 ANL A,Rn 寄存器"与 ANL A,direct 直接寻址字 ANL A,@Ri 同址 RAM 记 在 ST ANL A,#data 立即数"与 ANL direct,#data 立即数"与 ANL direct,#data	间接寻址 RAM(帯借位) 2 间址 RAM(帯借位) 1 立即数(帯借位) 2 1 1 节加 1 2 加 1 1 1 1 1 1	2 2 2 1 1 2 2 2
SUBB A,@Ri 累加器减去 SUBB A,#data 累加器减去 INC A 累加器加 I INC Rn 寄存器加 1 INC direct 直接寻址字 INC @Ri 同址 RAM DEC A 累加器减 1 DEC Rn 寄存器减 1 DEC direct 直接寻址字 DEC @Ri 同址 RAM INC DPTR 数据地址加 MUL AB 累加器和寄 DIV AB 累加器除以 DA A 累加器十进 ANL A,direct 直接寻址字 ANL A,@Ri 同址 RAM INC DPTR 数据地址加 以 ANL A,direct 直接寻址字 ANL A,@Ri 同址 RAM INC DPTR IDEC @Ri IDEC	同址 RAM(帯借位) 1 立即数(帯借位) 2 計 1 市加 1 2 加 1 1 1 1 1 1 1 1	2 2 1 1 2 2 2
SUBB A,#data 累加器減去 INC A 累加器加 1 INC Rn 寄存器加 1 INC direct 直接寻址字 INC @Ri 间址 RAM 的	立即数(帯借位) 2 1 1 节加 1 2 加 1 1 1 1 1 1	2 1 1 2 2 1
INC A 累加器加 1 INC Rn 寄存器加 1 INC direct 直接寻址字 INC @Ri 同址 RAM 为DEC A 累加器减 1 DEC Rn 寄存器减 1 DEC direct 直接寻址字 DEC @Ri 同址 RAM 测 INC DPTR 数据地址加 MUL AB 累加器除以 BAM 以DA A 累加器十进 ANL A,Rn 寄存器"与ANL A,direct 直接寻址字 ANL A,@Ri 同址 RAM 间址 RAM 和NL A,#data 立即数"与ANL direct,A 累加器"与ANL direct,#data 立即数"与ANL direct,#data	1 1 1 节加 1 2 加 1 1	1 1 2 2 1
INC Rn INC direct INC direct INC @Ri INC @Ri INC @Ri INE RAM INC DEC A INC @Ri INC DEC @Ri INC DEC @Ri INC DPTR INC DPT	节加 1	1 2 2 1
INC direct 直接寻址字 INC @Ri 间址 RAM DEC A 累加器減 1 DEC Rn 寄存器減 1 DEC direct 直接寻址字 DEC @Ri 间址 RAM 问址 RAM 问忆 DPTR 数据地址加 MUL AB 累加器和寄 DIV AB 累加器除以 DA A 累加器十进 ANL A,Rn 寄存器"与 ANL A,direct 直接寻址字	节加 1 2 加 1 1 1 1 1 1	2 2 1
INC @Ri	ПП 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	2
DEC A 累加器減 1 DEC Rn 寄存器減 1 DEC direct 直接寻址字 DEC @Ri 同址 RAM inc DPTR 数据地址加 MUL AB 累加器和寄 DIV AB 累加器除以 DA A 累加器十进 ANL A,Rn 寄存器"与 ANL A,direct 直接寻址字 ANL A,@Ri 同址 RAM inc RAM in	1 1	1
DEC Rn 寄存器減 1 DEC direct 直接寻址字 DEC @Ri 间址 RAM inc DPTR 数据地址加MUL AB 累加器除以DA A 累加器十进 ANL A,Rn 寄存器"与ANL A,direct 直接寻址字ANL A,direct 直接寻址字ANL A,#data 立即数"与ANL direct,A 累加器"与ANL direct,A 累加器"与ANL direct,#data 立即数"与	1	
DEC direct 直接寻址字 DEC @Ri 间址 RAM inc DPTR 数据地址加 MUL AB 累加器和寄 DIV AB 累加器除以 DA A 累加器十进 ANL A,Rn 寄存器"与 ANL A,direct 直接寻址字 ANL A,@Ri 间址 RAM inc R		1
DEC @Ri 同址 RAM in RAM	Ho. B.	
INC DPTR 数据地址加MUL AB 累加器和寄DIV AB 累加器除以DA A 累加器十进ANL A,Rn 寄存器"与ANL A,direct 直接寻址字ANL A,@Ri 同址 RAM 和NL A,#data 立即数"与ANL direct,A 累加器"与ANL direct,A 累加器"与ANL direct,#data 立即数"与	节减 1 2	2
MUL AB 累加器和寄DIV AB 累加器除以DA A 累加器干进ANL A,Rn 寄存器"与ANL A,direct 直接寻址字ANL A,@Ri 同址 RAM 和NL A,#data 立即数"与ANL direct,A 累加器"与ANL direct,#data 立即数"与	咸 1 1	2
DIV AB 累加器除以DA A 累加器计进ANL A,Rn 寄存器"与ANL A,direct 直接寻址字ANL A,@Ri 间址 RAMANL A,#data 立即数"与ANL direct,A 累加器"与ANL direct,#data 立即数"与	1 1	1
DA A 累加器十进 ANL A,Rn 寄存器"与 ANL A,direct 直接寻址字 ANL A,@Ri 间址 RAM ANL A,#data 立即数"与 ANL direct,A 累加器"与 ANL direct,#data 立即数"与	存器 B 加乘 1	4
ANL A,Rn 寄存器"与ANL A,direct 直接寻址字ANL A,@Ri 间址 RAM 名NL A,#data 立即数"与ANL direct,A 累加器"与ANL direct,#data 立即数"与	寄存器 B 1	8
ANL A,direct 直接寻址字 ANL A,@Ri 间址 RAM ANL A,#data 立即数 "与 ANL direct,A 累加器 "与 ANL direct,#data 立即数 "与	制调整 1	1
ANL A,direct 直接寻址字 ANL A,@Ri 间址 RAM ANL A,#data 立即数 "与 ANL direct,A 累加器 "与 ANL direct,#data 立即数 "与	逻辑操作类指令	
ANL A,@Ri 同址 RAM 的	" 到累加器 1	1
ANL A,#data 立即数"与 ANL direct,A 累加器"与 ANL direct,#data 立即数"与	节"与"到累加器 2	2
ANL direct,A 累加器"与 ANL direct,#data 立即数"与	"与"到累加器 1	2
ANL direct,#data 立即数"与	" 到累加器 2	2
	"到直接寻址字节 2	2
	"到直接寻址字节 3	3
ORL A,Rn 寄存器"或	" 到累加器 1	1
ORL A, direct 直接寻址字	节"或"到累加器 2	2
ORL A,@Ri 间址 RAM	"或"到累加器 1	2
ORL A,#data 立即数"或	" 到累加器 2	2
ORL direct,A 累加器 "或	"到直接寻址字节 2	2
ORL direct,#data 立即数"或	"到直接寻址字节 3	3
XRL A,Rn 寄存器"异	或"到累加器 1	1
XRL A, direct 直接寻址数	"异或"到累加器 2	2
	"异或"到累加器 1	2
	或"到累加器 2	2
	或"到直接寻址字节 2	2
		3
CLR A 累加器清零	或"到直接寻址字节 3	1
CPL A 累加器求反	或"到直接寻址字节 3	1
RLA 循环循环左	或"到直接寻址字节 3 1	1
	或"到直接寻址字节 3 1 1	1
RRA 累加器循环	或"到直接寻址字节 3 1 1	1

表 13.1 CIP-51 指令集(续)

助记符	功能说明	字节数	时钟 周期数
RRC A	经过进位位的累加器循环右移	1	<u> </u>
SWAP A	累加器内高低半字节交换	1	1
	数据传输类指令		I
MOV A,Rn	寄存器传送到累加器 A	1	1
MOV A, direct	直接寻址字节传送到累加器	2	2
MOV A,@Ri	间址 RAM 传送到累加器	1	2
MOV A,#data	立即数传送到累加器	2	2
MOV Rn,A	累加器传送到寄存器	1	1
MOV Rn,direct	直接寻址字节传送到寄存器	2	2
MOV Rn,#data	立即数传送到寄存器	2	2
MOV direct,A	累加器传送到直接寻址字节	2	2
MOV direct,Rn	寄存器传送到直接寻址字节	2	2
MOV direct, direct	直接寻址字节传送到直接寻址字节	3	3
MOV direct,@Ri	间址 RAM 传送到直接寻址字节	2	2
MOV direct,#data	立即数传送到直接寻址字节	3	3
MOV @Ri,A	累加器传送到间址 RAM	1	2
MOV @Ri,direct	直接寻址数传送到间址 RAM	2	2
MOV @Ri,#data	立即数传送到间址 RAM	2	2
MOV DPTR,#data16	16 位常数装入数据指针	3	3
MOVC A,@A+DPTR	相对于 DPTR 的代码字节传送到累加器	1	3
MOVC A,@A+PC	相对于 PC 的代码字节传送到累加器	1	3
MOVX A,@Ri	外部 RAM(8 位地址)数传送到 A	1	3
MOVX @Ri,A	累加器传到外部 RAM(8位地址)	1	3
MOVX A,@DPTR	外部 RAM(16 位地址)传送到 A	1	3
MOVX @DPTR,A	累加器传到外部 RAM(16 位地址)	1	3
PUSH direct	直接寻址字节压入栈顶	2	2
POP direct	栈顶数据弹出到直接寻址字节	2	2
XCH A,Rn	寄存器和累加器交换	1	1
XCH A,direct	直接寻址字节与累加器交换	2	2
XCH A,@Ri	间址 RAM 与累加器交换	1	2
XCHD A,@Ri	间址 RAM 和累加器交换低半字节	1	2
	位操作类指令		
CLR C	清进位位	1	1
CLR bit	清直接寻址位	2	2
SETB C	进位位置 1	1	1
SETB bit	直接寻址位置位	2	2
CPL C	进位位取反	1	1
CPL bit	直接寻址位取反	2	2
ANL C,bit	直接寻址位"与"到进位位	2	2
ANL C,/bit	直接寻址位的反码"与"到进位位	2	2
ORL C,bit	直接寻址位"或"到进位位	2	2
ORL C,/bit	直接寻址位的反码"或"到进位位	2	2
MOV C,bit	直接寻址位传送到进位位	2	2
MOV bit,C	进位位传送到直接寻址位	2	2
JC rel	若进位位为1则跳转	2	2/3
JNC rel	若进位位为零则跳转	2	2/3
JB bit,rel	若直接寻址位为1则跳转	3	3/4
JNB bit,rel	若直接寻址位为零则跳转	3	3/4
JBC bit,rel	若直接寻址位为1则跳转,并清除该位	3	3/4

助记符	功能说明	字节数	时钟 周期数
	控制转移类指令		
ACALL addr11	绝对调用子程序	2	3
LCALL addr16	长调用子程序	3	4
RET	从子程序返回	1	5
RETI	从中断返回	1	5
AJMP addr11	绝对转移	2	3
LJMP addr16	长转移	3	4
SJMP rel	短转移(相对偏移)	2	3
JMP @A+DPTR	相对 DPTR 的间接转移	1	3
JZ rel	累加器为0则转移	2	2/3
JNZ rel	累加器为非 0 则转移	2	2/3
CJNE A,direct,rel	比较直接寻址字节与 A, 不相等则转移	3	3/4
CJNE A,#data,rel	比较立即数与A,不相等则转移	3	3/4
CJNE Rn,#data,rel	比较立即数与寄存器,不相等则转移	3	3/4
CJNE @Ri,#data,rel	比较立即数与间接寻址 RAM,不相等则转移	3	4/5
DJNZ Rn,rel	寄存器减 1, 不为零则转移	2	2/3
DJNZ direct,rel	直接寻址字节减 1,不为零则转移	3	3/4
NOP	空操作	1	1

表 13.1 CIP-51 指令集(续)

寄存器、操作数和寻址方式说明:

Rn - 当前选择的寄存器区的寄存器 R0-R7。

@Ri - 通过寄存器 R0-R1 间接寻址的数据 RAM 地址。

rel – 相对于下一条指令第一个字节的 8 位有符号 (2 的补码) 偏移量。SJMP 和所有条件转移指令使用。

direct – 8 位内部数据存储器地址。可以是直接访问数据 RAM 地址(0x00-0x7F)或一个 SFR 地址(0x80-0xFF)。

#data - 8 位立即数

#data16-16 位立即数

bit – 数据 RAM 或 SFR 中的直接寻址位

addr11 – ACALL 或 AJMP 使用的 11 位目的地址。目的地址必须与下一条指令第一个字节处于同一个 2K 字节的程序存储器页。

addr16 – LCALL 或 LJMP 使用的 16 位目的地址。目的地址可以是 64K 程序存储器空间内的任何位置。

有一个未使用的操作码(0xA5),它执行与NOP指令相同的功能。

13.2 存储器组织

CIP-51 系统控制器的存储器组织与标准 8051 的存储器组织类似。有两个独立的存储器空间:程序存储器和数据存储器。程序和数据存储器共享同一个地址空间,但用不同的指令类型访问。CIP-51 内部有 256 字节的内部数据存储器和 64KB(C8051F060/1/2/3/4/5)或 32KB(C8051F066/7)的内部程序存储器地址空间。CIP-51 的存储器组织如图 13.2 所示。




图 13.2 存储器结构图

13.2.1 程序存储器

CIP-51 有 64B 的程序存储器空间。C8051F060/1/2/3/4/5 在这个程序存储器空间中实现了 64KB 可在系统编程的 FLASH 存储器,组织成连续的程序存储块,从地址 0x0000 到 0xFFFF。注意:位于 0xFC00~0xFFFF 的 1024 字节为保留区,不能用于用户程序或数据存储。C8051F066/7 在这个程序存储器空间中实现了 32KB 可在系统编程的 FLASH 存储器,组织成连续的程序存储块,从地址 0x0000 到 0x7FFF。

程序存储器通常被认为是只读的(用 MOVC 指令)。但是 CIP-51 可以通过设置**程序存储写允许** 位(PSCTL.0)用 MOVX 指令对程序存储器写入。这一特性为 CIP-51 提供了更新程序代码和将程序存储器空间用于非易失性数据存储的机制。更进一步的详细信息见"16. FLASH 存储器"。

13.2.2 数据存储器

CIP-51 的数据存储器空间中有 256 字节的内部 RAM, 位于地址 0x00 到 0xFF 的地址空间。数据存储器中的低 128 字节用于通用寄存器和临时存储器。可以用直接或间接寻址方式访问数据存储器的低 128 字节。从 0x00 到 0x1F 为 4 个通用寄存器区,每个区有 8 个寄存器。接下来的 16 字节,从地址 0x20 到 0x2F,既可以按字节寻址又可以作为 128 个位地址用直接位寻址方式访问。

数据存储器中的高 128 字节只能用间接寻址访问。该存储区与特殊功能寄存器(SFR)占据相同的地址空间,但物理上与 SFR 空间是分开的。当寻址高于 0x7F 的地址时,指令所用的寻址方式决定了 CPU 是访问数据存储器的高 128 字节还是访问 SFR。使用直接寻址方式的指令将访问 SFR 空间,间接寻址高于 0x7F 地址的指令将访问数据存储器的高 128 字节。图 13.2 给出了 CIP-51 数据存储器组织的示意图。

13.2.3 通用寄存器

数据存储器的低 32 字节,从地址 0x00 到 0x1F,可以作为 4 个通用寄存器区访问。每个区有 8 个寄存器,称为 R0 - R7。在某一时刻只能选择一个寄存器区。程序状态字中的 RS0 (PSW.3) 和 RS1 (PSW.4) 位用于选择当前的寄存器区(见 SFR 定义 13.18 中关于 PSW 的说明)。这允许在进入子程序或中断服务程序时进行快速现场切换。间接寻址方式使用 R0 和 R1 作为间址寄存器。

13.2.4 位寻址空间

除了直接访问按字节组织的数据存储器外,从 0x20 到 0x2F 的 16 个数据存储器单元还可以作为 128 个独立寻址位访问。每个位有一个位地址,从 0x00 到 0x7F。位于地址 0x20 的数据字节的位 0 具有位地址 0x00,位于 0x20 的数据字节的位 7 具有位地址 0x07。位于 0x2F 的数据字节的位 7 具有位地址 0x7F。由所用指令的类型来区分是位寻址还是字节寻址。

MCS- 51^{TM} 汇编语言允许用 XX . B 的形式替代位地址,XX 为字节地址,B 为寻址位在字节中的位置。例如,指令:

MOV C, 22.3 h

将 0x13 中的布尔值(字节地址 0x22 中的位 3)传送到进位标志。

13.2.5 堆栈

程序的堆栈可以位于 256 字节数据存储器中的任何位置。堆栈区域用堆栈指针 (SP,0x81) SFR 指定。SP 指向最后使用的位置。下一个压入堆栈的数据将被存放在 SP+1, 然后 SP 加 1。复位后堆栈指针被初始化为地址 0x07, 因此第一个被压入堆栈的数据将被存放在地址 0x08, 这也是寄存器区 1 的第一个寄存器 (R0)。如果使用不止一个寄存器区,SP 应被初始化为数据存储器中不用于数据存储的位置。堆栈深度最大可达 256 字节。

MCU 内部有可被调试逻辑访问的、用于堆栈记录的硬件。堆栈记录是一个 32 位的移位寄存器,每次压栈(PUSH)或 SP 增 1 都向该寄存器压入一个记录位,每次调用或中断向该寄存器压入两个记录位。(一次出栈(POP)或 SP 减 1 弹出一个记录位,一次返回弹出两个记录位。) 堆栈记录电路可以检测该 32 位移位寄存器的上溢和下溢,即使在 MCU 运行全速运行时也可以通知调试软件。

13.2.6 特殊功能寄存器

从 0x80 到 0xFF 的直接寻址存储器空间为特殊功能寄存器(SFR)。SFR 提供对 CIP-51 的资源和外设的控制及 CIP-51 与这些资源和外设之间的数据交换。CIP-51 具有标准 8051 中的全部 SFR,还增加了一些用于配置和访问专有子系统的 SFR。这就允许在保证与 MCS-51TM 指令集兼容的前提下增加新的功能。表 13.2 列出了 CIP-51 系统控制器中的全部 SFR。

任何时刻用直接寻址访问从 0x80 到 0xFF 的存储器空间将访问特殊功能寄存器 (SFR)。地址以 0x0 或 0x8 结尾的 SFR (例如 P0、TCON、P1、SCON、IE 等) 既可以按字节寻址也可以按位寻址,所有其它 SFR 只能按字节寻址。SFR 空间中未使用的地址保留为将来使用,访问这些地址会产生不确定的结果,应予避免。有关每个寄存器的详细说明请参见本数据表的相关部分(表 13.3 中已标明)。

SFR 分页机制

CIP-51 实现了 SFR 分页机制,允许器件将很多 SFR 映射到 $0x80 \sim 0xFF$ 这个存储器地址空间。 SFR 存储器空间有 256 页。 $0x80 \sim 0xFF$ 的每个存储器地址都可以访问多达 256 页。C8051F06x 器件 使用 5 个 SFR 页:0、1、2、3 和 F。使用特殊功能寄存器页选择寄存器 SFRPAGE 来选择 SFR 页(见图 13.10)。读和写一个 SFR 的步骤如下:

- 1. 用 SFRPAGE 寄存器选择相应的 SFR 页号。
- 2. 用直接寻址方式读或写特殊功能寄存器(MOV 指令)。

中断和 SFR 分页

当一个中断发生时,SFR 页寄存器会自动切换到引起中断的那个标志位所在 SFR 页。这种自动 SFR 页切换功能减轻了从中断服务程序切换 SFR 页的负担。在执行 RETI 指令时,中断前使用的 SFR 页会被自动恢复。这是通过一个 3 字节的 SFR 页堆栈来实现的。位于该堆栈顶部的是 SFRPAGE,即当前 SFR 页; SFR 页堆栈的第二个字节是 SFRNEXT;第三个或者说 SFR 堆栈底部的字节是 SFRLAST。发生中断时,当前 SFR 页的值被压入到 SFRNEXT 字节,SFRNEXT 的值被压入到 SFRLAST。然后硬件将包含该中断对应标志位的 SFR 页装入 SFRPAGE。在中断返回时执行 SFR 页堆栈出栈操作,SFRNEXT 的值返回到 SFRPAGE 寄存器,因此不需要软件干预即可恢复 SFR 页的上下文。SFRLAST 中的值(如果堆栈低部没有 SFR 页值,则该值为 0x00)被保存到 SFRNEXT 寄存器。如果需要,可以在中断服务程序中修改 SFRNEXT 和 SFRLAST 的值,以使 CPU 在执行 RETI 指令(中断返回)时返回到不同的 SFR 页。修改 SFR 页堆栈中的寄存器并不引起压栈或出栈操作。只有中断调用和返回才会导致对 SFR 页堆栈的压栈/出栈操作。




图 13.3 SFR 页堆栈

可以根据需要使能或禁止中断时的 SFR 页自动硬件切换功能,这是通过对位于 SFR 页控制寄存器 (SFRPGCN) 中的自动页控制使能位编程来实现的。系统复位后该功能缺省为使能状态。这样,自动切换功能被使能,除非用软件禁止。

表 13.2 以 SFR 存储器映像的形式给出了 SFR 单元(地址和 SFR 页)一览表。该表中的每个存储器单元都有指示其所在 SFR 页的列。注意:某些 SFR 可以从所有的 SFR 页访问,在表中表示为"所有页"。例如,端口 I/O 寄存器 P0、P1、P2 和 P3 都有"所有页"标志,表示可以从所有的 SFR 页访问这些 SFR 寄存器,而不管 SFRPAGE 寄存器为何值。

SFR 页堆栈示例

下面给出了中断过程中 SFR 页堆栈操作的一个例子。

在本例中,SFR 页控制为缺省的使能状态(即 SFRPGEN = 1),CIP-51 执行向端口 5(SFR"P5",位于地址 0xD8,SFR 页为 0x0F)的写入操作。器件还使用可编程计数器阵列(PCA)并用 8 位 ADC (ADC2)窗口比较器监视一个电压值。系统用 PCA 中断服务程序(ISR)实现一个关键控制功能,因此 PCA 中断被使能并被设置为高优先级。ADC2 用于监视一个重要性稍差的电压,但为了减少软件开销,我们使用窗口检测器及相关的 ISR,窗口检测器中断被设置为低优先级。此时,SFR 页被设置为访问端口 5 SFR (SFRPAGE = 0x0F)。见下面的图 13.4。




图 13.4 SFR 页堆栈: 用 SFR 页 0x0F 访问端口 5

当 CIP-51 执行代码(在本例中为向端口 5 写值)时,发生了 ADC2 窗口比较器中断。CIP-51 转去执行 ADC2 窗口比较器 ISR,将当前 SFR 页值(SFR 页 0x0F)压入到 SFR 页堆栈的 SFRNEXT。然后,访问 ADC2 的 SFR 所需要的 SFR 页被自动装入 SFRPAGE 寄存器(SFR 页 0x02)。SFRPAGE 是 SFR 页堆栈的"栈顶"。软件现在可以访问 ADC2 的特殊功能寄存器。软件可以在执行 ADC2 ISR 的任何时刻通过向 SFRPAGE 寄存器写一个新值来切换到任何一个 SFR 页,以访问不在 SFR 页 0x02 的特殊功能寄存器。见下面的图 13.5。




图 13.5 ADC2 窗口比较器中断发生后的 SFR 页堆栈

当 CIP-51 执行 ADC2 ISR 时,发生了 PCA 中断。回顾一下, PCA 中断被配置为高优先级,ADC2 中断被配置为低优先级。因此 CIP-51 现在转去执行高优先级的 PCA ISR。进入 PCA ISR 之时,CIP-51 自动将访问 PCA 的特殊功能寄存器所需要的 SFR 页 (SFR 页 0x00) 装入 SFRPAGE 寄存器。在 PCA 中断之前保存在 SFRPAGE 寄存器中的值(ADC2 所在的 SFR 页 0x02)被压入到堆栈的 SFRNEXT中。同样,在 PCA 中断之前保存在 SFRNEXT 寄存器中的值(端口 5 所在的 SFR 页 0x0F)被压入到 SFRLAST 寄存器中,即堆栈的底部。注意,先前保存在 SFRLAST 中的值(前一次软件写 SFRLAST 的操作)被覆盖。见下面的图 13.6。




图 13.6 在 ADC2 ISR 期间发生 PCA 中断后的 SFR 页堆栈

从 PCA 中断服务程序返回时,CIP-51 将返回到 ADC2 窗口比较器 ISR。在执行 RETI 指令时,用于访问 PCA 寄存器的 SFR 页 0x00 被自动弹出 SFR 页堆栈,SFRNEXT 寄存器的内容被保存到 SFRPAGE 寄存器中。ADC2 ISR 中的软件可以像 PCA 中断发生之前那样继续访问 ADC2 的 SFR。同样,SFRLAST 寄存器中的值被保存到 SFRNEXT 寄存器中。这是在 ADC2 中断发生之前用于访问端口 5 的 SFR 页值 0x0F。见下面的图 13.7。




图 13.7 从 PCA 中断返回后的 SFR 页堆栈

在执行 ADC2 窗口比较器 ISR 中的 RETI 指令时, SFRPAGE 寄存器中的值被 SFRNEXT 的内容 覆盖。CIP-51 现在可以像在中断发生之前那样访问端口 5 SFR 中的数据位。见下面的图 13.8。




图 13.8 从 ADC2 窗口中断返回后的 SFR 页堆栈

注意:在上述例子中,SFR 页堆栈的全部 3 个字节都可以通过 SFRPAGE、SFRNEXT 和 SFRLAST 这几个特殊功能寄存器访问。如果在中断服务期间该堆栈被修改,中断返回后的当前 SFR 页可能与中断调用发生之前所选择的 SFR 页不同。在实时操作系统控制和管理多个任务间的上下文切换时,直接访问 SFR 页堆栈是很有用的。

SFR 页堆栈的压栈操作只能发生在中断服务之时,出栈操作只能发生在中断返回之际(执行 RETI 指令时)。上述的 SFRPAGE 自动切换和 SFR 页堆栈操作可以用软件禁止,这可以通过清除 SFR 页控制寄存器(SFRPGCN)中的 SFR 自动页使能位(SFRPGEN)来实现。见图 13.9。

图 13.9 SFRPGCN: SFR 页控制寄存器

R	R	R	R	R	R	R	R/W	复位值	
-	-			-	-	-	SFRPGEN	00000001	
位7	位6	位5	位4	位3	位2	位1	位0	-	
SFR 地址: 0x96									
						SI	FR页: F		

位 7-1: 保留

位 0: SFRPGEN: SFR 自动页控制使能位。

发生中断时, C8051 核将转向特定的中断服务程序, 并自动将 SFR 页切换到相应外设或功能的 SFR 页。该位用于控制这种自动切换功能。

- 0: 自动页控制功能被禁止。C8051 核不会自动切换到相应的 SFR 页(即包含中断源所在外设/功能的 SFR 之 SFR 页)。
- 1: 自动页控制功能被使能。中断发生时,C8051 将 SFR 页切换到包含中断源所 在外设/功能的 SFR 之 SFR 页)。

图 13.10 SFRPAGE: SFR 页寄存器

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	复位值			
								00000000			
位7	位6	位5	位4	位3	位2	位1	位0	_			
	SFR 地址: 0x84										
						SFR	页: 所有	页			

位 7-0: SFRPAGE: SFR 页寄存器

该字节代表 CIP-51 MCU 读或修改 SFR 时所使用的 SFR 页。

写:设置 SFR 页。

读: CIP-51 正在使用的 SFR 页。

当自动页切换功能被使能时,C8051 会自动切换到包含引起中断的外设/功能之SFR 所在页,并在从中断返回时自动返回到先前的 SFR 页(除非在从中断返回前,SFR 堆栈被修改)。SFRPAGE 是 SFR 页堆栈的顶部字节。中断导致 SFR 页堆栈的压栈和出栈操作(而不是通过写 SFRPAGE 寄存器)。

图 13.11 SFRNEXT: SFR 后续寄存器

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	复位值		
								00000000		
位7	位6	位5	位4	位3	位2	位1	位0	=		
SFR 地址: 0x85										
						SFR	页: 所有	页		

位 7-0: SFR 页堆栈位:在中断进入/返回时,SFR 页上下文被保存在一个 3 字节的 SFR 堆栈中:SFRPAGE 是第一个字节,SFRNEXT 是第二个字节,SFRLAST 是第三个字节。SFR 页堆栈字节可以用于改写 SFR 页堆栈的上下文,但不能引起 SFR 页堆栈的压栈和出栈操作。只有中断发生和中断返回才能导致 SFR 页堆栈的压栈和出栈操作。

写:设置 SFR 页堆栈的第二字节所包含的 SFR 页。这将导致在中断返回时 SFRPAGE 寄存器将含有该 SFR 页值。

读:返回 SFR 页堆栈的第二字节所包含的 SFR 页值。这是中断返回时进入 SFRPAGE 寄存器的值。

图 13.12 SFRLAST: SFR 栈底寄存器

	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	复位值		
									00000000		
-	位7	位6	位5	位4	位3	位2	位1	位0	_		
	SFR 地址: 0x86										
							SFR	页: 所有	页		

位 7-0: SFR 页堆栈位:在中断进入/返回时,SFR 页上下文被保存在一个 3 字节的 SFR 堆栈中:SFRPAGE 是第一个字节,SFRNEXT 是第二个字节,SFRLAST 是第三个字节。SFR 页堆栈字节可以用于改写 SFR 页堆栈的上下文,但不能引起 SFR 页堆栈的压栈和出栈操作。只有中断发生和中断返回才能导致 SFR 页堆栈的压栈和出栈操作。

写:设置 SFR 页堆栈最后字节所包含的 SFR 页。这将导致在中断返回时 SFRNEXT 寄存器将含有该 SFR 页值。

读: 返回 SFR 页堆栈的最后一个字节所包含的 SFR 页值。

表 13.2 特殊功能寄存器 (SFR) 存储器映象

地址	0(8)	1(9)	2(A)	3(B)	4(C)	5(D)	6(E)	7(F)	SFR 页
F8	SPI0CN CAN0CN DMA0CF P7	PCA0L DMA0CTL	PCA0H DMA0CTH	PCA0CPL0 DMA0CSL	PCA0CPH0 DMA0CSH	PCA0CPL1 DMA0BND	PCA0CPH1 DMA0ISW	WDTCN (所有页)	0 1 2 3 F
F0	B (所有页)						EIP1 (所有页)	EIP2 (所有页)	0 1 2 3 F
E8	ADC0CN ADC1CN ADC2CN	PCA0CPL2	PCA0CPH2	PCA0CPL3	PCA0CPH3	PCA0CPL4	PCA0CPH4	RSTSRC	0 1 2 3 F
Е0	ACC (所有页)	PCA0CPL5 XBR0	PCA0CPH5 XBR1	XBR2	XBR3		EIE1 (所有页)	EIE2 (所有页)	0 1 2 3 F
D8	PCA0CN CAN0DATL DMA0CN P5	PCA0MD CAN0DATH DMA0DAL	PCA0CPM0 CAN0ADR DMA0DAH	PCA0CPM1 CAN0TST DMA0DSL	PCA0CPM2 DMA0DSH	PCA0CPM3 DMA0IPT	PCA0CPM4 DMA0IDT	PCA0CPM5	0 1 2 3 F
D0	PSW (所有页)	REF0CN REF1CN REF2CN	DAC0L DAC1L	DAC0H DAC1H	DAC0CN DAC1CN				0 1 2 3 F
C8	TMR2CN TMR3CN TMR4CN	TMR2CF TMR3CF TMR4CF	RCAP2L RCAP3L RCAP4L	RCAP2H RCAP3H RCAP4H	TMR2L TMR3L TMR4L	TMR2H TMR3H TMR4H		SMB0CR	0 1 2 3 F
C0	SMB0CN CAN0STA	SMB0STA	SMB0DAT	SMB0ADR	ADC0GTL ADC2GTL	ADC0GTH ADC2GTH	ADC0LTL ADC2LTL	ADC0LTH ADC2LTH	0 1 2 3 F
В8	IP (所有页)	SADEN0	AMX2CF ADC0CPT	AMX0SL AMX2SL ADC0CCF	ADC0CF ADC1CF ADC2CF		ADC0L ADC1L ADC2L	ADC0H ADC1H ADC2H	0 1 2 3 F
	0(8) 可位寻址	1(9)	2(A)	3(B)	4(C)	5(D)	6(E)	7(F)	

表 13.2 特殊功能寄存器 (SFR) 存储器映象 (续)

地址	0(8)	1(9)	2(A)	3(B)	4(C)	5(D)	6(E)	7(F)	SFR 页
В0	P3 (所有页)							FLSCL FLACL	0 1 2 3 F
A8	IE (所有页)	SADDR0				P1MDIN	P2MDIN		0 1 2 3 F
A0	P2 (所有页)	EMI0TC	EMI0CN	EMI0CF	POMDOUT	P1MDOUT	P2MDOUT	P3MDOUT	0 1 2 3 F
98	SCON0 SCON1	SBUF0 SBUF1	SPIOCFG	SPIODAT	P4MDOUT	SPI0CKR P5MDOUT	P6MDOUT	P7MDOUT	0 1 2 3 F
90	P1 (所有页)	SSTA0					SFRPGCN	CLKSEL	0 1 2 3 F
88	TCON CPT0CN CPT1CN CPT2CN	TMOD CPT0MD CPT1MD CPT2MD	TL0 OSCICN	TL1 OSCICL	TH0 OSCXCN	TH1	CKCON	PSCTL	0 1 2 3 F
80	P0 (所有页)	SP (所有页)	DPL (所有页)	DPH (所有页)	SFRPAGE (所有页)	SFRNEXT (所有页)	SFRLAST (所有页)	PCON (所有页)	0 1 2 3 F
	0(8) 可位寻址	1(9)	2(A)	3(B)	4(C)	5(D)	6(E)	7(F)	

表 13.3 特殊功能寄存器

寄存器	地址	SFR 页	说明	页码
ACC	0xE0	所有页	累加器	
ADC0CCF	0xBB	F	ADC0 校准系数	
ADC0CF	0xBC	0	ADC0 配置寄存器	
ADC0CN	0xE8	0	ADC0 控制寄存器	
ADC0CPT	0xBA	F	ADC0 校准指针	
ADC0GTH	0xC5	0	ADC0 下限(大于)数据字高字节	
ADC0GTL	0xC4	0	ADC0 下限(大于)数据字低字节	
ADC0H	0xBF	0	ADC0 数据字高字节	
ADC0L	0xBE	0	ADC0 数据字低字节	
ADC0LTH	0xC7	0	ADC0 上限(小于)数据字高字节	
ADC0LTL	0xC6	0	ADC0 上限(小于)数据字低字节	
ADC1CF	0xBC	1	ADC1 配置寄存器	
ADC1CN	0xE8	1	ADC1 控制寄存器	
ADC1H	0xBF	1	ADC1 数据字高字节	
ADC1L	0xBE	1	ADC1 数据字低字节	
ADC2CF ⁵	0xBC	2	ADC2 配置寄存器	
ADC2CN ⁵	0xE8	2	ADC2 控制寄存器	
ADC2GTH ⁵	0xC5	2	ADC2 下限(大于)数据字高字节	
ADC2GTL ⁵	0xC4	2	ADC2 下限(大于)数据字低字节	
ADC2H ⁵	0xBF	2	ADC2 数据字高字节	
ADC2L ⁵	0xBE	2	ADC2 数据字低字节	
ADC2LTH ⁵	0xC7	2	ADC2 上限(小于)数据字高字节	
ADC2LTL ⁵	0xC6	2	ADC2 上限(小于)数据字低字节	
AMX0SL	0xBB	0	ADC0 模拟 MUX 通道选择寄存器	
AMX2CF ⁵	0xBA	2	ADC2 模拟 MUX 配置寄存器	
AMX2SL ⁵	0xBB	2	ADC2 模拟 MUX 通道选择寄存器	
В	0xF0	所有页	B寄存器	
CAN0ADR ⁵	0xDA	1	CAN0 地址寄存器	
CAN0CN ⁵	0xF8	1	CAN0 控制寄存器	
CAN0DATH ⁵	0xD9	1	CAN0 数据寄存器高字节	
CAN0DATL ⁵	0xD8	1	CAN0 数据寄存器低字节	
CAN0STA ⁵	0xC0	1	CAN0 状态寄存器	
CAN0TST ⁵	0xDB	1	CAN0 测试寄存器	
CKCON	0x8E	0	时钟控制寄存器	
CLKSEL	0x97	F	系统时钟选择寄存器	
CPT0CN	0x88	1	比较器0控制寄存器	
CPT0MD	0x89	1	比较器0配置寄存器	

寄存器	地址	SFR 页	说明	页码
CPT1CN	0x88	2	比较器 1 控制寄存器	
CPT1MD	0x89	2	比较器1配置寄存器	
CPT2CN	0x88	3	比较器 2 控制寄存器	
CPT2MD	0x89	3	比较器2配置寄存器	
DAC0CN ⁵	0xD4	0	DAC0 控制寄存器	
DAC0H ⁵	0xD3	0	DAC0 数据字高字节	
DAC0L ⁵	0xD2	0	DAC0 数据字低字节	
DAC1CN ⁵	0xD4	1	DAC1 控制寄存器	
DAC1H ⁵	0xD3	1	DAC1 数据字高字节	
DAC1L ⁵	0xD2	1	DAC1 数据字低字节	
DMA0BND	0xFD	3	DMA0 指令边界寄存器	
DMA0CF	0xF8	3	DMA0 配置寄存器	
DMA0CN	0xD8	3	DMA0 控制寄存器	
DMA0CSH	0xFC	3	DMA0 重复计数器状态高字节	
DMA0CSL	0xFB	3	DMA0 重复计数器状态低字节	
DMA0CTH	0xFA	3	DMA0 重复计数器极限高字节	
DMA0CTL	0xF9	3	DMA0 重复计数器极限低字节	
DMA0DAH	0xDA	3	DMA0 数据起始地址高字节	
DMA0DAL	0xD9	3	DMA0 数据起始地址低字节	
DMA0DSH	0xDC	3	DMA0 数据地址指针高字节	
DMA0DSL	0xDB	3	DMA0 数据地址指针低字节	
DMA0IDT	0xDE	3	DMA0 指令写数据寄存器	
DMA0IPT	0xDD	3	DMA0 指令写地址寄存器	
DMA0ISW	0xFE	3	DMA0 指令状态	
DPH	0x83	所有页	数据指针(高字节)	
DPL	0x82	所有页	数据指针(低字节)	
EIE1	0xE6	所有页	扩展中断允许1	
EIE2	0xE7	所有页	扩展中断允许2	
EIP1	0xF6	所有页	扩展中断优先级 1	
EIP2	0xF7	所有页	扩展中断优先级 2	
EMI0CF ¹	0xA3	0	外部存储器接口配置寄存器	
EMI0CN ¹	0xA2	0	外部存储器接口控制寄存器	
EMI0TC ¹	0xA1	0	外部存储器接口时序控制寄存器	
FLACL	0xB7	F	FLASH 访问极限寄存器	
FLSCL	0xB7	0	FLASH 存储器定时预分频器	
IE	0xA8	所有页	中断允许寄存器	
IP	0xB8	所有页	中断优先级控制寄存器	
OSCICL	0x8B	F	内部振荡器校准寄存器	
OSCICN	0x8A	F	内部振荡器控制寄存器	
OSCXCN	0x8C	F	外部振荡器控制寄存器	

寄存器	地址	SFR 页	说明	页码
P0	0x80	所有页	端口0锁存器	
P0MDOUT	0xA4	F	端口0输出方式配置寄存器	
P1	0x90	所有页	端口 1 锁存器	
P1MDIN	0xAD	F	端口1输入方式寄存器	
P1MDOUT	0xA5	F	端口1输出方式配置寄存器	
P2	0xA0	所有页	端口 2 锁存器	
P2MDIN	0xAE	F	端口2输入方式寄存器	
P2MDOUT	0xA6	F	端口2输出方式配置寄存器	
P3 ¹	0xB0	所有页	端口3锁存器	
P3MDOUT ¹	0xA7	F	端口3输出方式配置寄存器	
P4 ¹	0xC8	F	端口4锁存器	
P4MDOUT ¹	0x9C	F	端口4输出方式配置寄存器	
P5 ¹	0xD8	F	端口5锁存器	
P5MDOUT ¹	0x9D	F	端口5输出方式配置寄存器	
P6 ¹	0xE8	F	端口6锁存器	
P6MDOUT ¹	0x9E	F	端口6输出方式配置寄存器	
P7 ¹	0xF8	F	端口7锁存器	
P7MDOUT ¹	0x9F	F	端口7输出方式配置寄存器	
PCA0CN	0xD8	0	PCA 控制寄存器	
PCA0CPH0	0xFC	0	PCA 模块 0 捕捉/比较高字节	
PCA0CPH1	0xFE	0	PCA 模块 1 捕捉/比较高字节	
PCA0CPH2	0xEA	0	PCA 模块 2 捕捉/比较高字节	
PCA0CPH3	0xEC	0	PCA 模块 3 捕捉/比较高字节	
PCA0CPH4	0xEE	0	PCA 模块 4 捕捉/比较高字节	
PCA0CPH5	0xE2	0	PCA 模块 5 捕捉/比较高字节	
PCA0CPL0	0xFB	0	PCA 模块 0 捕捉/比较低字节	
PCA0CPL1	0xFD	0	PCA 模块 1 捕捉/比较低字节	
PCA0CPL2	0xE9	0	PCA 模块 2 捕捉/比较低字节	
PCA0CPL3	0xEB	0	PCA 模块 3 捕捉/比较低字节	
PCA0CPL4	0xED	0	PCA 模块 4 捕捉/比较低字节	
PCA0CPL5	0xE1	0	PCA 模块 5 捕捉/比较低字节	
PCA0CPM0	0xDA	0	PCA 模块 0 方式寄存器	
PCA0CPM1	0xDB	0	PCA 模块 1 方式寄存器	
PCA0CPM2	0xDC	0	PCA 模块 2 方式寄存器	
PCA0CPM3	0xDD	0	PCA 模块 3 方式寄存器	
PCA0CPM4	0xDE	0	PCA 模块 4 方式寄存器	
PCA0CPM5	0xDF	0	PCA 模块 5 方式寄存器	
PCA0H	0xFA	0	PCA 计数器高字节	
PCA0L	0xF9	0	PCA 计数器低字节	
PCA0MD	0xD9	0	PCA 方式寄存器	

寄存器	地址	SFR 页	说明	页码
PCON	0x87	所有页	电源控制寄存器	
PSCTL	0x8F	0	程序存储器读/写控制寄存器	
PSW	0xD0	所有页	程序状态字	
RCAP2H	0xCB	0	定时器/计数器 2 捕捉/重载寄存器高字节	
RCAP2L	0xCA	0	定时器/计数器 2 捕捉/重载寄存器低字节	
RCAP3H	0xCB	1	定时器/计数器 3 捕捉/重载寄存器高字节	
RCAP3L	0xCA	1	定时器/计数器 3 捕捉/重载寄存器低字节	
RCAP4H	0xCB	2	定时器/计数器 4 捕捉/重载寄存器高字节	
RCAP4L	0xCA	2	定时器/计数器 4 捕捉/重载寄存器低字节	
REF0CN	0xD1	0	电压基准控制寄存器 0	
REF1CN	0xD1	1	电压基准控制寄存器 1	
REF2CN ^{2,3,5}	0xD1	2	电压基准控制寄存器 2	
RSTSRC	0xEF	0	复位源寄存器	
SADDR0	0xA9	0	UART0 从地址寄存器	
SADEN0	0xB9	0	UARTO 从地址允许寄存器	
SBUF0	0x99	0	UART0 数据缓冲器	
SBUF1	0x99	1	UART1 数据缓冲器	
SCON0	0x98	0	UART0 控制寄存器	
SCON1	0x98	1	UART1 控制寄存器	
SFRLAST	0x86	所有页	SFR 页堆栈最后字节	
SFRNEXT	0x85	所有页	SFR 页堆栈后续字节	
SFRPAGE	0x84	所有页	SFR 页选择	
SFRPGCN	0x96	F	SFR 页控制寄存器	
SMB0ADR	0xC3	0	SMBus 0 从地址寄存器	
SMB0CN	0xC0	0	SMBus 0 控制寄存器	
SMB0CR	0xCF	0	SMBus 0 时钟频率寄存器	
SMB0DAT	0xC2	0	SMBus 0 数据寄存器	
SMB0STA	0xC1	0	SMBus 0 状态寄存器	
SP	0x81	所有页	堆栈指针	
SPI0CFG	0x9A	0	SPI 配置寄存器	
SPI0CKR	0x9D	0	SPI 时钟速率寄存器	
SPI0CN	0xF8	0	SPI 控制寄存器	
SPI0DAT	0x9B	0	SPI 数据寄存器	
SSTA0	0x91	0	UART0 状态寄存器	
TCON	0x88	0	定时器/计数器控制寄存器	
TH0	0x8C	0	定时器/计数器 0 高字节	
TH1	0x8D	0	定时器/计数器 1 高字节	
TL0	0x8A	0	定时器/计数器 0 低字节	
TL1	0x8B	0	定时器/计数器1低字节	
TMOD	0x89	0	定时器/计数器方式寄存器	

寄存器	地址	SFR 页	说明	页码
TMR2CF	0xC9	0	定时器2配置寄存器	
TMR2CN	0xC8	0	定时器 2 控制寄存器	
TMR2H	0xCD	0	定时器 2 高字节	
TMR2L	0xCC	0	定时器 2 低字节	
TMR3CF	0xC9	1	定时器 3 配置寄存器	
TMR3CN	0xC8	1	定时器 3 控制寄存器	
TMR3H	0xCD	1	定时器 3 高字节	
TMR3L	0xCC	1	定时器 3 低字节	
TMR4CF	0xC9	2	定时器 4 配置寄存器	
TMR4CN	0xC8	2	定时器 4 控制寄存器	
TMR4H	0xCD	2	定时器 4 高字节	
TMR4L	0xCC	2	定时器 4 低字节	
WDTCN	0xFF	所有页	看门狗定时器控制	
XBR0	0xE1	F	端口 I/O 交叉开关控制 0	
XBR1	0xE2	F	端口 I/O 交叉开关控制 1	
XBR2	0xE3	F	端口 I/O 交叉开关控制 2	
XBR3	0xE4	F	端口 I/O 交叉开关控制 3	
0x97, 0xA2, 0xB4, 0xCE,			保留	

- *1 表示该寄存器只存在于 C8051F060/2/4/6 中。
- *2 表示该寄存器只存在于 C8051F060/2 中。
- *3 表示该寄存器只存在于 C8051F061/3 中。
- *4 表示该寄存器只存在于 C8051F060/1/2/3 中。
- *5 表示该寄存器只存在于 C8051F064/5/6/7 中。

13.2.7 寄存器说明

下面对与 CIP-51 系统控制器操作有关的 SFR 加以说明。保留位不应被置为逻辑'1'。将来的产品版本可能会使用这些位实现新功能,在这种情况下各位的复位值将是逻辑'0'以选择缺省状态。有关其它 SFR 的详细说明见本数据表中与它们对应的系统功能相关的章节。

图 13.13 SP: 堆栈指针

R/W	复位值 							
位7	位6	位5	位4	位3	位2		位0 R 地址: 0: R 页: 所	

位 7-0: SP: 堆栈指针

和 FLASH 存储器。

堆栈指针保持栈顶位置。在每次执行 PUSH 操作前, 堆栈指针加 1。SP 寄存器复位后的默认值为 0x07。

图 13.14 DPL: 数据指针低字节

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	_ 复位值				
								000000				
位7	位6	位5	位4	位3	位2	位1	位0					
						SFR 地址: 0x82						
						SF	R 页: 所	有页				
÷70	DDI #	据指针低	学									
$\stackrel{\circ}{\underline{)}}$ 7-0:	DPL: 致	(指指针) 瓜	1 11									

图 13.15 DPH: 数据指针高字节

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	复位值
								0000000
位7	位6	位5	位4	位3	位2	位1	位0	
						SF	R 地址: 0	x83
						SF	R 页: 所	有页
位 7-0:	DPH. 数	据指针高	字节					

图 13.16 PSW: 程序状态字

R/W	复位值							
CY	AC	F0	RS1	RS0	OV	F1	PARITY	00000000
位7	位6	位5	位4	位3	位2	位1	位0	可位寻址
						~	- 1.1.1.1	

SFR 地址: 0xD0 SFR 页: 所有页

位 7: CY: 进位标志。

当最后一次算术操作产生进位(加法)或借位(减法)时,该位置 1。其它算术操作将其清 0。

位 6: AC: 辅助进位标志。

当最后一次算术操作向高半字节有进位(加法)或借位(减法)时,该位置 1。 其它算术操作将其清 0。

位 5: F0: 用户标志 0。

这是一个可位寻址、受软件控制的通用标志位。

位 4-3: RS1-RS0: 寄存器区选择。

该两位在寄存器访问时用于选择寄存器区。

RS1	RS0	寄存器区	地址
0	0	0	0x00-0x07
0	1	1	0x08-0x0F
1	0	2	0x10-0x17
1	1	3	0x18-0x1F

位 2: OV: 溢出标志。

该位在下列情况下被置 1:

- ADD、ADDC 或 SUBB 指令引起符号位变化溢出。
- MUL 指令引起溢出(结果大于 255)。
- DIV 指令的除数为 0。

ADD、ADDC、SUBB、MUL 和 DIV 指令的其它情况使该位清 0。

位 1: F1: 用户标志 1。

这是一个可位寻址、受软件控制的通用标志位。

位 0: PARITY: 奇偶标志。

若累加器中8个位的和为奇数时该位置1,为偶数时清0。

C8051F060/1/2/3/4/5/6/7 高速混合信号 ISP FLASH 微控制器

图 13.17 ACC: 累加器

R/W	复位值							
ACC.7	ACC.6	ACC.5	ACC.4	ACC.3	ACC.2	ACC.1	ACC.0	00000000
位.7	位.6	位5	位.4	位3	位.2	位1	位.0	可位寻址

SFR 地址: 0xE0 SFR 页: 所有页

位 7-0: ACC: 累加器

该寄存器为算术操作用的累加器。

图 13.18 B: B 寄存器

R/W	复位值							
B.7	B.6	B.5	B.4	B.3	B.2	B.1	B.0	00000000
位7	位.6	位.5	位4	位3	位2	位1	位0	可位寻址

SFR 地址: 0xF0 SFR 页: 所有页

位 7-0: B: B 寄存器

该寄存器为某些算术操作的第二累加器。

13.3 中断系统

CIP-51 包含一个扩展的中断系统,支持 22 个中断源,每个中断源有两个优先级。中断源在片内外设与外部输入引脚之间的分配随器件的不同而变化。每个中断源可以在一个 SFR 中有一个或多个中断标志。当一个外设或外部源满足有效的中断条件时,相应的中断标志被置为逻辑'1'。

如果中断被允许,在中断标志被置位时将产生中断。一旦当前指令执行完,CPU产生一个LCALL到一个预定地址,开始执行中断服务程序(ISR)。每个 ISR 必须以 RETI 指令结束,使程序回到中断前执行完的那条指令的下一条指令。如果中断未被允许,中断标志将被硬件忽略,程序继续正常执行。中断标志置 1 与否不受中断允许/禁止状态的影响。

每个中断源都可以用一个 SFR (IE-EIE2)中的相关中断允许位允许或禁止,但是必须首先置'1' EA 位 (IE.7)以保证每个单独的中断允许位有效。不管每个中断允许位的设置如何,清'0'EA 位将禁止所有中断。

注:任何清除 EA 位的指令后面应立即跟随一条具有 2 或多字节操作码的指令。例如: // 在 'C'语言程序中:

EA = 0 ; // 清除 EA 位

EA=0 ; // ... 跟随一条2字接操作码的指令

// 在汇编语言程序中:

CLR EA ; 清除 EA 位

CLR EA ; ... 跟随一条 2 字接操作码的指令

如果在 "CLR EA"操作码(或任何清除 EA 位的指令)的执行期间产生了一个中断,并且该指令的后面是一条单周期指令,则中断可能被响应。但是在中断服务程序中读 EA 位时将返回'0'值。当 "CLR EA"操作码后面是一条多周期指令时,则中断不会被响应。

某些中断标志在 CPU 进入 ISR 时被自动清除。但大多数中断标志不是由硬件清除的,必须在 ISR 返回前用软件清除。如果一个中断标志在 CPU 执行完中断返回 (RETI) 指令后仍然保持置位状态,则会立即产生一个新的中断请求,CPU 将在执行完下一条指令后重新进入该 ISR。

13.3.1 MCU 中断源和中断向量

MCU 支持 22 个中断源。软件可以通过将任何一个中断标志设置为逻辑'1'来模拟一个中断。如果中断标志被允许,系统将产生一个中断请求,CPU 将转向与该中断标志对应的 ISR 地址。表 13.4 给出了 MCU 中断源、对应的向量地址、优先级和控制位一览表。关于外设有效中断条件和中断标志位方面的详细信息,请见与特定外设相关的章节。

13.3.2 外部中断

两个外部中断源(/INT0 和/INT1)可被配置为低电平触发或下降沿触发输入,由 IT0 (TCON.0) 和 IT1 (TCON.2)的设置决定。IE0 (TCON.1)和 IE1 (TCON.3)分别为外部中断/INT0 和/INT1 的中断标志。如果/INT0 或/INT1 外部中断被配置为边沿触发,CPU 在转向 ISR 时将自动清除相应的中断标志。当被配置为电平触发时,中断标志将跟随外部中断输入引脚的状态,外部中断源必须一直保持输入有效直到中断请求被响应。在 ISR 返回前必须使该中断请求无效,否则将产生另一个

中断请求。

表 13.4 中断一览表

中断源	中断向量	优先 级	中断标志	位寻址?	硬件 清除	使能位	优先级控制
复位	0x0000	最高	无	N/A	N/A	始终使能	总是最高
外部中断 0 (/INT0)	0x0003	0	IE0 (TCON.1)	Y	Y	EX0 (IE.0)	PX0 (IP.0)
定时器0溢出	0x000B	1	TF0 (TCON.5)	Y	Y	ET0 (IE.1)	PT0 (IP.1)
外部中断 1 (INT1)	0x0013	2	IE1 (TCON.3)	Y Y		EX1 (IE.2)	PX1 (IP.2)
定时器 1 溢出	0x001B	3	TF1 (TCON.7)	Y	Y	ET1 (IE.3)	PT1 (IP.3)
UART0	0x0023	4	RI0 (SCON0.0) TI0 (SCON0.1)	Y		ES0 (IE.4)	PS0 (IP.4)
定时器 2	0x002B	5	TF2 (TMR2CN.7) EXF2 (TMR2CN.6)	Y		ET2 (IE.5)	PT2 (IP.5)
串行外设接口	0x0033	6	SPIF (SPI0CN.7) WCOL (SPI0CN.6) MODF(SPI0CN.5) RXOVRN(SPI0CN.4)	Y		ESPI0 (EIE1.0)	PSPI0 (EIP1.0)
SMBus 接口	0x003B	7	SI (SMB0CN.3)	Y		ESMB0(EIE1.1)	PSMB0 (EIP1.1)
ADC0 窗口比较	0x0043	8	AD0WINT (ADC0CN.1)	Y		EWADC0 (EIE1.2)	PWADC0 (EIP1.2)
可编程计数器阵列	0x004B	9	CF (PCA0CN.7) CCFn (PCA0CN.n)	Y		EPCA0 (EIE1.3)	PPCA0 (EIP1.3)
比较器 0	0x0053	10	CP0FIF (CPT0CN.4) CP0RIF (CPT0CN.5)	Y		CP0IE (EIE1.4)	PCP0 (EIP1.4)
比较器 1	0x005B	11	CP1FIF (CPT1CN.4) CP1RIF (CPT1CN.5)	Y		CP1IE (EIE1.5)	PCP1 (EIP1.5)
比较器 2	0x0063	12	CP2FIF (CPT2CN.4) CP2RIF (CPT2CN.5)	Y		CP2IE (EIE1.6)	PCP2 (EIP1.6)
ADC0 转换结束	0x006B	13	AD0INT (ADC0CN.5)	Y		EADC0 (EIE1.7)	PADC0 (EIP1.7)
定时器 3	0x0073	14	TF3 (TMR3CN.7) EXF3 (TMR3CN.6)	Y		ET3 (EIE2.0)	PT3 (EIP2.0)
ADC1 转换结束	0x007B	15	AD1INT (ADC1CN.5)	Y		EADC1 (EIE2.1)	PADC1 (EIP2.1)
定时器 4	0x0083	16	TF4 (T4CON.7) EXF4 (TMR4CN.6)	Y		ET4 (EIE2.2)	PT4 (EIP2.2)
ADC2 窗口比较	0x008B	17	AD2WINT (ADC2CN.0)	Y		EWADC2 (EIE2.3)	PWADC2 (EIP2.3)
ADC2 转换结束	0x0093	18	AD2INT (ADC2CN.5)	Y		EADC2 (EIE2.4)	PADC2 (EIE2.4)
CAN 中断	0x009B	19	CAN0CN.7	Y	Y	ECAN0 (EIE2.5)	PCAN0 (EIE2.5)
UART1	0x00A3	20	RI1 (SCON1.0) TI1 (SCON1.1)	Y		ES1(EIE2.6)	PS1(EIP2.6)
DMA0 中断	0x00AB	21	DMA0INT (DMA0CN.6)	Y		EDMA0(EIE2.7)	PDMA0(EIP2.7)

13.3.3 中断优先级

每个中断源都可以被独立地编程为两个优先级中的一个: 低优先级或高优先级。一个低优先级 的中断服务程序可以被高优先级的中断所中断,但高优先级的中断不能被中断。每个中断在 SFR (IP-EIP2)中都有一个配置其优先级的中断优先级设置位,缺省值为低优先级。如果两个中断同时 发生,具有高优先级的中断先得到服务。如果这两个中断的优先级相同,则由固定的优先级顺序决 定哪一个先得到服务(如表 13.4 所示)。

13.3.4 中断响应时间

中断响应时间取决于中断发生时 CPU 的状态。中断系统在每个系统时钟周期对中断标志采样并 对优先级译码。最快的响应时间为 5 个系统时钟周期: 一个周期用于检测中断, 4 个周期完成对 ISR 的长调用(LCALL)。如果中断标志有效时 CPU 正在执行 RETI 指令,则需要再执行一条指令才能 进入中断服务程序。因此,最长的中断响应时间(没有其它中断正被服务或新中断具有较高优先级) 发生在 CPU 正在执行 RETI 指令,而下一条指令是 DIV 的情况。在这种情况下,响应时间为 18 个 系统时钟周期: 一个时钟周期用于检测中断,5个周期执行 RETI,8个周期执行 DIV 指令,4个周 期完成对 ISR 的长调用(LCALL)。如果 CPU 正在执行一个具有相同或更高优先级的中断的 ISR, 则新中断要等到当前 ISR 执行完(包括 RETI 和下一条指令)才能得到服务。

13.3.5 中断寄存器说明

下面介绍用于允许中断源和设置中断优先级的特殊功能寄存器。关于外设有效中断条件和中断标志位工作状态方面的详细信息,请见与特定片内外设相关的章节。

图 13.19 IE: 中断允许寄存器

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	复位值			
EA	IEGF0	ET2	ES0	ET1	EX1	ET0	EX0	00000000			
位7	位6	位5	位4	位3	位2	位1	位0	 可位寻址			
						SFR 地址: 0xA8					
						SFR 页: 所有页					

位 7: EA: 允许所有中断。

该位允许/禁止所有中断。它超越所有的单个中断屏蔽设置。

0: 禁止所有中断源。

1: 开放中断。每个中断由它对应的中断屏蔽设置决定。

位 6: IEGF0: 通用标志位 0。 该位用作软件控制的通用标志位。

位 5: ET2: 定时器 2 中断允许位。 该位用于设置定时器 2 的中断屏蔽。

0: 禁止定时器 2 中断。

1: 允许定时器 2 中断。

位 4: ES0: UART0 中断允许位。 该位设置 UART0 的中断屏蔽。

0: 禁止 UART0 中断。

1: 允许 UART0 中断。

位 3: ET1: 定时器 1 中断允许位。

位6 该位用于设置定时器1的中断屏蔽。

0: 禁止定时器1中断。

1: 允许定时器1中断。

位 2: EX1: 外部中断 1 允许位。

该位用于设置外部中断1的中断屏蔽。

0: 禁止外部中断 1。

1: 允许外部中断 1。

位 1: ET0: 定时器 0 中断允许位。

该位用于设置定时器 0 的中断屏蔽。

0: 禁止定时器 0 中断。

1: 允许定时器 0 中断。

位 0: EX0: 外部中断 0 允许位。

该位用于设置外部中断0的中断屏蔽。

0: 禁止外部中断 0。

1: 允许外部中断 0。

图 13.20 IP: 中断优先级寄存器

_	R/W	R/W	复位值								
	-	-	PT2	PS0	PT1	PX1	PT0	PX0	11000000		
	位7	位6	位5	位4	位3	位2	位1	位0	可位寻址		
							SFR	地址: 0x	B8		
							SFR 页: 所有页				

位 7-6: 未用。读=11b,写=忽略。

位 5: PT2: 定时器 2 中断优先级控制 该位设置定时器 2 中断的优先级。

0: 定时器 2 中断为低优先级。

1: 定时器 2 中断为高优先级。

位 4: PS0: UART0 中断优先级控制。 该位设置 UART0 中断的优先级。

0: UART0 中断为低优先级。

1: UART0 中断为高优先级。

位 3: PT1: 定时器 1 中断优先级控制 该位设置定时器 1 中断的优先级。

0: 定时器 1 中断为低优先级。

1: 定时器 1 中断为高优先级。

位 2: PX1: 外部中断 1 优先级控制 该位设置外部中断 1 的优先级。

0: 外部中断1中断为低优先级。

1: 外部中断1中断为高优先级。

位 1: PT0: 定时器 0 中断优先级控制 该位设置定时器 0 中断的优先级。

0: 定时器 0 中断为低优先级。

1: 定时器 0 中断为高优先级。

位 0: PX0: 外部中断 0 优先级控制 该位设置外部中断 0 的优先级。

0:外部中断0为低优先级。

1: 外部中断 0 为高优先级。

图 13.21 EIE1: 扩展中断允许 1

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	复位值		
EADC0	CP2IE	CP1IE	CP0IE	EPCA0	EWADC0	ESMB0	ESPI0	00000000		
位7	位6	位5	位4	位3	位2	位1	位0 R 地址:0	E6		
							R 远址: U R 页: 所			
						31	K 火: ///	有火		
位 7:	EADC0:	允许 AD	C0 转换结	東中断。						
•	该位设置	d ADC0 转	换结束的	中断屏蔽。						
	0: 禁止	ADC0 转扫	奥结束中 圏	f.						
	-		奂结束中断							
位 6:			器 2(CP2							
•										
该位设置 CP2 的中断屏蔽。 0: 禁止 CP2 中断。										
	-	CP2 中断。								
位 5:			器 1(CP1) 中断。						
•										
	该位设置 CP1 的中断屏蔽。 0:禁止 CP1 中断。									
	1: 允许	CP1 中断。	.							
位 4:	CP0IE:	允许比较是	器 0(CPO) 中断。						
	该位设置 CPO 的中断屏蔽。									
		CPO 中断。								
	-	CPO 中断。								
位 3:				阵列(PCA	.0) 中断。					
•	该位设置	PCA0的	中断屏蔽。)						
	0: 禁止	PCA0 中迷	折。							
	1: 允许	PCA0 中迷	折。							
位 2:	EWA DC	0. 分许 /	DC0 窗口	比较由縣						
<u> </u>				中断屏蔽。						
			口比较中断							
	-		コ比较 中 幽 コ比较 中 幽							
位 1:		允许 SM		10						
<u>/\!/_</u> 1:			的中断屏》	<u>t</u> ;						
		L SMBus0 □		NX o						
		SMBus0 =								
位 0:				(SPIO)中	7 除亡					
т <u>г</u> г. U:		ルけ甲11ク E SPIO 的中		(3110) 7	- m/l					
		SPIO 明月 SPIO 中断								
		SPIO 中断								
	1: 几杆	2110 丁刚	0							

图 13.22 EIE2: 扩展中断允许 2

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	复位值			
EDMA0	ES1	ECAN0	EADC2	EWADC2	ET4	EADC1	ET3	00000000			
位7	位6	位5	位4	位3	位2	位1	位0				
							址: 0xE7				
						SFR 页	: 所有了	ń			
位 7 :	EDMA0:	允许 DMA	.0 中断。								
	该位设置 DMA0 的中断屏蔽。										
	0: 禁止 DMA0 中断。										
		DMA0 中断									
位 6:		午 UART1 中									
		UART1 的									
		UART1 中断									
	-	UART1 中断									
位 5:		允许 CAN		折。							
	该位设置 CAN 控制器的中断屏蔽。										
		CAN 控制器		THE C							
		CAN 控制器									
位 4:		允许 ADC2	• • •	中断。							
<u></u>		ADC2 转换									
		ADC2 转换		-91791 IIIQ 0							
	-	ADC2 转换									
位 3:				较中断。							
<u></u>	EWADC2:允许 ADC2 窗口比较中断。 该位设置 ADC2 窗口比较的中断屏蔽。										
		ADC2 窗口		-91791 IIIX =							
		ADC2 窗口									
位 2:		许定时器 4									
	该位设置定时器 4 的中断屏蔽。										
		定时器4中国									
		定时器4中图									
位 1:				中断。							
<u></u>	EADC1:允许 ADC1 转换结束中断。 该位设置 ADC1 转换结束的中断屏蔽。										
		ADC1 转换		91/71 IIIX ©							
	-	ADC1 转换									
位 0:		许定时器3									
<u></u>	, =	定时器3中									
		定时器3中国									
	1: 允许知										

图 13.23 EIP1: 扩展中断优先级 1

D/III	D /III	D/III	D/III	D/III	D /III	D/III		D/III	有片皮			
R/W PADC0	R/W PCP2	R/W PCP1	R/W PCP0	R/W PPCA0	R/W PWADC0	R/W PSMB0		R/W PSPI0	复位值 			
位7	位6	位5	位4	位3	位2	位1		位0				
·							SFR	地址:	0xF6			
							SFR	页:	所有页			
位 7 :	DADCO.	ADC0 #	・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・	断优先级控	生山							
<u>u.</u> /:				断的优先级								
				为低优先约								
				为高优先组								
位 6:				所优先级控								
<u></u>		是CP2 中断										
		中断为低位										
	1: CP2	中断为高位	忙先级。									
位 5:	PCP1:	北较器1 (CP1) 中图	所优先级控	制							
	该位设置	cP1 中断	的优先级	0								
	0: CP1	中断为低位	忙先级。									
	1: CP1 中断为高优先级。											
位 4:	PCP0:	北较器 0(CP0) 中图	所优先级控	制							
		『CPO 中断										
		中断设置)		-								
		中断设置が										
位 3:					中断优先级	控制						
		PCA0 中										
)中断设置										
۸ -	1: PCA0 中断设置为高优先级。 PWADC0: ADC0 窗口比较器中断优先级控制											
位 2:					级控制							
	该位设置 ADC0 窗口中断的优先级。											
	0: ADC0 窗口中断为低优先级。											
<i>l</i> ≥ 1	1: ADC0 窗口中断为高优先级。 PSMB0: SMBus0 中断优先级控制											
位 1:												
		記 SMBus0										
		us 中断为作 us 中断为f										
位 0:)) 中断优约	生4亿1次生1							
少. U:		甲旬勿以 是SPIO 中國			儿纵红巾							
		中断为低位		(0								
		中断为高										
	1. 5110	1 191711111	/u/u <i>/</i> /X °									

图 13.24 EIP2: 扩展中断优先级 2

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	复位值			
PDMA0	PS1	PCAN0	PADC2	PWADC2	PT4	PADC1	PT3	00000000			
位7	位6	位5	位4	位3	位2	位1	位0				
						SFR 地址 SFR 页:	业: 0xF7 所有页				
						5FK 火:	加有火				
位 7:	PDMA0:	DMA0 中图	析优先级控	制							
	该位设置	DMA0 中以	听的优先级。	5							
	0: DMA0 中断为低优先级										
	1: DMA0) 中断为高位	尤先级								
位 6:	PS1: UA	RT1 中断优	先级控制								
	该位设置	UART1 中日	断的优先级	. 0							
	0: UART	1 中断为低	优先级								
	1: UART	1 中断为高	优先级								
位 5:	PCAN0:	CAN0 中断	优先级控制	训							
	该位设置 CAN0 中断的优先级。										
	0: CAN0 中断为低优先级										
	1: CAN0 中断为高优先级										
位 4:	PADC2:	ADC2 转换	结束中断仇	亡先级控制							
	该位设置 ADC2 转换结束中断的优先级。										
	0: ADC2 转换结束中断为低优先级										
	1: ADC2 转换结束中断为高优先级										
位 3:		:ADC2窗									
		ADC2 窗口									
		窗口比较中									
	1: ADC2										
位 2:		寸器 4 中断/									
		定时器4中									
	0: 定时器 4 中断设置为低优先级										
	1: 定时器 4 中断设置为高优先级										
位 1:	PADC1: ADC1 转换结束中断优先级控制										
	该位设置 ADC1 转换结束中断的优先级。										
	0: ADC1 转换结束中断为低优先级										
D+ C	1: ADC1 转换结束中断为高优先级										
位 0	PT3: 定时器 3 中断优先级控制										
		定时器3中		文。							
		暑3中断为付									
	1: 定时希	肾3中断为胃	司 亿允级								

CIP-51 有两种可软件编程的电源管理方式:空闲和停机。在空闲方式,CPU 停止运行,而外设和时钟处于活动状态。在停机方式,CPU 停止运行,所有的中断和定时器(时钟丢失检测器除外)都处于非活动状态,系统时钟停止。由于在空闲方式下时钟仍然运行,所以功耗与进入空闲方式之前的系统时钟频率和处于活动状态的外设数目有关。停机方式消耗最少的功率。图 13.25 对用于控

虽然 CIP-51 具有空闲和停机方式(与任何标准 8051 结构一样),但最好禁止不需要的外设,以使整个 MCU 的功耗最小。每个模拟外设在不用时都可以被禁止,使其进入低功耗方式。象定时器、串行总线这样的数字外设在不使用时消耗很少的功率。关闭 FLASH 存储器可以减小功耗,与进入空闲方式类似。关闭振荡器可以消耗更少的功率,但需要靠复位来重新启动 MCU。

13.4.1 空闲方式

将空闲方式选择位(PCON.0)置 1 导致 CIP-51 停止 CPU 运行并进入空闲方式,在执行完对该位置 1 的指令后 MCU 立即进入空闲方式。所有内部寄存器和存储器都保持原来的数据不变。所有模拟和数字外设在空闲方式期间都可以保持活动状态。

有被允许的中断发生或/RST 有效将结束空闲方式。当有一个被允许的中断发生时,空闲方式选择位(PCON.0)被清 0, CPU 将继续工作。该中断将得到服务,中断返回(RETI)后将开始执行设置空闲方式选择位的那条指令的下一条指令。如果空闲方式因一个内部或外部复位而结束,则 CIP-51 进行正常的复位过程并从地址 0x0000 开始执行程序。

如果被使能,WDT 将产生内部看门狗复位,从而结束空闲方式。这一功能可以保护系统不会 因为对 PCON 寄存器的意外写入而导致永久性停机。如果不需要这种功能,可以在进入空闲方式之 前禁止看门狗。这将进一步节省功耗,允许系统一直保持在空闲状态,等待一个外部激励唤醒系统。 有关使用和配置 WDT 的详细信息,请参见 14.7 节。

注意:任何将 IDLE 位置 1 的指令后面应立即跟随一条具有 2 或多字节操作码的指令。例如: // 用 'C'语言:

PCON |= 0x01 ; // 将 IDLE 位置 1

PCON = PCON: // ... 跟随一条 3 字接操作码的指令

制 CIP-51 电源管理方式的电源控制寄存器 (PCON) 作出了说明。

// 用汇编语言:

ORL PCON, #01h ; 将 IDLE 位置 1

MOV PCON, PCON ; ... 跟随一条 3 字接操作码的指令

如果在写 IDLE 位的指令之后是一条单字节指令,并且在执行将 IDLE 位置 1 的指令期间产生了一个中断,则将来发生中断时 CPU 可能不会被唤醒。

13.4.2 停机方式

将停机方式选择位(PCON.1)置 1 导致 CIP-51 进入停机方式,在执行完对该位置 1 的指令后 MCU 立即进入停机方式。在停机方式,CPU 和振荡器都被停止,实际上所有的数字外设都停止工作。在进入停机方式之前,必须关闭每个模拟外设。只有内部或外部复位能结束停机方式。复位时,CIP-51 进行正常的复位过程并从地址 0x0000 开始执行程序。

如果被使能,时钟丢失检测器将产生内部复位,从而结束停机方式。如果想要使 CPU 的休眠时间长于 100 微秒的 MCD 超时时间,则应禁止时钟丢失检测器。

图 13.25 PCON: 电源控制寄存器

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	复位值
-	-	-	-	-	-	STOP	IDLE	00000000
位7	位6	位5	位4	位3	位2	位1	位0	
SFR 地址: 0x87								
						SF	R 页: 所	有页

位 7-2: 保留。

位 1: STOP: 停机方式选择。

向该位写'1'将使 CIP-51 进入停机方式。该位读出值总是为 0。

0. 无影响

1: CIP-51 被强制进入掉电方式(关闭内部振荡器)

位 0: IDLE: 空闲方式选择。

向该位写'1'将使 CIP-51 进入空闲方式。该位读出值总是为 0。

0: 无影响

1: CIP-51 被强制进入空闲方式。(关闭供给 CPU 的时钟信号,但定时器、中断和 所有外设保持活动状态。)

14. 复位源

复位电路允许很容易地将控制器置于一个预定的缺省状态。在进入复位状态时,将发生以下过程:

- CIP-51 停止程序执行
- 特殊功能寄存器 (SFR) 被初始化为所定义的复位值
- 外部端口引脚被置于一个已知状态
- 中断和定时器被禁止。

所有的 SFR 都被初始化为预定值,SFR 中各位的复位值在 SFR 的详细说明中定义。在复位期间内部数据存储器的内容不发生改变,复位前存储的数据保持不变。但由于堆栈指针 SFR 被复位,堆栈实际上已丢失,尽管堆栈中的数据未发生变化。

I/O 端口锁存器的复位值为 0xFF(全部为逻辑'1'),复位期间和复位后内部弱上拉有效,将外部 I/O 引脚置于高电平。外部 I/O 引脚并不立即进入高电平,但会在进入复位状态后 4 个系统时钟之内进入高电平状态。这样可以在器件处于复位状态期间节省功耗。对于 VDD 监视器复位,/RST引脚被驱动为低电平,直到 VDD 复位超时结束。

在退出复位状态时,程序计数器 (PC) 被复位,MCU 使用内部振荡器的最低频率作为默认的系统时钟。有关选择和配置系统时钟源的详细说明见"15 振荡器"。看门狗定时器被使能,使用其最长的超时时间(见"14.7 看门狗定时器复位")。一旦系统时钟源稳定,程序从地址 0x0000 开始执行。

有7个能使MCU进入复位状态的复位源:上电、掉电、外部/RST引脚、外部CNVSTR2信号、软件命令、比较器0、时钟丢失检测器及看门狗定时器。下面将对每个复位源进行说明。




图 14.1 复位源框图

14.1 上电复位

C8051F06x 系列器件内部有一个电源监视器,在上电期间该监视器使 MCU 保持在复位状态,直到 VDD 上升到超过 V_{RST} 电平。见图 14.2 的时序图,有关电源监视器电路的电气特性见表 14.1。/RST 引脚一直被置为低电平,直到 100 毫秒的 VDD 监视器超时时间结束,这 100 毫秒的等待时间是为了使 VDD 电源稳定。使用外部 VDD 监视器使能引脚(MONEN)来使能和禁止 VDD 监视器 复位。

在退出上电复位状态时,PORSF 标志(RSTSRC.1)被硬件置为逻辑'1',RSTSRC 寄存器中的其它复位标志是不确定的。PORSF 被任何其它复位清 0。由于所有的复位都导致程序从同一个地址(0x0000)开始执行,软件可以通过读 PORSF 标志来确定是否为上电导致的复位。在一次上电复位后,内部数据存储器中的内容应被认为是不确定的。




图 14.2 复位时序图

14.2 掉电复位

当发生掉电或因电源不稳定而导致 VDD 下降到低于 V_{RST} 电平时,电源监视器将/RST 引脚置于低电平并使 CIP-51 回到复位状态。当 VDD 回升到超过 V_{RST} 电平时,CIP-51 将离开复位状态,过程与上电复位相同(见图 14.2)。注意:即使内部数据存储器的内容未因掉电复位而发生变化,也无法确定 VDD 是否下降到维持数据有效所需要的电压以下。如果 PORSF 标志被置'1',则数据可能不再有效。

14.3 外部复位

外部/RST 引脚提供了使用外部电路强制 MCU 进入复位状态的手段。在/RST 引脚上加一个低电平有效信号将导致 MCU 进入复位状态。最好能提供一个外部上拉和/或对/RST 引脚去耦以防止强噪声引起复位。在低有效的/RST 信号撤出后,MCU 将保持在复位状态至少 12 个时钟周期。从外部复位状态退出后,PINRSF 标志(RSTSRC.0)被置位。

14.4 软件强制复位

向 SWRSEF 位写 1 将强制产生一个上电复位,如 14.1 节所述。

14.5 时钟丢失检测器复位

时钟丢失检测器实际上是由 MCU 系统时钟触发的单稳态电路。如果未收到系统时钟的时间大于 100 微秒,单稳态电路将超时并产生复位。在发生时钟丢失检测器复位后,MCDRSF 标志(RSTSRC.2)将被置'1',表示本次复位源为 MSD;否则该位被清'0'。/RST 引脚的状态不受该复位的影响。置位 MCDRSF 标志—RSTSRC.2 将使能时钟丢失检测器。

14.6 比较器 0 复位

向 CORSEF 标志(RSTSRC.5)写 '1' 可以将比较器 0 配置为复位源。应在写 CORSEF 之前用 CPT0CN.7(见 12. 比较器)使能比较器 0,以防止通电瞬间在输出端产生抖动,从而产生不希望的 复位。比较器 0 复位是低电平有效:如果同相端输入电压(CP0+引脚)小于反相端输入电压(CP0-引脚),则 MCU 被置于复位状态。在发生比较器 0 复位之后,CORSEF 标志(RSTSRC.5)的读出值为 '1',表示本次复位源为比较器 0;否则该位被清 '0'。/RST 引脚的状态不受该复位的影响。

14.7 外部 CNVSTR2 引脚复位

向 CNVRSEF 标志(RSTSRC.6)写 '1'可以将外部 CNVSTR2 号配置为复位源。CNVSTR2 信号可以出现在 P0、P1、P2 或 P3 的任何 I/O 引脚,见 "18.1 端口 0 – 端口 3 和优先权交叉开关译码器"。注意:交叉开关必许被配置为使 CNVSTR2 信号接到正确的端口 I/O。应该在将 CNVRSEF置 '1'之前配置并使能交叉开关。当被配置为复位源时,CNVSTR2 不能被用于启动 ADC2 转换。当被配置为复位源时,CNVSTR2 为低电平有效。在发生 CNVSTR2 复位之后,CNVRSEF 标志(RSTSRC.6)的读出值为 '1',表示本次复位源为 CNVSTR2;否则该位读出值为 '0'。/RST 引脚的状态不受该复位的影响。

14.8 看门狗定时器复位

MCU内部有一个使用系统时钟的可编程看门狗定时器(WDT)。看门狗定时器溢出事件将强制CPU进入复位状态。为了防止复位,必须在溢出发生前由应用软件重新触发WDT。如果系统出现了软件/硬件错误,使应用软件不能重新触发WDT,则WDT将溢出并产生一个复位,这可以防止系统失控。

在从任何一种复位退出时,WDT 被自动使能并使用缺省的最大时间间隔运行。系统软件可以根据需要禁止WDT 或将其锁定为运行状态以防止意外产生的禁止操作。WDT 一旦被锁定,在下一次系统复位之前将不能被禁止。/RST 引脚的状态不受该复位的影响。

C8051F060/1/2/3/4/5/6/7 高速混合信号 ISP FLASH 微控制器

WDT 是一个 21 位的使用系统时钟的定时器。该定时器测量对其控制寄存器的两次特定写操作的时间间隔。如果这个时间间隔超过了编程的极限值,将产生一次 WDT 复位。可以根据需要用软件使能和禁止 WDT,或根据要求将其设置为永久性使能状态。看门狗的功能可以通过看门狗定时器控制寄存器(WDTCN)控制,见图 14.3。

14.8.1 使能/复位 WDT

向 WDTCN 寄存器写入 0xA5 将使能并复位看门狗定时器。用户的应用软件应周期性地向 WDTCN 写入 0xA5,以防止看门狗定时器溢出。每次系统复位都将使能并复位 WDT。

14.8.2 禁止 WDT

向 WDTCN 寄存器写入 0xDE 后再写入 0xAD 将禁止 WDT。下面的代码段说明禁止 WDT 的过程。

CLR EA ;禁止所有中断

MOV WDTCN, #0DEh ; 禁止软件看门狗定时器

MOV WDTCN, #0ADh

SETB EA ; 重新允许中断

写 0xDE 和写 0xAD 必须发生在 4 个时钟周期之内, 否则禁止操作将被忽略。在这个过程期间 应禁止中断, 以避免两次写操作之间有延时。

14.8.3 禁止 WDT 锁定

向 WDTCN 写入 0xFF 将使禁止功能无效。一旦锁定,在下一次复位之前禁止操作将被忽略。写 0xFF 并不使能或复位看门狗定时器。如果应用程序想一直使用看门狗,则应在初始化代码中向 WDTCN 写入 0xFF。

14.8.4 设置 WDT 定时间隔

WDTCN.[2:0]控制看门狗超时间隔。超时间隔由下式给出:

 $4^{3+WDTCN[2:0]} \times T_{SYSCLK}$;(其中 T_{SYSCLK} 为系统时钟周期)

对于 3MHz 的系统时钟,超时间隔的范围是 0.021ms 到 349.5ms。在设置这个超时间隔时,WDTCN.7 必须为 0。读 WDTCN 将返回编程的超时间隔。在系统复位后,WDT.[2:0]为 111b。

C8051F060/1/2/3/4/5/6/7 高速混合信号 ISP FLASH 微控制器

图 14.3 WDTCN: 看门狗定时器控制寄存器

R/V	V R/W	R/W	R/W	R/W	R/W	R/W	R/W	复位值
位	7 位6	位5	位4	位3	位2	位1	位0	<u> </u>
							SFR 地址	: 0xFF
							SFR 页:	所有页

位 7-0: WDT 控制

写入 0xA5 将使能并重新装载 WDT。

写入 0xDE 后四个系统时钟周期内写入 0xAD,将禁止 WDT。

写入 0xFF 将锁定禁止功能。

位 4: 看门狗状态位(读)

读 WDTCN.[4]得到看门狗定时器的状态。

0: WDT 处于不活动状态。

1: WDT 处于活动状态。

位 2-0: 看门狗超时间隔位

位 WDTCN.[2:0]设置看门狗的超时间隔。在写这些位时,WDTCN.7 必须被置为'0'。

图 14.4 RSTSRC: 复位源寄存器

R	R/W	R/W	R/W	R	R/W	R/W	R/W	复位值
-	CNVRSEF	C0RSEF	SWRSEF	WDTRSF	MCDRSF	PORSF	PINRSF	00000000
位7	位6	位5	位4	位3	位2	位1	位0	_
							SFR 地址:	0xEF
							SFR 页.	0

- 位 7: 保留
- 位 6: CNVRSEF: 转换启动复位源使能和标志。
 - 写: 0: CNVSTR2 不是复位源。
 - 1: CNVSTR2 是复位源(低电平有效)。
 - 读: 0: 前面的复位不是来自 CNVSTR2。
 - 1: 前面的复位来自 CNVSTR2。
- 位 5: CORSEF: 比较器 0 复位使能和标志
 - 写: 0: 比较器 0 不是复位源。
 - 1: 比较器 0 是复位源(低电平有效)。
 - 读: 0: 前面的复位不是来自比较器 0。
 - 1: 前面的复位来自比较器 0。
- 位 4: SWRSF: 软件强制复位和标志
 - 写: 0: 无作用
 - 1:强制产生一个内部复位。/RST 引脚不受影响。
 - 读: 0: 前面的复位不是来自写 SWRSF 位。
 - 1: 前面的复位来自写 SWRSF 位。
- 位 3: WDTRSF: 看门狗定时器复位标志
 - 0: 前面的复位不是来自 WDT 超时。
 - 1: 前面的复位来自 WDT 超时。
- 位 2: MCDRSF: 时钟丢失检测器标志
 - 写: 0: 时钟丢失检测器禁止。
 - 1: 时钟丢失检测器使能。如果检测到时钟丢失条件,则触发复位。
 - 读: 0: 前面的复位不是来自时钟丢失检测器超时。
 - 1: 前面的复位来自时钟丢失检测器超时。
- 位 1: PORSF: 上电复位标志
 - 写:如果 VDD 监视器被使能 (MONEN 引脚接逻辑高电平),可以通过写该位来选择 VDD 监视器为复位源。
 - 0: 不选择 VDD 监视器为复位源。
 - 1: 选择 VDD 监视器为复位源。

重要: 在上电时,通过外部 VDD 监视器使能引脚(MONEN)来使能/禁止 VDD 监视器。PORSF 位并不使能或禁止 VDD 监视器电路,它只是选择 VDD 监视器为复位源。

- 读:发生上电复位后该位被置'1'。这可能是真正的上电复位,也可能是 VDD 监视器复位。无论哪一种情况,复位后数据存储器的内容都应被视为不确定。
- 0: 前面的复位不是来自上电或 VDD 监视器复位。
- 1: 前面的复位来自上电或 VDD 监视器复位。
- 注: 当该标志位的读出值为'1'时,所有其它复位标志都是不确定的。
- 位 0: PINRSF: 硬件引脚复位标志
 - 写: 0: 无影响。
 - 1: 强制产生一次上电复位。 / RST 引脚被驱动为低电平。
 - 读: 0: 前面的复位不是来自/RST 引脚。
 - 1: 前面的复位来自 / RST 引脚。

表 14.1. 复位源电气特性

-40℃到+85℃(除非另有说明)

参 数	条件	最小值	典型值	最大值	单 位
/RST 输出低电平	I _{OL} =8.5mA, VDD=2.7 到 3.6V			0.6	V
/RST 输入高电平		0.7x VDD			V
/RST 输入低电平				0.3x VDD	V
/RST 输入漏电流	/RST=0.0V		50		μΑ
/RST 输出有效 VDD		1.0			V
/RST 输出有效 AV+		1.0			V
VDD POR 门限(V _{RST})		2.40	2.55	2.70	V
产生系统复位的最小/RST 低电平时间		10			ns
复位时间延迟	从 VDD 超过复位门限(V _{RST}) 到/RST 的上升沿	80	100	120	ms
时钟丢失检测器超时	从最后一个系统时钟 到产生复位	100	220	500	μs

15. 振荡器

C8051F06x 系列器件包含一个可编程内部振荡器和一个外部振荡器驱动电路。可以使用 OSCICN 和 OSCICL 寄存器 (如图 15.1 所示)来使能/禁止和校准内部振荡器。系统时钟可以由外部 振荡器电路或内部振荡器分频提供。表 15.1 给出了精确内部振荡器的电气特性。




图 15.1 振荡器框图

15.1 可编程内部振荡器

C8051F06x 器件包含一个可编程内部振荡器,该振荡器在系统复位后被默认为系统时钟。内部振荡器的周期可以通过 OSCICL 寄存器调整,见图 15.2。OSCICL 在出厂前已被校准,对应 24.5 MHz 的基频(f_{BASE})。

表 15.1 给出了精确内部振荡器的电气特性。可编程内部振荡器频率不能超过 25 MHz。系统时钟可以从内部振荡器分频得到,分频数由寄存器 OSCICN 中的 IFCN 位设定,可为 1、2、4 或 8。

图 15.2 OSCICL: 内部振荡器校准寄存器

	R/W	复位值							
	-								可变
-	位7	位6	位5	位4	位3	位2	位1	位0	_
								SFR 地址:	0x8B
								SFR 页:	F

位 7-0: OSCICL: 内部振荡器校准寄存器。

该寄存器校准内部振荡器的周期。OSCICL 的复位值定义内部振荡器的基频。 复位值已经过工厂校准,对应的内部振荡器频率为 24.5MHz。

图 15.3 OSCICN: 内部振荡器控制寄存器

R/W IOSCEN	R/W IFRDY	R/W	R/W	R/W	R/W -	R/W IFCN1	R/W IFCN0	复位值 11000000
位7	位6	位5	位4	位3	位2	位1	位0	
							SFR 地址:	0x8A
							SFR 页:	F
冷 7	IOCCEN	山 郊 担民 志	支鬼庙船份					

位 7: IOSCEN: 内部振荡器使能位

0: 禁止内部振荡器。

1: 使能内部振荡器。

位 6: IFRDY: 内部振荡器频率准备好标志

0: 内部振荡器未运行在编程频率。

1: 内部振荡器运行在编程频率。

位 5-2: 保留

位 1-0: IFCN1-0: 内部振荡器频率控制位

00: 系统时钟为内部振荡器 8 分频。

01: 系统时钟为内部振荡器 4 分频。

10: 系统时钟为内部振荡器 2 分频。

11: 系统时钟为内部振荡器频率。

表 15.1 内部振荡器电气特性

-40℃ ~+85℃ (除非另有说明)。

参 数	条件	最小值	典型值	最大值	单位
校准的内部振荡器频率		24	24.5	25	MHz
内部振荡器供电电流(3.0V 供电)	OSCICN.7=1		550		μΑ

15.2 外部振荡器驱动电路

外部振荡器电路可以驱动外部晶体、陶瓷谐振器、电容或 RC 网络。也可以使用一个外部 CMOS 时钟提供系统时钟。对于晶体和陶瓷谐振器配置,晶体/陶瓷谐振器必须并接到 XTAL1 和 XTAL2 引脚(见图 15.1,选项 1)。对于 RC、电容或 CMOS 时钟配置,时钟源应接到 XTAL2 和/或 XTAL1 引脚(见图 15.1,选项 2、3、4)。必须在 OSCXCN 寄存器中选择外部振荡器类型,还必须正确选择频率控制位 XFCN(见图 15.5)。

15.3 系统时钟选择

寄存器 CLKSEL 中的 CLKSL 位选择用于产生系统时钟的振荡源。如果要选择外部振荡器作为系统时钟,必须将 CLKSL 设置为'1'。当选择内部振荡器为系统时钟时,外部振荡器仍然可以给某些外设(例如定时器、PCA)提供时钟。系统时钟可以在内部振荡器和外部振荡器之间自由切换,只要所选择的振荡器被使能并稳定运行。内部振荡器的起动时间很短,因此可以在同一个 OSCICN 写操作中使能和选择内部振荡器。外部晶体和陶瓷谐振器通常需要较长的起动时间,应待其稳定后方可用作系统时钟。当外部振荡器稳定后,晶体有效标志(寄存器 OSCXCN 中的 XTLVLD)被硬件置'1'。在晶体方式,为了防止读到假 XTLVLD 标志,软件在使能外部振荡器和检查 XTLVLD 之间至少应延时 1ms。RC 和 C 方式通常不需要起动时间。

复位值 R R R R R R R/W CLKSL 00000000 位.7 位.6 位.5 位4 位3 位.2 位1 位.0 SFR 地址: 0x97 SFR 页:

图 15.4 CLKSEL: 系统时钟选择寄存器

位 7-1: 保留。

位 0: CLKSL: 系统时钟源选择位

0: SYSCLK源自内部振荡器,分频数由 OSCICN寄存器中的 IFCN 位决定。

1: SYSCLK源自外部振荡器。

图 15.5 OSCXCN: 外部振荡器控制寄存器

R	R/W	R/W	R/W	R	R/W	R/W	R/W	复位值		
XTLVLD	XOSCMD2	XOSCMD1	XOSCMD0	-	XFCN2	XFCN1	XFCN0	00000000		
位7	位6	位5	位4	位3	位2	位1	位0			
	SFR 地址: 0x8C									
						SI	FR 页: F			

位 7: XTLVLD: 晶体振荡器有效标志

(只在 XOSCMD=11x 时有效,只读)

0: 晶体振荡器未用或未稳定。

1: 晶体振荡器正在运行并且工作稳定。

位 6-4: XOSCMD2-0: 外部振荡器方式位

00x: 外部振荡器关闭。

010: 外部 CMOS 时钟方式(外部 CMOS 时钟输入到 XTAL1 引脚)。

011: 外部 CMOS 时钟二分频方式(外部 CMOS 时钟输入到 XTAL1 引脚)

10x: RC/C 振荡器方式二分频。

110: 晶体振荡器方式。

111: 晶体振荡器方式二分频。

位 3: 保留。读 = 0, 写 = 忽略。

位 2-0: XFCN2-0: 外部振荡器频率控制位。

000-111: 见下表

XFCN	晶体(XOSCMD=11x)	RC(XOSCMD=10x)	C(XOSCMD=10x)
000	f ≤ 32 kHz	f≤25 kHz	K 因子= 0.87
001	$32 \text{ kHz} < f \le 84 \text{ kHz}$	25 kHz < f ≤50 kHz	K 因子= 2.6
010	84 kHz < f ≤225 kHz	50 kHz < f≤100 kHz	K 因子= 7.7
011	225 kHz < f≤590 kHz	100 kHz < f ≤200 kHz	K 因子= 22
100	590 kHz < f ≤1.5 MHz	200 kHz < f ≤400 kHz	K 因子= 65
101	1.5 M Hz < f ≤4 MHz	400 kHz < f≤800 kHz	K 因子= 180
110	4 MHz < f≤10 MHz	800 kHz < f ≤1.6 MHz	K 因子= 664
111	10 MHz < f≤30 MHz	$1.6 \text{ MHz} < f \le 3.2 \text{ MHz}$	K 因子= 1590

晶体方式(电路见图 15.1,选项 1;XOSCMD=11x)

选择 XFCN 值匹配晶体振荡器频率。

RC 方式(电路见图 15.1,选项 2; XOSCMD=10x)

选择 XFCN 值匹配频率范围:

 $f = 1.23(10^3)/(R*C)$, 其中:

f= 以 MHz 为单位的振荡频率

C=以pF为单位的电容值

 $R = 以 k \Omega 为单位的上拉电阻值$

C 方式(电路见图 15.1,选项 3; XOSCMD=10x)

对于所需的振荡频率选择 K 因子 (KF):

f=KF/(C*VDD), 其中:

f= 以 MHz 为单位的振荡频率

C=XTAL1、XTAL2 引脚上的电容值,以pF 为单位

VDD = MCU 电源电压,以 V 为单位

15.4 外部晶体举例

如果使用晶体或陶瓷谐振器作为 MCU 的外部振荡器源,则电路应为图 15.1 中的选项 1。应从 图 15.5 (OSCXCN 寄存器) 表中的晶体列选择外部振荡器频率控制值(XFCN)。例如,一个 11.0592MHz 的晶体要求的 XFCN 值为 111b。

外部晶体振荡器被使能后,振荡器幅值检测电路需要一段稳定时间才能达到正确的偏置。在使 能振荡器工作和检测 XTLVLD 位之间至少等待 1 ms,以防止过早将外部振荡器切换为系统时钟。 在外部振荡器稳定之前就切换到外部振荡器可能导致不可预见的后果。建议的步骤如下:

- 1. 使能外部振荡器
- 2. 等待至少 1ms
- 3. 查询 XTLVLD => '1'
- 4. 将系统时钟切换到外部振荡器

注意:晶体振荡器电路对 PCB 布局和外部噪声非常敏感。应将晶体尽可能地靠近器件的 XTAL 引脚,布线应尽可能地短并用地平面屏蔽,以防止其它引线引入噪声或干扰。晶体的负载电容应以 AGND 为参考电平。

15.5 外部 RC 举例

如果使用RC网络作为MCU的外部振荡器源,则电路为图15.1中的选项2。电容不应大于100pF, 但如果使用很小的电容,则总电容可能主要由 PCB 的寄生电容决定。为了确定 OSCXCN 寄存器中 所需要的外部振荡器频率控制值(XFCN),首先选择能产生所要求的振荡频率的 RC 网络值。如果 所期望的频率是 100kHz, 选 R=246kΩ, C=50pF:

 $f = 1.23(10^3)/RC = 1.23(10^3)/[246*50] = 0.1MHz = 100kHz$

参考 SFR 定义 15.4 中的表,得到所需要的 XFCN 值为 010。

15.6 外部电容举例

如果使用外部电容作为 MCU 的外部振荡器源,则电路为图 15.1 中的选项 3。电容不应大于 100pF, 但如果使用很小的电容, 则总电容将主要由 PCB 的寄生电容决定。为了确定 OSCXCN 寄存 器中所需要的外部振荡器频率控制值(XFCN),选择要用的电容并利用下面的方程计算振荡频率。 假设 VDD = 3.0V, f=50 KHz:

f = KF / (C * VDD) = KF / (50*3)

f = KF / 150

如果所需要的频率大约为 50kHz, 从图 15.5 的表中选择 K 因子, 得到 KF=7.7:

f = 7.7 / 150 = 0.051 MHz,或 51 kHz

因此,本例中要用的 XFCN 值为 010b。

16. FLASH 存储器

C8051F06x 系列器件内部有用于程序代码和非易失性数据存储的可再编程 FLASH 存储器。 C8051F060/1/2/3/4/5 有 64KB + 128 字节的 FLASH, C8051F066/7 有 32KB + 128 字节的 FLASH。可 以通过 JTAG 接口或由软件使用 MOVX 指令对 FLASH 存储器进行在系统编程。一个 FLASH 位一 旦被清'0',必须经过擦除才能再回到'1'状态。在进行重新编程之前,应将数据字节擦除(置为 0xFF)。写和擦除操作由硬件自动定时,以保证操作正确,不需要进行数据查询来判断写/擦除操作 何时结束。CPU 在写/擦除操作期间停止执行,但器件外设保持活动状态。在写/擦除操作期间发生 的中断被保持,在 FLASH 操作结束后按优先级顺序得到服务。表 16.1 给出了 FLASH 存储器的电 气特性。

16.1 FLASH 存储器编程

对 FLASH 存储器编程的最简单的方法是使用由 Silicon Labs 或第三方供应商提供的编程工具, 通过 JTAG 接口编程。这是对未初始化器件的唯一的编程方法。 有关 FLASH 存储器编程的 JTAG 命 令方面的详细信息,见"26.JTAG"。

可以用软件使用 MOVX 指令对 FLASH 存储器编程,象一般的操作数一样为 MOVX 指令提供 待编程的地址和数据字节。在使用 MOVX 指令对 FLASH 存储器写入之前,必须将程序存储写允许 位 PSWE (PSCTL.0) 设置为逻辑'1',以允许 FLASH 写操作。这将使 MOVX 指令执行对 FLASH 的写操作而不是对 XRAM 写入。在用软件清除之前 PSWE 位一直保持置位状态。为了避免对 FLASH 的误写,建议在 PSWE 为逻辑'1'期间禁止中断。

用 MOVC 指令读 FLASH 存储器; MOVX 读操作将总是指向 XRAM,与 PSWE 的状态无关。

注意: 为保证 FLASH 存储器内容的完整性,强烈建议在任何从应用软件写和/或擦除 FLASH 存储器的系统中使能 VDD 监视器(通过将 VDD 监视器使能引脚 MONEN 接到 VDD)。更详细的 信息见"14. 复位源"。

写 FLASH 存储器可以清除数据位,但不能使数据位置'1';只有擦除操作能将 FLASH 中的数 据位置'1'。所以在写入新值之前,必须先擦除待编程的字节地址。FLASH 存储器是以 512 字节的 扇区为单位组织的。擦除操作作用于一个完整的 FLASH 页(将页内所有字节置为 0xFF)。用户软 件对 FLASH 编程的建议步骤如下:

- 1. 禁止中断。
- 置位 FLWE (FLSCL.0),以允许通过用户软件写/擦除 FLASH。
- 置位 PSEE (PSCTL.1),以允许 FLASH 擦除。
- 置位 PSWE (PSCTL.0),使 MOVX 写指令指向 FLASH。
- 5. 用 MOVX 指令向待擦除扇区内的任何一个地址写入一个数据字节。
- 清除 PSEE (PSCTL.1),以禁止 FLASH 擦除。
- 用 MOVX 指令向被擦除页内的期望地址写入一个数据字节。重复该步,直到写完所有字 节(目标页内)。
- 8. 清除 PSWE 位, 使 MOVX 命令指向 XRAM 数据空间。
- 9. 重新允许中断。

写/擦除操作由硬件自动控制。在 FLASH 编程或擦除期间,8051 停止执行程序。

表 16.1 FLASH 电气特性

VDD=2.7 - 3.6V, -40℃到+85℃

参 数	条件	最小值	典型值	最大值	单 位
FLASH 容量 ¹	C8051F060/1/2/3/4/5 C8051F066/7		65664 ² 32896		字节
擦写寿命		20k	100k		擦/写
擦除时间		10	12	14	ms
写入时间		40	50	60	μs

注 1: 包含 128 字节的临时存储器区。

注 2: 位于 0xFC00~0xFFFF 的 1024 字节被保留。

16.2 非易失性数据存储

FLASH 存储器除了用于存储程序代码之外还可以用于非易失性数据存储。这就允许在程序运行时计算和存储类似标定系数这样的数据。数据写入使用 MOVX 指令(见前节),读出用 MOVC 指令。

FLASH 存储器中有一个附加的 128 字节的扇区,用于非易失性数据存储。它较小的扇区规模使 其特别适于作为通用的非易失性临时存储器。尽管 FLASH 存储器可以每次写一个字节,但必须首 先擦除整个扇区。若要修改一个多字节数据集中的某一个字节,数据集必须被移动到临时存储区。128 字节的扇区规模使数据更新更加容易,可以不浪费程序存储器或 RAM 空间。这个 128 字节的扇区在 64KB 的 FLASH 存储器中是双映射的,它们的地址范围是 0x00~0x7F(见图 16.1 和图 16.2)。要访问这个 128 字节的扇区,PSCTL 寄存器中的 SFLE 位必须被设置为逻辑 '1'。这个 128 字节的扇区不能用于存储程序代码。

16.3 安全选项

CIP-51 提供了安全选项以保护 FLASH 存储器不会被软件意外修改,以及防止产权程序代码和常数被读取。程序存储写允许位(PSCTL.0)和程序存储擦除允许位(PSCTL.1)保护 FLASH 存储器不会被软件意外修改。在用软件写或擦除 FLASH 存储器之前,这些位必须被置'1'。另外的安全功能是防止通过 JTAG 接口或通过运行在系统控制器上的软件读取或改写产权程序代码和数据常数。


一组安全锁定字节可以保护 FLASH 存储器,使得不能通过 JTAG 接口读取或修改其内容。安全锁定字节中的每一位保护一个 8k 字节的存储器块。将读锁定字节中的一位清'0'可防止通过 JTAG 接口读对应的 FLASH 存储器块。将写/擦除锁定字节中的一位清'0'可防止通过 JTAG 接口写/擦除对应的存储器块。当安全对应安全字节中的所有位都被清'0'后,临时存储扇区被读或写/擦除锁定。

对于 C8051F060/1/2/3/4/5, 安全锁定字节位于 0xFBFE(写/擦除锁定)和 0xFBFF(读锁定),如图 16.1 所示。对于 C8051F066/7, 安全锁定字节位于 0x7FFE(写/擦除锁定)和 0x7FFF(读锁定),如图 16.2 所示。包含锁定字节的扇区可以用软件写入,但不能用软件擦除。对被读锁定的字节读取将返回无定义的数据。不能通过 JTAG 口调试位于读锁定扇区内的代码。不管安全字节所在存储块

的安全设置如何,锁定位总是可读的并可以被清'0'。这就允许在锁定了安全字节所在的存储块以 后还可以追加要保护的存储块。

注意:为保护器件不被外部访问,包含锁定字节的块应被实施写/擦除锁定。对于 64KB FLASH 器件(C8051F060/1/2/3/4/5),包含锁定字节的块是 $0xFA00 \sim 0xFBFF$,该块在写/擦除锁定字节的位 7 清 0 时被锁定。对于 32KB FLASH 器件(C8051F066/7),包含锁定字节的块是 $0x7E00 \sim 0x7FFF$,该块在写/擦除锁定字节的位 3 清 0 时被锁定。如果包含安全字节的块未被写/擦除锁定,可以通过 JTAG 接口擦除该块,从而复位安全字节。

当包含安全字节的页被实施写/擦除锁定后,必须通过执行 JTAG 器件擦除操作才能对被安全字节锁定的任何一个区域解除锁定。使用任何一个安全字节地址执行 JTAG 擦除操作将自动启动对整个器件的擦除。该擦除操作只能通过 JTAG 口进行,而不能由运行在器件中的固件执行。




位7-0: 每一位锁定一个对应的存储器块。

- 0: 锁定对应的存储器块,不能通过JTAG接口进行写/擦除操作。
- 1:解锁对应的存储器块,可以通过JTAG接口进行写/擦除操作
- 注意: 当最高块被锁定时,安全字节可以被写入,但不能被擦除。


FLASH访问极限寄存器 (FLACL)

该寄存器的内容作为软件读极限地址的高 8 位,见图 16.3 的说明。在该地址之上运行的固件不能用 MOVX 或 MOVC 指令读、写或擦除该地址以下的存储单元。

图 16.1 C8051F060/1/2/3/4/5 FLASH 程序存储器组织和安全字节



位	存储器块					
7	N/A					
6	N/A					
5	N/A					
4	N/A					
3	0x6000 - 0x7FFD					
2	0x4000 - 0x5FFF					
1	0x2000 - 0x3FFF					
0	0x0000 - 0x1FFF					



FLASH读锁定字节

位7-0:

每一位锁定一个对应的存储器块。(位7为MSB)

- 0: 锁定对应的存储器块,不能通过JTAG接口进行读操作。
- 1:解锁对应的存储器块,可以通过JTAG接口进行读操作

FLASH写/擦除锁定字节

位7-0:

每一位锁定一个对应的存储器块。

- 0: 锁定对应的存储器块,不能通过JTAG接口进行写/擦除操作。
- 1:解锁对应的存储器块,可以通过JTAG接口进行写/擦除操作

注意: 当最高块被锁定时,安全字节可以被写入,但不能被擦除。

FLASH访问极限寄存器(FLACL)

该寄存器的内容作为软件读极限地址的高 8 位,见图 16.3 的说明。在该地址之上运行的固件不能用 MOVX 或 MOVC 指令读、写或擦除该地址以下的存储单元。

图 16.2 C8051F066/7 FLASH 程序存储器组织和安全字节

FLASH 访问极限这一安全功能(见图 16.3)保护产权程序代码和数据不被运行在 C8051F06x 器件上的软件读取。该功能为那些想在产品发行前在 MCU 中加入增值产权固件的 OEM 生产商提供了支持。这一功能在使增值固件得到保护的同时允许以后在其余的程序存储器中写入代码。

FLASH 访问极限(FAL)是一个 16 位地址,它将程序存储器空间分成两个逻辑分区。第一个是上分区,包括 FAL 地址之上(含该地址)的所有程序存储器地址;第二个是下分区,包括从 0x0000到(但不包括)FAL的所有程序存储器地址。位于上分区的软件可以执行下分区的代码,但不能用MOVC 指令读下分区中的内容。(使用位于下分区的源地址从上分区执行 MOVC 指令将总是返回数据 0x00。)运行在下分区中的软件可以不受限制地访问上分区和下分区。

增值固件应存放在下分区。复位后通过复位向量将控制转到增值固件。一旦增值固件完成初始化操作,程序将转到上分区中的预定位置。如果程序入口是公开的,运行在上分区中的软件就可以执行下分区中的代码,但不能读或改写下分区中的内容。有两种方法向下分区中的程序代码传递参数:一种是通常使用的方法,即调用前将参数放在堆栈或寄存器中;另一种是将参数放在上分区中

的指定位置。

FAL 地址由 FLASH 访问寄存器中的内容指定。16 位软件读极限地址值按 0xNN00 计算,其中 NN 为 FAL 安全寄存器的内容。因此,FAL 可位于程序存储器空间中以 256 字节为界的任何位置。 然而 512 字节的擦除扇区规模要求以 512 字节为界。未初始化过的 FAL 安全字节的内容是 0x00,因此所设置的 FAL 地址为 0x00000,在这种缺省情况下允许读取全部程序存储器空间。

图 16.3 FLACL: FLASH 访问极限寄存器

	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	复位值
									00000000
	位7	位6	位5	位4	位3	位2	位1	位0	
								SFR 地址:	0xB7
								SFR 页:	F
右	 7-0:	FLACL:	FLASH to	方问极限。					
		该寄存器	:保持 16 代	7程序存储	器读/写	/ 擦除极關	1. 1. 1. 1. 1. 1. 1. 1. 1. 1. 1. 1. 1. 1	5.8 位。16	位软件读
								•	
		极限地址	徂接 0xN	N00 计算,	具甲 NN	为 FLACI	」内谷。□	可该地址与	6入将设置
		FLASH ⁻	访问极限均	也址。在任	何一次复	位后只能问	向该寄存器	器写入一次	r 。在下一
		次复位之	前任何后	续的写操作	乍都将被忽	!略。为了5	完全保护位	立于该极限	地址以下
					成 为'0'				

16.3.1 FLASH 安全选项小结

C8051F06x 器件支持 3 种 FLASH 访问方法:

- 1. 通过 JTAG 调试接口访问 FLASH;
- 2. 从位于 FLASH 访问极限地址以下的固件访问 FLASH:
- 3. 从位于 FLASH 访问极限地址之上(含该地址)的固件访问 FLASH。

通过 JTAG 调试接口访问 FLASH:

- 1. 读和写/擦除锁定字节(安全字节)提供对通过 JTAG 接口的 FLASH 访问保护。
- 2. 任何未被锁定的页都可以被读取、写入或擦除。
- 3. 被锁定的页不能被读取、写入或擦除。
- 4. 允许读安全字节。
- 5. 允许向安全字节写入以追加锁定页。
- 6. 如果包含安全字节的页未被锁定,则该页可以被直接擦除。**擦除该页将使安全字节复位, 并解锁所有 FLASH 页。**
- 7. 如果包含安全字节的页被锁定,则该页不能被直接擦除。**要解锁包含安全字节所在页,需要执行 JTAG 器件擦除操作。**JTAG 器件擦除操作将擦除所有 FLASH 页,包括安全字节所在页和安全字节本身。
- 8. 任何时刻都不能对保留区进行读、写或擦除。

从位于 FLASH 访问极限地址以下的固件访问 FLASH:

C8051F060/1/2/3/4/5/6/7 高速混合信号 ISP FLASH 微控制器

- 1. 读和写/擦除锁定字节(安全字节)并不限制从用户固件访问 FLASH。
- 2. 除安全字节所在页外,任何 FLASH 页都可以被读取、写入或擦除。
- 3. 安全字节所在页不能被擦除。解锁 FLASH 页只能通过 JTAG 接口执行。
- 4. 可以读或写安全字节所在页。可以通过写安全字节来锁定 FLASH 页,禁止通过 JTAG 接口访问。
- 5. 任何时刻都不能对保留区进行读、写或擦除。

从位于 FLASH 访问极限地址之上(含该地址)的固件访问 FLASH:

- 1. 读和写/擦除锁定字节(安全字节)并不限制从用户固件访问 FLASH。
- 2. 除安全字节所在页外,位于 FLASH 访问极限地址之上(含该地址)的任何 FLASH 页都可以被读取、写入或擦除。
- 3. 位于 FLASH 访问极限地址之下的任何 FLASH 页都不能被读取、写入或擦除。
- 4. 允许程序转移到 FLASH 访问极限地址之下的位置。
- 5. 安全字节所在页不能被擦除。解锁 FLASH 页只能通过 JTAG 接口执行。
- 6. 安全字节所在页可以被读取或写入。可以通过写安全字节来锁定 FLASH 页,禁止通过 JTAG 接口访问。
- 7. 任何时刻都不能对保留区进行读、写或擦除。

图 16.4 FLSCL: FLASH 存储器控制

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	复位值
FOSE	FRAE	保留	保留	保留	保留	保留	FLWE	10000000
位7	位6	位5	位4	位3	位2	位1	位0	
							SFR 地址:	0xB7
							SFR 页:	0

位 7: FOSE: FLASH 单稳定时器使能

该定时器在 FLASH 读操作完成之后关闭读放大器。

0: FLASH 单稳定时器禁止。

1: FLASH 单稳定时器使能(推荐设置)。

位 6: FRAE: FLASH 一直读使能

0: FLASH 读只发生在必要之时。

1:每个系统时钟周期都读 FLASH。

位 5-1: 保留。读 = 00000b, 写入值必须是 00000b。

位 0: FLWE: FLASH 写/擦除允许。

该位必须置'1'才能从用户软件写/擦除 FLASH。

0: 禁止 FLASH 写/擦除。

1: 允许 FLASH 写/擦除。

图 16.5 PSCTL: 程序存储读/写控制

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	复位值
-	-	-	•	-	SFLE	PSEE	PSWE	00000000
位7	位6	位5	位4	位3	位2	位1	位0	
							SFR 地址:	0x8F
							SFR 页:	0

- 位 7-3: 未使用。读 = 00000b, 写 = 忽略。
- 位 2: SFLE: 临时 FLASH 存储器访问允许。

当该位被置 1 时,用户软件对 FLASH 的读/写操作将指向 128 字节的 FLASH 临时存储扇区。当 SFLE 被设置为逻辑'1'时,不应访问 0x00 - 0x7F 以外的 地址范围。对该地址范围以外的地址进行读/写将返回无定义的结果。

- 0: 从用户软件访问 FLASH 时将访问程序/数据 FLASH 扇区。
- 1: 从用户软件访问 FLASH 时将访问 128 字节的临时存储器扇区。
- 位 1: PSEE: 程序存储擦除允许。

该位置 1 将允许擦除 FLASH 存储器中的一个页, 前提是 PSWE 位也被置 1。 在将该位置 1 后,用 MOVX 指令进行一次写操作将擦除包含 MOVX 指令寻址 地址的那个 FLASH 页。用于写操作的数据可以是任意值。注意:包含读锁定 字节和写/擦除锁定字节的 FLASH 页不能用软件擦除。

- 0: 禁止擦除 FLASH 程序存储器
- 1: 允许擦除 FLASH 程序存储器
- 位 0: PSWE: 程序存储写允许。

将该位置 1 后允许用 MOVX 指令向 FLASH 程序存储器写一个字节。在写数据 之前必须先擦除待写地址。

- 0: 禁止写 FLASH 程序存储器。MOVX 操作指向外部 RAM。
- 1: 允许写 FLASH 程序存储器。MOVX 操作指向 FLASH 存储器。

17. 外部数据存储器接口和片内 XRAM

C8051F06x MCU 有位于外部数据存储器空间的 4K 字节片上 RAM (XRAM)。另外。C8051F060/2/4/6 还有可用于访问片外存储器和存储器映射器件的外部数据存储器接口(EMIF)。外部存储器空间可以用外部传送指令(MOVX)和数据指针(DPTR)访问,或者通过使用 R0 或 R1 用间接寻址方式访问。如果 MOVX 指令使用一个 8 位地址操作数(例如 @R1),则 16 位地址的高字节由外部存储器接口控制寄存器(EMI0CN,见图 17.1)提供。注意: MOVX 指令还用于写 FLASH存储器,详见"16. FLASH存储器"。缺省情况下 MOVX 指令访问 XRAM。

17.1 访问 XRAM

XRAM 存储器空间(内部和外部)用 MOVX 指令访问。MOVX 指令有两种形式,这两种形式 都使用间接寻址方式。第一种方法使用数据指针 DPTR,该 16 位寄存器中含有待读或写的 XRAM 单元的实际地址。第二种方法使用 R0 或 R1,与 EMI0CN 寄存器一起形成实际 XRAM 地址。下面举例说明这两种方法。

17.1.1 16 位 MOVX 示例

16 位形式的 MOVX 指令访问由 DPTR 寄存器的内容所指向的存储器单元。下面的指令将地址 0x1234 的内容读入累加器 A:

MOV DPTR, #1234h ; 将待读单元的 16 位地址(0x1234) 装入 DPTR

MOVX A, @DPTR ; 将地址 0x1234 的内容装入累加器 A

上面的例子使用 16 位立即数 MOV 指令设置 DPTR 的内容。还可以通过访问特殊功能寄存器 DPH (DPTR 的高 8 位) 和 DPL (DPTR 的低 8 位)来改变 DPTR 的内容。

17.1.2 8 位 MOVX 示例

8 位形式的 MOVX 指令使用特殊功能寄存器 EMI0CN 的内容给出待访问地址的高 8 位,由 R0 或 R1 的内容给出待访问地址的低 8 位。下面的指令将地址 0x1234 的内容读入累加器 A:

 MOV
 EMI0CN, #12h
 ; 将地址的高字节装入 EMI0CN

 MOV
 R0, #34h
 ; 将地址的低字节装入 R0 (或 R1)

 MOVX
 A, @DPTR
 ; 将地址 0x1234 的内容装入累加器 A

17.2 配置外部存储器接口

配置外部存储器接口的过程包括下面6个步骤:

- 1. 将 EMIF 使能到高端口 (P7、P6、P5 和 P4)。
- 2. 配置端口引脚的输出方式为推挽或漏极开路(最常用的是推挽方式)。
- 3. 配置对应 EMIF 引脚的端口锁存器为休眠态 (通常将它们设置为逻辑'1')。
- 4. 选择复用方式或非复用方式。
- 5. 选择存储器模式(只用片内存储器、不带块选择的分片方式、带块选择的分片方式或只用片外存储器)。
- 6. 设置与片外存储器或外设接口的时序。

下面将对上述 6 个步骤作出详细说明。端口选择、复用方式选择和存储器模式位都位于 EMI0CN 寄存器中,见图 17.2。

17.3 端口选择和配置

当被使能时,外部存储器接口位于端口7、6、5和4(非复用方式)或端口7、6和4(复用方式)。

外部存储器接口只在执行片外 MOVX 指令期间使用相关的端口引脚。一旦 MOVX 指令执行完毕,端口锁存器重新恢复对端口引脚的控制。有关端口操作和控制的详细信息见"18.端口输入/输出"。端口锁存器应被明确地配置为使外部存储器接口引脚处于休眠状态(不使用时),通常将它们设置为逻辑'1'。

在执行 MOVX 指令期间,外部存储器接口将禁止所有作为输入的那些引脚的驱动器(例如,读操作期间的 Data[7:0])。端口引脚的输出方式(无论引脚被配置为漏极开路或是推挽方式)不受外部存储器接口操作的影响,始终受 PnMDOUT 寄存器的控制。有关端口操作和控制的详细信息见"18.端口输入/输出"。

图 17.1 EMI0CN: 外部存储器接口控制

R/W PGSEL7	R/W PGSEL6	R/W PGSEL5	R/W PGSEL4	R/W PGSEL3	R/W PGSEL2	R/W PGSEL1	R/W PGSEL0	复位值
位7	位3EL0 位.6	位5EL5 位5	位3EL4 位4	位3	位2	位1	拉0	
<u> </u>	<u></u>	12.0	<u>,</u>	12.5		<u></u>	SFR 地址:	0xA2
							SFR 页:	0

位 7-0: PGSEL[7:0]: XRAM 页选择位

当使用 8 位的 MOVX 命令时, XRAM 页选择位提供 16 位外部数据存储器地址的高字节,实际上是选择一个 256 字节的 RAM 页。

0x00: 0x0000 - 0x00FF 0x01: 0x0100 - 0x01FF

. . .

0xFE: 0xFE00 - 0xFEFF 0xFF: 0xFF00 - 0xFFFF

C8051F060/1/2/3/4/5/6/7

图 17.2 EMI0CF: 外部存储器接口配置

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	复位值
-	•	PRTSEL	EMD2	EMD1	EMD0	EALE1	EALE0	00000011
位7	位6	位5	位4	位3	位2	位1	位0	

SFR 地址: 0xA3 SFR 页: 0

位 7-6: 未用。读 = 00b, 写 = 忽略。

位 5: PRTSEL: EMIF 端口选择位

0: EMIF 不映射到端口引脚。

1: EMIF 在 P4-P7。

EMD2: EMIF 复用方式选择位 位 4:

0: EMIF 工作在地址/数据复用方式。

1: EMIF 工作在非复用方式(独立的地址和数据引脚)。

EMD1-0: EMIF 工作模式选择位 位 3-2:

这两位控制外部存储器接口的工作模式。

00: 只用内部存储器。MOVX 只寻址片内 XRAM。所有有效地址都指向片内 存储器空间。

01: 不带块选择的分片方式。寻址低于 4K 边界的地址时访问片内存储器,寻 址高于 4K 边界的地址时访问片外存储器。8 位片外 MOVX 操作使用地址高端 口锁存器的当前内容作为地址的高字节。注意: 为了能访问片外存储器空间, EMIOCN 必须被设置成一个不属于片内地址空间的页地址。

10: 带块选择的分片方式。寻址低于 4K 边界的地址时访问片内存储器,寻址 高于 4K 边界的地址时访问片外存储器。8 位片外 MOVX 操作使用 EMI0CN 的内容作为地址的高字节。

11: 只用外部存储器。MOVX 只寻址片外 XRAM。片内 XRAM 对 CPU 为不 可见。

位 1-0: EALE1-0: ALE 脉冲宽度选择位(只在 EMD2 =0 时有效)

00: ALE 高和 ALE 低脉冲宽度 = 1 个 SYSCLK 周期。

01: ALE 高和 ALE 低脉冲宽度 = 2 个 SYSCLK 周期。

10: ALE 高和 ALE 低脉冲宽度 = 3 个 SYSCLK 周期。

11: ALE 高和 ALE 低脉冲宽度 = 4 个 SYSCLK 周期。

17.4 复用和非复用选择

外部存储器接口可以工作在复用方式或非复用方式,由 EMD2 位(EMI0CF.4)的状态决定。

17.4.1 复用方式配置

在复用方式,数据总线和地址总线的低 8 位共享相同的端口引脚: AD[7:0]。在该方式下,要用一个外部锁存器 (74HC373 或相同功能的逻辑门) 保持 RAM 地址的低 8 位。外部锁存器由 ALE (地址锁存使能) 信号控制,ALE 信号由外部存储器接口逻辑驱动。图 17.3 给出了复用方式配置的一个例子。

在复用方式,可以根据 ALE 信号的状态将外部 MOVX 操作分成两个阶段。在第一个阶段, ALE 为高电平, 地址总线的低 8 位出现在 AD[7:0]。在该阶段, 地址锁存器的'Q'输出与'D'输入的状态相同。ALE 由高变低时标志第二阶段开始, 地址锁存器的输出保持不变, 即与锁存器的输入无关。在第二阶段稍后, 当/RD 或/WR 有效时, 数据总线控制 AD[7:0]端口的状态。更详细的信息见"17.6.2 复用方式"。




图 17.3 复用方式配置示例

17.4.2 非复用方式配置

在非复用方式,数据总线和地址总线是分开的。图 17.4 给出了非复用方式配置的一个例子。关于非复用方式操作的更详细的信息见"17.6.1 非复用方式"。




图 17.4 非复用方式配置示例

17.5 存储器模式选择

可以用 EMI0CF 寄存器(图 17.2)中的 EMIF 模式选择位将外部数据存储器空间配置为图 17.5 所示的四种工作模式之一。下面简要介绍这些模式。有关不同模式的更详细信息见"17.6 时序"。

17.5.1 只用内部 XRAM

当 EMI0CF.[3:2]被设置为 '00'时,所有 MOVX 指令都将访问器件内部的 XRAM 空间。存储器寻址的地址大于实际地址空间时将以 4K 为边界回绕。例如:地址 0x1000 和 0x2000 都指向片内 XRAM 空间的 0x0000 地址。

- 8 位 MOVX 操作使用特殊功能寄存器 EMI0CN 的内容作为有效地址的高字节,由 R0 或 R1 给出有效地址的低字节。
- 16 位 MOVX 操作使用 16 位寄存器 DPTR 的内容作为有效地址。

17.5.2 无块选择的分片模式

当 EMI0CF.[3:2]被设置为'01'时,XRAM 存储器空间被分成两个区域(片),即片内空间和片外空间。

- 有效地址低于 4K 将访问片内 XRAM 空间。
- 有效地址高于 4K 将访问片外 XRAM 空间。
- 8 位 MOVX 操作使用特殊功能寄存器 EMI0CN 的内容确定是访问片内还是片外存储器。然而对于"无块选择"模式,在访问片外存储器期间一个 8 位 MOVX 操作不驱动地址总线的高 8 位 A[15:8]。这就允许用户通过直接设置端口的状态来按自己的意愿操作高位地址。下面将要描述的"带块选择的分片模式"则与此相反。地址总线的低 8 位 A[7:0]被驱动,由 R0 或 R1 给出。
- 16 位 MOVX 操作使用 DPTR 的内容确定是访问片内还是片外存储器,与 8 位 MOVX 操作不同的是,在访问片外存储器时地址总线 A[15:0]的全部 16 位都被驱动。




图 17.5 EMIF 工作模式

17.5.3 带块选择的分片模式

当 EMI0CF.[3:2]被设置为'10'时, XRAM 存储器空间被分成两个区域(片),即片内空间和片外空间。

- 有效地址低于 4K 将访问片内 XRAM 空间。
- 有效地址高于 4K 将访问片外空间。
- 8 位 MOVX 操作使用特殊功能寄存器 EMI0CN 的内容确定是访问片内还是片外存储器,地址总线的高 8 位 A[15:8]由 EMI0CN 给出,而地址总线的低 8 位 A[7:0]由 R0 或 R1 给出。在"块选择"模式,地址总线 A[15:0]的全部 16 位都被驱动。
- 16 位 MOVX 操作使用 DPTR 的内容确定是访问片内还是片外存储器,在访问片外存储器时地址总线 A[15:0]的全部 16 位都被驱动。

17.5.4 只用外部存储器

当 EMI0CF.[3:2]被设置为'11'时,所有 MOVX 指令都将访问器件外部 XRAM 空间。片内 XRAM 对 CPU 为不可见。该方式在访问从 0x0000 开始的 4K 片外存储器时有用。

- 8位 MOVX 操作忽略 EMIOCN 的内容。高地址位 A[15:8]不被驱动(与"不带块选择的分片模式"中描述的访问片外存储器的行为相同)。这就允许用户通过直接设置端口的状态来按自己的意愿操作高位地址。有效地址的低 8位 A[7:0]由 R0 或 R1 给出。
- 16 位 MOVX 操作使用 DPTR 的内容确定有效地址 A[15:0]。在访问片外存储器时地址总线 A[15:0]的全部 16 位都被驱动。

17.6 EMIF 时序

外部存储器接口的时序参数是可编程的,这就允许连接具有不同建立时间和保持时间要求的器件。地址建立时间、地址保持时间、/RD 和/WR 选通脉冲的宽度以及复用方式下 ALE 脉冲的宽度都可以通过 EMOTC(见 SFR 定义 17.3)和 EMIOCF[1:0]编程,编程单位为 SYSCLK 周期。

片外 MOVX 指令的时序可以通过将 EMIOTC 寄存器中定义的时序参数加上 4 个 SYSCLK 周期来计算。在非复用方式,一次片外 XRAM 操作的最小执行时间为 5 个 SYSCLK 周期(用于/RD 或/WR 脉冲的 1 个 SYSCLK + 4 个 SYSCLK)。对于复用方式,地址锁存使能信号至少需要 2 个附加的 SYSCLK 周期。因此,在复用方式,一次片外 XRAM 操作的最小执行时间为 7 个 SYSCLK 周期(用于 ALE 的 2 个 SYSCLK + 用于/RD 或/WR 脉冲的 1 个 SYSCLK + 4 个 SYSCLK)。在器件复位后,可编程建立和保持时间的缺省值为最大延迟设置。

表 17.1 列出了外部存储器接口的 AC 参数,图 17.7 到图 17.12 给出了对应不同外部存储器接口模式和 MOVX 操作的时序图。

图 17.6 EMI0TC: 外部存储器时序控制

R/W	复位值							
EAS1	EAS0	EWR3	EWR2	EWR1	EWR0	EAH1	EAH0	11111111
位7	位6	位5	位4	位3	位2	位1	位0	_
							SED #hhh.	Ον Δ 1

SFR 地址: 0xA1 SFR 页: 0

位 7-6: EAS1-0: EMIF 地址建立时间位。

00: 地址建立时间 = 0 个 SYSCLK 周期。

01: 地址建立时间 = 1 个 SYSCLK 周期。

10: 地址建立时间 = 2 个 SYSCLK 周期。

11: 地址建立时间 = 3 个 SYSCLK 周期。

EWR3-0: EMIF/WR 和/RD 脉冲宽度控制位。

0000: /WR 和/RD 脉冲宽度 = 1 个 SYSCLK 周期。

0001: /WR 和/RD 脉冲宽度 = 2 个 SYSCLK 周期。

0010: /WR 和/RD 脉冲宽度 = 3 个 SYSCLK 周期。

0011: /WR 和/RD 脉冲宽度 = 4 个 SYSCLK 周期。

0100: /WR 和/RD 脉冲宽度 = 5 个 SYSCLK 周期。

0101: /WR 和/RD 脉冲宽度 = 6 个 SYSCLK 周期。

0110: /WR 和/RD 脉冲宽度 = 7 个 SYSCLK 周期。

0111: /WR 和/RD 脉冲宽度 = 8 个 SYSCLK 周期。

1000: /WR 和/RD 脉冲宽度 = 9 个 SYSCLK 周期。

1001: /WR 和/RD 脉冲宽度 = 10 个 SYSCLK 周期。

1010: /WR 和/RD 脉冲宽度 = 11 个 SYSCLK 周期。

1011: /WR 和/RD 脉冲宽度 = 12 个 SYSCLK 周期。

1100: /WR 和/RD 脉冲宽度 = 13 个 SYSCLK 周期。

1101: /WR 和/RD 脉冲宽度 = 14 个 SYSCLK 周期。

1110: /WR 和/RD 脉冲宽度 = 15 个 SYSCLK 周期。

1111: /WR 和/RD 脉冲宽度 = 16 个 SYSCLK 周期。

EAH1-0: EMIF 地址保持时间位。 位 1-0:

00: 地址保持时间 = 0 个 SYSCLK 周期。

01: 地址保持时间 = 1 个 SYSCLK 周期。

10: 地址保持时间 = 2 个 SYSCLK 周期。

11: 地址保持时间 = 3 个 SYSCLK 周期。

17.6.1 非复用方式

17.6.1.1 16 位 MOVX: EMI0CF[4:2] = '101', '110', '111'





图 17.7 非复用 16 位 MOVX 时序

17.6.1.2 无块选择的 8 位 MOVX: EMI0CF[4:2] = '101' 或 '111'

不带块选择的非复用8位写



不带块选择的非复用8位读




图 17.8 无块选择的非复用 8 位 MOVX 时序

17.6.1.3 带块选择的 8 位 MOVX: EMI0CF[4:2] = '110'




图 17.9 带块选择的非复用 8 位 MOVX 时序

17.6.2 复用方式

17.6.2.1 16 位 MOVX: EMIOCF[4:2] = '001', '010', '011'




图 17.10 复用方式 16 位 MOVX 时序

17.6.2.2 无块选择的 8 位 MOVX: EMI0CF[4:2] = '001' 或 '011'




图 17.11 无块选择的复用方式 8 位 MOVX 时序

17.6.2.3 带块选择的 8 位 MOVX: EMI0CF[4:2] = '010'




图 17.12 带块选择的复用方式 8 位 MOVX 时序

C8051F060/1/2/3/4/5/6/7 高速混合信号 ISP FLASH 微控制器

表 17.1 外部存储器接口的 AC 参数

参 数	说明	最小值	最大值	单 位
T _{SYSCLK}	系统时钟周期	40		ns
T _{ACS}	地址/控制信号建立时间	0	3* T _{SYSCLK}	ns
T _{ACW}	地址/控制信号脉冲宽度	1* T _{SYSCLK}	16* T _{SYSCLK}	ns
T _{ACH}	地址/控制信号保持时间	0	3* T _{SYSCLK}	ns
T _{ALEH}	地址锁存使能信号高电平时间	1* T _{SYSCLK}	4* T _{SYSCLK}	ns
T _{ALEL}	地址锁存使能信号低电平时间	1* T _{SYSCLK}	4* T _{SYSCLK}	ns
T _{WDS}	写数据建立时间	1* T _{SYSCLK}	19* T _{SYSCLK}	ns
T _{WDH}	写数据保持时间	0	3* T _{SYSCLK}	ns
T _{RDS}	读数据建立时间	20		ns
T _{RDH}	读数据保持时间	0		ns

18. 端口输入/输出

C8051F06x 系列器件是高集成度的混合信号片上系统,有按8位端口组织的59个数字I/O引脚(C8051F060/2/4/6)或24个数字I/O引脚(C8051F061/3/5/7)。所有端口都可以通过对应的端口数据寄存器按位寻址和按字节寻址。所有端口引脚都可以被配置为漏极开路或推挽输出方式和弱上拉。另外,端口0引脚耐5V电压。端口I/O单元的原理框图示于图18.1。表18.1给出了端口I/O引脚的电气特性。




图 18.1 端口 I/O 单元功能框图

表 18.1 端口 I/O 直流电气特性

VDD = 2.7V – 3.6V, -40℃到+85℃ (除非另有说明)。

参 数	条件	最小值	典型值	最大值	单 位
输出高电压	I _{OH} =-10 μA,端口 I/O 为推挽方式	VDD-0.1			V
(V_{OH})	I _{OH} =-3 mA,端口 I/O 为推挽方式	VDD-0.7			V
输出低电压	$I_{OL} = 10 \mu A$			0.1	V
(V_{OL})	$I_{OL} = 8.5 \text{ mA}$			0.6	V
输入高电压		0.7×VDD			V
$(V_{ m IH})$		0./^VDD			V
输入低电压				0.3×VDD	V
$(V_{\rm IL})$				0.3^ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \	V
	DGND < 端口引脚 < VDD,高阻态				
输入漏电流	弱上拉禁止			±1	μΑ
	弱上拉使能		10		
输入电容			5		pF

C8051F06x 系列器件有大量的数字资源需要通过 4 个低端 I/O 端口 P0、P1、P2 和 P3(仅 C8051F060/2/4/6)才能使用。P0、P1、P2 和 P3 中的每个引脚既可定义为通用的端口 I/O(GPIO)引脚,又可以分配给一个数字外设或功能(例如: UART0 或/INT1),如图 18.2 所示。系统设计者控制数字功能的引脚分配,只受可用引脚数的限制。这种资源分配的灵活性是通过使用优先权交叉开关译码器实现的。不管引脚被分配给一个数字外设或是作为通用 I/O,总是可以通过读相应的数据寄存器得到端口 I/O 引脚的状态。端口 2 引脚可以用作去模拟电压比较器的模拟输入。对于 C8051F060/1/2/3,端口 1 引脚可被用作 ADC2 的模拟输入。

高端口(仅 C8051F060/2/4/6)可以作为 GPIO 引脚,也可以在执行目标地址为片外 XRAM 的 MOVX 指令时作为外部存储器接口。有关外部存储器接口的详细信息见"17. 外部数据存储器接口和片内 XRAM"。




图 18.2 端口 I/O 功能框图

18.1 端口 0~3 和优先权交叉开关译码器

优先权交叉开关译码器,或称为"交叉开关",按优先权顺序将端口 0~3 的引脚分配给器件上的数字外设(UART、SMBus、PCA、定时器等)。端口引脚的分配顺序是从 P0.0 开始,可以一直分配到 P3.7(C8051F060/2/4/6)或 P2.7(C8051F061/3/5/7)。为数字外设分配端口引脚的优先权顺序列于图 18.3, UART0 具有最高优先权,而 CNVSTR2 具有最低优先权。

	P0 P					I	21							P	2							P3	3										
引脚 I/O	0	1	2	3	4	1 5	6	7	0	1	2	3	4	5	6	7	0	1	2	3	4	5	6	7	0	1	2	3	4	5 6	6	7	交叉开关寄存器位
TX0	•																																************
RX0		•																															UART0EN:XBR0.2
SCK	•		•																														
MISO		•		•	1																												CDIOEN.VDDO 1
MOSI			•		•	•																											SPI0EN:XBR0.1
NSS	Ť			•		•					当	SPI	被	设置	为	3线	方	式时	, N	ISS	不被	支分i	配端	jΠ	引腿	þ							
SDA	•		•	•	•	•	•)																									SMB0EN:XBR0.0
SCL		•		•	•	•	•	•)																								SMBUEN.ABRU.U
TX1	•		•	•	•	•	•	•	•																								UART1EN:XBR2.2
RX1		•		•	•	•	•	•	•	•																							UARTIEN:ABR2.2
CEX0	•		•	•	•	•	•	•	•	•	•																						
CEX1		•		•	•	•	•	•	•	•	•	•																					
CEX2			•		•	•	•	•	•	•	•	•	•																				PCA0ME:XBR0.[5:3]
CEX3				•	1	•	•	•	•	•	•	•	•	•																			PCAUME:XBR0.[5:3]
CEX4					•	•	•	•	•	•	•	•	•	•	•)																	
CEX5						•	•	•	•	•	•	•	•	•	•	•																	
ECI	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•																ECI0E:XBR0.6
CP0	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•															CP0E:XBR0.7
CP1	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•														CP1E:XBR1.0
CP2	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•													CP2E:XBR3.3
T0	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•												T0E:XBR1.1
/INT0	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•											INT0E:XBR1.2
T1	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•										T1E:XBR1.3
/INT1	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•									INT1E:XBR1.4
T2	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•								T2E:XBR1.5
T2EX	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•							T2EXE:XBR1.6
T3	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•						T3E:XBR3.0
T3EX	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•					T3EXE:XBR3.1
T4	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•				T4E:XBR2.3
T4EX	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•			T4EXE:XBR2.4
/SYSCLK	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	• (•		SYSCKE:XBR1.7
CNVSTR2	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	• (•	•	CNVSTE2:XBR3.2
									0	_	- 2	3	4	2	Ç																		
									AIN2.0	2	AIN2.2	INZ	INZ	INZ	N	Z			P1+	.P1-	P2+	CP2-	P0+	P0-									
									V	∀	∀	Α	∀	A	< <	: ≺			0	0	0	0	0	0									

图 **18.3** 优先权交叉开关译码表 (P1MDIN = 0xFF; P2MDIN = 0xFF)

18.1.1 交叉开关引脚分配

当交叉开关配置寄存器 XBR0、XBR1、XBR2 和 XBR3 中外设的对应使能位被设置为逻辑'1'时,交叉开关将端口引脚分配给外设,见图 18.5、18.6、18.7 和 18.8。例如,如果 UART0EN 位(XBR0.2)被设置为逻辑'1',则 TX0 和 RX0 引脚将分别被分配到 P0.0 和 P0.1。因为 UART0 有最高优先权,所以当 UART0EN 位被设置为逻辑'1'时其引脚将总是被分配到 P0.0 和 P0.1。如果一个数字外设的使能位未被设置为逻辑'1',则其端口将不能通过器件的端口引脚被访问。注意:当选择了串行通信外设(即 SMBus、SPI 或 UART)时,交叉开关将为所有相关功能分配引脚。例如,不能为 UART0 功能只分配 TX0 引脚而不分配 RX0 引脚。SPI 可以工作在 3 线或 4 线方式 (用或不用 NSS)被使能的外设的每种组合导致唯一的器件引脚分配。

端口0~3中所有未被交叉开关分配的引脚都可以作为通用 I/O (GPI/O) 引脚,通过读或写相应的端口数据寄存器(见图 18.9、18.11、18.14、和 18.17)访问,这是一组既可以按位寻址也可以按字节寻址的 SFR。被交叉开关分配的那些端口引脚的输出状态受使用这些引脚的数字外设的控制。向端口数据寄存器(或相应的端口位)写入时对这些引脚的状态没有影响。

不管交叉开关是否将引脚分配给外设,读一个端口数据寄存器(或端口位)将总是返回引脚本身的逻辑状态。唯一的例外发生在执行读-修改-写指令(ANL、ORL、XRL、CPL、INC、DEC、DJNZ、JBC、CLR、SET 和位传送操作)期间。在读-修改-写指令的读周期,所读的值是端口数据寄存器的内容,而不是端口引脚本身的状态。

因为交叉开关寄存器影响器件外设的引脚分配,所以它们通常在外设被配置前由系统的初试化代码配置。一旦配置完毕,一般将不再对其重新编程。

交叉开关寄存器被正确配置后,通过将 XBARE (XBR2.4) 设置为逻辑 '1'来使能交叉开关。 在 XBARE 被设置为逻辑 '1'之前,端口 0~3 的输出驱动器应被明确禁止,以防止对交叉开关寄存器和其它寄存器写入时在端口引脚上产生争用。

被交叉开关分配给输入信号(例如 RX0)的引脚所对应的输出驱动器被禁止;因此端口数据寄存器和 PnMDOUT 寄存器的值不影响这些引脚的状态。

18.1.2 配置端口引脚的输出方式

在 XBARE (XBR2.4) 被设置为逻辑'1'之前,端口 0~3 的输出驱动器保持禁止状态。

每个端口引脚的输出方式都可被配置为漏极开路或推挽方式。在推挽方式,向端口数据寄存器中的相应位写逻辑'0'将使端口引脚被驱动到 GND,写逻辑'1'将使端口引脚被驱动到 VDD。在漏极开路方式,向端口数据寄存器中的相应位写逻辑'0'将使端口引脚被驱动到 GND,写逻辑'1'将使端口引脚处于高阻状态。当系统中不同器件的端口引脚有共享连接,即多个输出连接到同一个物理线时(例如 SMBus 连接中的 SDA 信号),使用漏极开路方式可以防止不同器件之间的争用。

端口 0~3 引脚的输出方式由 PnMDOUT 寄存器中的对应位决定(见图 18.10、18.13、18.16 和 18.18)。例如,P3MDOUT.7 为逻辑'1'时将 P3.7 配置为推挽方式; P3MDOUT.7 为逻辑'0'时将 P3.7 配置为漏极开路方式。所有端口引脚的缺省方式均为漏极开路。

不管交叉开关是否将一个端口引脚分配给某个数字外设,端口引脚的输出方式都受 PnMDOUT 寄存器控制。例外情况是:连接到 SDA、SCL、RX0(如果 UART0工作于方式 0)、RX1(如果 UART1工作于方式 0)的端口引脚总是被配置为漏极开路输出,而与 PnMDOUT 寄存器中的对应位的设置值无关。

18.1.3 配置端口引脚为数字输入

通过在 PnMDOUT 寄存器中将输出方式设置为"漏极开路"并向端口数据寄存器中的相应位写 '1'将端口引脚配置为数字输入。例如,要将 P3.7 配置为数字输入,则设置 P3MDOUT.7 为逻辑 '0'使 P3.7 输出方式为"漏极开路",设置 P3.7 为逻辑 '1'禁止低端输出驱动器。

如果一个端口引脚被交叉开关分配给某个数字外设,并且该引脚的功能为输入(例如 UARTO 的接收引脚 RXO),则该引脚的输出驱动器被自动禁止。

18.1.4 弱上拉

每个端口引脚都有一个内部弱上拉部件,在缺省情况下该上拉器件被使能,在引脚与 VDD 之间提供阻性连接(约 $100~k\Omega$)。弱上拉部件可以被总体禁止,通过向弱上拉禁止位(WEAKPUD,XBR2.7)写'1'实现。当任何引脚被驱动为逻辑'0'时,弱上拉自动取消;即输出引脚不能与其自身的上拉部件冲突。对于端口 1~ 引脚,将引脚配置为模拟输入时上拉部件也被禁止,见下面的说明。

18.1.5 配置端口1和2的引脚为模拟输入

端口1的引脚可以用作 ADC2 模拟多路开关的模拟输入(仅 C8051F060/1/2/3),端口2的引脚可以用作比较器的模拟输入(所有器件)。通过向 PnMDIN 寄存器中的对应位写'0'即可将端口引脚配置为模拟输入。缺省情况下所有端口引脚均为数字输入方式。将一个端口引脚配置为模拟输入的过程如下:

- 1. 禁止引脚的数字输入路径。这可以防止在引脚上的电压接近 VDD / 2 时消耗额外的电源电流。读端口数据位将返回逻辑'0',与加在引脚上的电压无关。
- 2. 禁止引脚的弱上拉。
- 3. 使交叉开关在为数字外设分配引脚时跳过该引脚。

注意:被配置为模拟输入的引脚的输出驱动器并没有被明确地禁止。因此被配置为模拟输入的引脚所对应的 PnMDOUT 位应被明确地设置为逻辑 '0'(漏极开路输出方式),对应的端口数据位应被设置为逻辑 '1'(高阻态)。还需要注意的是,将一个端口引脚用作 ADC 或比较器的输入时并不要求将其配置为模拟输入,但强烈建议这样做。有关模拟外设的更详细信息见本手册的相关章节"。

18.1.6 交叉开关引脚分配示例

在本例中(图 18.4),我们将配置交叉开关,为 UARTO、SMBus、全部 6 个 PCA 模块、/INTO 和/INT1 分配端口引脚(共 12 个引脚)。另外,我们还将 P1.2、P1.3 和 P1.4 配置为模拟输入,以便用 ADC2 测量加在这些引脚上的电压。配置步骤如下:

接 UART0EN = 1、SMB0EN = 1、PCA0ME = '110'、INT0E = 1 和 INT1E = 1 设置 XBR0、XBR1 和 XBR2,则有: XBR0 = 0x3D,XBR1 = 0x14,XBR2 = 0x40。

- 1. 将作为模拟输入的端口 1 引脚配置为模拟输入方式:设置 P1MDIN 为 0xE3 (P1.4、P1.3 和 P1.2 为模拟输入,所以它们的对应 P1MDIN 位被设置为逻辑 '0')。
- 2. 设置 XBARE = 1 以使能交叉开关: XBR2= 0x40。
 - UARTO 有最高优先权, 所以 P0.0 被分配给 TX0, P0.1 被分配给 RX0。
 - SMBus 的优先权次之,所以 P0.2 被分配给 SDA, P0.3 被分配给 SCL。
 - 接下来是 PCA0, 所以 P0.4 到 P1.1 被分配给 CEX0~CEX5。
 - 将 P1MDIN 设置为 0xE3, 使 P1.2、P1.3 和 P1.4 为配置为模拟输入,导致交叉开关 跳过这些引脚。
 - 接下来是/INT0,被分配到引脚 P1.5。
 - 最后是/INT1,被分配到引脚 P1.6。
- 3. 我们将 UART0 的 TX 引脚(TX0, P0.0)和 CEX0 \sim 3 引脚的输出设置为推挽方式,通过设置 P0MDOUT = 0xF1 来实现。
- 4. 我们通过将 P1MDOUT 寄存器中的对应位设置为'0',并将 P1 中的对应位设置为'1'来禁止 3 个模拟输入引脚的输出驱动器。CEX4~5 的输出引脚也被设置为推挽方式。因此,P1MDOUT = 0x03(配置未使用的引脚为漏极开路),P1 = 0xFF(逻辑'1'选择高阻态)。

				F	0							P1							P	2							P3				
引脚 I/O	0	1	2	3	4	5	6	7	0	1	2	3 4	- 5	5 6	5 7	0	1	2	3	4	5	6	7	0	1	2 3	3 4	5	6	7	交叉开关寄存器位
TX0	•																														***************************************
RX0		•																													UART0EN:XBR0.2
SCK	•		•																												
MISO		•		•																											CDIOCNI VIDDO 1
MOSI			•		•																										SPI0EN:XBR0.1
NSS				•		•										•															
SDA	•		•	•	•	•	•																								CMDOENLYDDO O
SCL		•		•	•	•	•	•																							SMB0EN:XBR0.0
TX1	•		•	•	•	•	•	•	•																						LIADTIENI VDDA A
RX1		•		•	•	•	•	•	•	•						٠															UART1EN:XBR2.2
CEX0	•		•	•	•	•	•	•	•	•			•)																	
CEX1		•		•	•	•	•	•	•	•			•	•																	
CEX2			•		•	•	•	•	•	•			•		•																DCLOVE VDD0 15 21
CEX3				•		•	•	•	•	•			•		•	•															PCA0ME:XBR0.[5:3]
CEX4					•		•	•	•	•			•		•	•	•														
CEX5						•		•	•	•			•		•	•	•	•													
ECI	•	•	•	•	•	•	•	•	•	•			•		•	•	•	•	•												ECI0E:XBR0.6
CP0	•	•	•	•	•	•	•	•	•	•			•		•	•	•	•	•	•		T									CP0E:XBR0.7
CP1	•	•	•	•	•	•	•	•	•	•					•	•	•	•	•	•	•										CP1E:XBR1.0
CP2	•	•	•	•	•	•	•	•	•	•			•	•	•	•	•	•	•	•	•	•									CP2E:XBR3.3
T0	•	•	•	•	•	•	•	•	•	•			•	•	•	•	•	•	•	•	•	•	•								T0E:XBR1.1
/INT0	•	•	•	•	•	•	•	•	•	•			•		•	•	•	•	•	•	•	•	•	•							INT0E:XBR1.2
T1	•	•	•	•	•	•	•	•	•	•			•	•	•	•	•	•	•	•	•	•	•	•	•						T1E:XBR1.3
/INT1	•	•	•	•	•	•	•	•	•	•			•	•	•	•	•	•	•	•	•	•	•	•	• (•					INT1E:XBR1.4
T2	•	•	•	•	•	•	•	•	•	•			•	•	•	•	•	•	•	•	•	•	•	•	• (•	•				T2E:XBR1.5
T2EX	•	•	•	•	•	•	•	•	•	•			•	•	•	•	•	•	•	•	•	•	•	•	• (•	•				T2EXE:XBR1.6
T3	•	•	•	•	•	•	•	•	•	•				•	•	•	•	•	•	•	•	•	•	•	• (•	•	•			T3E:XBR3.0
T3EX	•	•	•	•	•	•	•	•	•	•				•	•	•	•	•	•	•	•	•	•	•	• (•	•	•	•		T3EXE:XBR3.1
T4	•	•	•	•	•	•	•	•	•	•				•	•	•	•	•	•	•	•	•	•	•	• (•	•	•	• (•	T4E:XBR2.3
T4EX	•	•	•	•	•	•	•	•	•	•				•	•	•	•	•	•	•	•	•	•	•	• (•	•	•	• (•	T4EXE:XBR2.4
/SYSCLK	•	•	•	•	•	•	•	•	•	•			•	•	•	•	•	•	•	•	•	•	•	•	• (•	•	•	• (•	SYSCKE:XBR1.7
CNVSTR2	•	•	•	•	•	•	•	•	•	•				•	•	•	•	•	•	•	•	•	•	•	• (•	•	•	• (•	CNVSTE2:XBR3.2
											.,																				
									AIN2.0	AIN2.1	AIN2.2	AIN2.3	A CIVI A	1 5	AIN2.7			+		+	-2	+	4								
									AID	ΑD	AII	A A		7	A A			CP	CP1-	CP.	CP2-	CP	CP0-								

图 18.4 交叉开关示例 (P1MDIN = 0xE3; XBR0 = 0x3D; XBR1 = 0x14; XBR2 = 0x40)

图 18.5 XBR0: 端口 I/O 交叉开关寄存器 0

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	复位值
CP0E	ECI0E		PCA0ME		UART0EN	SPI0EN	SMB0EN	00000000
位7	位6	位5	位4	位3	位2	位1	位0	_
							SFR 地址:	0xE1
							SFR 页:	F

位 7: CP0E: 比较器 0 输出使能位

0: CP0 不连到端口引脚。

1: CP0 连到端口引脚。

位 6: ECIOE: PCAO 外部计数器输入使能位

0: PCA0 外部计数器输入不连到端口引脚。

1: PCA0 外部计数器输入(ECIO)连到端口引脚。

位 5-3: PCA0ME: PCA0 模块 I/O 使能位

000: 所有的 PCA0 I/O 都不连到端口引脚。

001: CEX0 连到端口引脚。

010: CEX0、CEX1 连到 2 个端口引脚。

011: CEX0、CEX1、CEX2 连到 3 个端口引脚。

100: CEX0、CEX1、CEX2、CEX3 连到 4 个端口引脚。

101: CEX0、CEX1、CEX2、CEX3、CEX4 连到 5 个端口引脚。

110: CEX0、CEX1、CEX2、CEX3、CEX4、CEX5 连到 6 个端口引脚。

位 2: UARTOEN: UARTO I/O 使能位。

0: UARTO I/O 不连到端口引脚。

1: UARTO 的 TX0 连到 P0.0, RX0 连到 P0.1。

位 1: SPI0EN: SPI0 总线 I/O 使能位。

0: SPI0 I/O 不连到端口引脚。

4线方式:

1: SPIO 的 SCK、MISO、MOSI 和 NSS 连到 4 个端口引脚。

3线方式:

1: SPIO的 SCK、MISO和 MOSI连到3个端口引脚。

位 0: SMB0EN: SMBus 总线 I/O 使能位

0: SMBus0 I/O 不连到端口引脚。

1: SMBus0 的 SDA 和 SCL 连到 2 个端口引脚。

图 18.6 XBR1: 端口 I/O 交叉开关寄存器 1

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	复位值
SYSCKE	T2EXE	T2E	INT1E	T1E	INT0E	T0E	CP1E	00000000
位7	位6	位5	位4	位3	位2	位1	位0	<u> </u>
							SFR 地址:	0xE2
							SFR 页:	F
位 7:			K 输出使的					
			到端口引胨	₽.				
			端口引脚。					
位 6:	T2EXE:	T2EX 使f	能位					
	0: T2EX	【不连到端	日引脚。					
	1: T2EX	【连到端口	引脚。					
位 5:	T2E: T2	使能位						
	0: T2 不	连到端口	引脚。					
	1: T2 连	到端口引	脚。					
位 4:	INT1E:	/INT1 使育						
	0: /INT1	不连到端	日引脚。					
	1: /INT1	连到端口	引脚。					
位 3:	T1E: T1	使能位						
	0: T1 不	连到端口	引脚。					
	1: T1 连	到端口引	脚。					
位 2:	INT0E:	/INT0 使育						
	0: /INT0) 不连到端	日引脚。					
	1: /INT0) 连到端口	引脚。					
位 1:	T0E: T0							
		连到端口	引脚。					
		到端口引						
位 0:)出使能位					
ļ v ·		不连到端口						
		· 延迟端 [
ĺ	1. 011 x		1/3-17-0					

图 18.7 XBR2: 端口 I/O 交叉开关寄存器 2

WEAKPUD XBARE - T4EXE T4E UART1E - 位7 位6 位5 位4 位3 位2 位 位7: WEAKPUD: 弱上拉会局体的	
位 7: WEAKPUD: 弱上拉禁止位。	SFR 地址: 0xE3
	SFR 页: F
0 起上拉会巴伍纶	
0: 弱上拉全局使能。	
1: 弱上拉全局禁止。	
位 6: XBARE: 交叉开关使能位	
0: 交叉开关禁止。端口 0、1、2 和 3 的所有引脚被强	制为输入方式。
1: 交叉开关使能。	1617 2 July 673 770
位 5: 未用。读 = 0, 写 = 忽略。	
位 4: T4EXE: T4EX 输入使能位	
0: T4EX 不连到端口引脚。	
1: T4EX 连到端口引脚。	
位 3: T4E: T4 输入使能位	
0: T4 不连到端口引脚。	
1: T4 连到端口引脚。	
位 2: UART1E: UART1 I/O 使能位	
0: UART1 I/O 不连到端口引脚。	
1: UART1 的 TX 和 RX 连到两个端口引脚。	
位 1-0: 保留	

图 18.8 XBR3: 端口 I/O 交叉开关寄存器 3

R/W	R	R	R	R/W	R/W	R/W	R/W	复位值							
CTXOUT	-	-	•	CP2E	CNVST2E	T3EXE	T3E	00000000							
位7	位6	位5	位4	位3	位2	位1	位0								
							SFR 地址:	0xE4							
							SFR 页:	F							
位 7:	0: CTX	「: CAN 发 引脚输出。 引脚输出。	方式为漏机	及开路。	出方式位。										
位 6-4:	保留														
位 3:	KB CP2E: CP2 输出使能位														
	CP2E: CP2 输出使能位 0: CP2 不连到端口引脚。														
	1: CP2 i	连到端口弓	脚。												
位 2:	CNVST2	E: ADC2	外部转换	输入使能位	位										
	0: CNV	ST2 不连到	端口引肽	J.											
	1: CNV	ST2 连到站	岩口引脚。												
位 1:	T3EXE:	T3EX 输	\使能位												
	0: T3EX	【不连到端	口引脚。												
	1: T3EX	【连到端口	引脚。												
位 0:	T3E: T3	输入使能	位												
	0: T3 不	连到端口	引脚。												
	1: T3 连	到端口引	却。												

C8051F060/1/2/3/4/5/6/7 高速混合信号 ISP FLASH 微控制器

图 18.9 PO: 端口 0 寄存器

R/W	复位值							
P0.7	P0.6	P0.5	P0.4	P0.3	P0.2	P0.1	P0.0	11111111
位7	位6	位5	位4	位3	位2	位1	位0	一 可位寻址

SFR 地址: 0x80 SFR 页: 所有页

位 7-0: P0.[7:0]: 端口 0 输出锁存器位。

(写 — 输出出现在 I/O 引脚,根据 XBR0、XBR1、XBR2 和 XBR3 寄存器的设置)。

0: 逻辑低电平输出。

1: 逻辑高电平输出。(若相应的 P0MDOUT.n 位 = 0,则为漏极开路)。 (读一与 XBR0、XBR1、XBR2 和 XBR3 寄存器的设置无关)

0: P0.n 为逻辑低电平。 1: P0.n 为逻辑高电平。

图 18.10 P0MDOUT: 端口 0 输出方式寄存器

R/W	复位值 00000000							
位7	位6	位5	位4	位3	位2	位1	位0	_
							SFR 地址: SFR 页:	0xA4 F

位 7-0: P0MDOUT.[7:0]: 端口 0 输出方式位。

0: 端口引脚的输出为漏极开路。

1: 端口引脚的输出为推挽方式。

注: 当 SDA、SCL、RX0(当 UART0 工作于方式 0 时)和 RX1(当 UART1 工作于方式 0 时)出现在端口引脚时,总是被配置为漏极开路输出。

图 18.11 P1: 端口 1 寄存器

R/W	复位值							
P1.7	P1.6	P1.5	P1.4	P1.3	P1.2	P1.1	P1.0	11111111
位7	位.6	位.5	位4	位3	位2	位1	位0	可位寻址

SFR 地址: 0x90 SFR 页: 所有页

位 7-0: P1.[7:0]: 端口 1 输出锁存器位。

(写 − 输出出现在 I/O 引脚,根据 XBR0、XBR1、XBR2 和 XBR3 寄存器的设置)

- 0: 逻辑低电平输出。
- 1: 逻辑高电平输出。(若相应的 P1MDOUT.n 位 = 0,则为漏极开路)。(读一与 XBR0、XBR1、XBR2 和 XBR3 寄存器的设置无关)
- 0: P1.n 为逻辑低电平。
- 1: P1.n 为逻辑高电平。

注:

1. 对于 C8051F060/1/2/3, P1.[7:0]可以被配置为 ADC2 的输入 AIN2.[7:0]。在这种情况下,交叉开关的引脚分配将跳过这些引脚,它们的数字输入通路被禁止,由 P1MDIN(见图 18.12)决定。注意: 在模拟方式,引脚的输出方式由端口 1 锁存器和 P1MDOUT(图 18.13)决定。有关 ADC2 的更详细信息见"7.10 位 ADC (ADC2,仅 C8051F060/1/2/3)"。

图 18.12 P1MDIN: 端口 1 输入方式寄存器

 [R/W	复位值 11111111							
	位7	位6	位5	位4	位3	位2	位1	位0	<u> </u>
								SFR 地址:	0xAD
								SFR 页:	F

位 7-0: P1MDIN.[7:0]: 端口 1 输入方式位。

- 0: 端口引脚被配置为模拟输入方式。数字输入通路被禁止(读端口位将总是返回'0')。引脚的弱上拉被禁止。
- 1: 端口引脚被配置为数字输入方式。读端口位将返回引脚的逻辑电平。弱上 拉状态由 WEAKPUD 位(XBR2.7,见图 18.7)决定。

图 18.13 P1MDOUT: 端口 1 输出方式寄存器

R/W	复位值							
								00000000
位7	位6	位5	位4	位3	位2	位1	位0	

SFR 地址: 0xA5 SFR 页: F

位 7-0: P1MDOUT.[7:0]: 端口 1 输出方式位。

0: 端口引脚的输出方式为漏极开路。

1: 端口引脚的输出方式为推挽。

注: 当 SDA、SCL、RX0(当 UART0 工作于方式 0 时)和 RX1(当 UART1 工作于方式 0 时)出现在端口引脚时,总是被配置为漏极开路输出。

图 18.14 P2: 端口 2 数据寄存器

R/W	复位值							
P2.7	P2.6	P2.5	P2.4	P2.3	P2.2	P2.1	P2.0	11111111
位7	位6	位5	位4	位3	位2	位1	位0	可位寻址

SFR 地址: 0xA0 SFR 页: 所有页

位 7-0: P2.[7:0]: 端口 2 输出锁存器位。

(写 - 输出出现在 I/O 引脚,根据 XBR0、XBR1、XBR2 和 XBR3 寄存器的设置)

0:逻辑低电平输出。

1: 逻辑高电平输出。(若相应的 P2MDOUT.n 位 = 0,则为漏极开路)。 (读一与 XBR0、XBR1、XBR2 和 XBR3 寄存器的设置无关)

0: P2.n 为逻辑低电平。

1: P2.n 为逻辑高电平。

图 18.15 P2MDIN: 端口 2 输入方式寄存器

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	复位值 11111111
位7	位6	<u>位</u> 5	<u>位</u> 4	位3	位2	位1	位0	
							SFR 地址: SFR 页:	0xAE F

位 7-0: P2MDIN.[7:0]: 端口 2 输入方式位。

0: 端口引脚被配置为模拟输入方式。数字输入通路被禁止(读端口位将总是返回'0')。引脚的弱上拉被禁止。

1: 端口引脚被配置为数字输入方式。读端口位将返回引脚的逻辑电平。弱上 拉状态由 WEAKPUD 位(XBR2.7,见图 18.7)决定。

图 18.16 P2MDOUT: 端口 2 输出方式寄存器

R/W	复位值 00000000							
位7	位6	位5	位4	位3	位2	位1	位0	_
							SFR 地址: SFR 页:	0xA6 F

位 7-0: P2MDOUT.[7:0]: 端口 2 输出方式位。

0: 端口引脚的输出方式为漏极开路。

1: 端口引脚的输出方式为推挽。

注: 当 SDA、SCL、RX0(当 UART0 工作于方式 0 时)和 RX1(当 UART1 工作于方式 0 时)出现在端口引脚时,总是被配置为漏极开路输出。

C8051F060/1/2/3/4/5/6/7 高速混合信号 ISP FLASH 微控制器

图 18.17 P3: 端口 3 数据寄存器

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	复位值
P3.7	P3.6	P3.5	P3.4	P3.3	P3.2	P3.1	P3.0	11111111
<u>位</u> 7	位.6	位5	位4	位3	位2	位1	位0	可位寻址

SFR 地址: 0xB0 SFR 页: 所有页

位 7-0: P3.[7:0]: 端口 3 输出锁存器位。

(写 — 输出出现在 I/O 引脚,根据 XBR0、XBR1、XBR2 和 XBR3 寄存器的设置)

0:逻辑低电平输出。

1: 逻辑高电平输出。(若相应的 P3MDOUT.n 位 = 0,则为漏极开路)。 (读一与 XBR0、XBR1、XBR2 和 XBR3 寄存器的设置无关)

0: P3.n 为逻辑低电平。

1: P3.n 为逻辑高电平。

注: 尽管 P3 在 C8051F061/3/5/7 器件中没有引出脚,但端口数据寄存器仍然存在,并可为软件使用。见"配置没有引出脚的端口"一节。

图 18.18 P3MDOUT: 端口 3 输出方式寄存器

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	复位值 00000000
位7	位6	位5	位4	位3	位2	位1	位0	_
							SFR 地址: SFR 页:	0xA7 F
位 7-0.	P3MDOI	IT[7:0].	端□3输⊦	L 方式台				

位 7-0: P3MDOUT.[7:0]: 端口 3 输出方式位。

0: 端口引脚的输出方式为漏极开路。

18.2 端口 4~7 (仅 C8051F060/2/4/6)

在 C8051F060/2/4/6 器件中,端口 4 ~ 7的所有端口引脚都可用作通用 I/O(GPIO),通过读和写相应的端口数据寄存器(见图 18.19、18.21、18.23 和 18.25)访问每个端口,这些端口数据寄存器是一组即可以按位寻址又可以按字节寻址的特殊功能寄存器。注意,端口 4 只有 3 个引脚: P4.5、P4.6 和 P4.7。端口 4、5、6 和 7位于 SFR 页 F。SFRPAGE 寄存器必须被设置为 0x0F 才能访问这些端口寄存器。

读端口数据寄存器时(或端口位)时,返回的是端口引脚本身的逻辑状态,不论引脚是否被交叉开关分配给外设。例外的情况发生在执行*读-修改-写*指令(ANL、ORL、XRL、JBC、CPL、INC、DEC、DJNZ、JBC、CLR、SETB 和位传送操作)期间。在*读-修改-写*指令的读周期,读入的是端口数据寄存器的内容,而不是端口引脚本身的状态。

18.2.1 配置无引出脚的端口

尽管 P3、P4、P5、P6 和 P7 在 C8051F061/3/5/7 中没有对应的引脚,但端口数据寄存器仍然存在并可为软件所用。由于数字输入通路保持活动状态,所以建议不要使这些引脚处于"浮空"状态,以避免因输入浮空为一个无效逻辑电平而导致不必要的功率消耗。下面的任何一种措施都可以防止这种情况出现:

- 1. 将 WEAKPUD (XBR2.7) 设置为逻辑'0'来使能弱上拉部件。
- 2. 将 P3、P4、P5、P6 和 P7 的输出方式配置为推挽方式(PnMDOUT = 0xFF)。
- 3. 向端口数据寄存器写 '0' 将 P3、P4、P5、P6 和 P7 的输出状态强制为逻辑 '0': P3 = 0x00, P4 = 0x00, P5 = 0x00, P6 = 0x00, P7 = 0x00。

18.2.2 配置端口引脚的输出方式

每个端口引脚的输出方式都可被配置为漏极开路或推挽方式。在推挽方式,向端口数据寄存器中的相应位写逻辑 '0'将使端口引脚被驱动到 GND,写逻辑 '1'将使端口引脚被驱动到 VDD。在漏极开路方式,向端口数据寄存器中的相应位写逻辑 '0'将使端口引脚被驱动到 GND,写逻辑 '1'将使端口引脚处于高阻状态。当系统中不同器件的端口引脚有共享连接,即多个输出连接到同一个物理线时(例如 SMBus 连接中的 SDA 信号),使用漏极开路方式可以防止不同器件之间的冲突。

端口 4~7 引脚的输出方式由相应的 PnMDOUT 寄存器中的位控制。PnMDOUT 中的每一位控制其对应端口引脚的输出方式(见图 18.20、18.22、18.24 和 18.26)。例如,要将端口引脚 P5.3 配置为推挽方式(数字输出),则应将 P5MDOUT.3 设置为逻辑'1'。器件复位后所有端口引脚均默认为漏极开路方式。

18.2.3 配置端口引脚为数字输入

通过设置输出方式为"漏极开路"并向端口数据寄存器中的相应位写'1'将端口引脚配置为数字输入。例如,设置 P7MDOUT.7 为逻辑'0'(选择漏极开路输出方式)并设置 P7.7 为逻辑'1'(禁止低端输出驱动器)即可将 P7.7 配置为数字输入。

18.2.4 弱上拉

每个端口引脚都有一个内部弱上拉部件,在缺省情况下该上拉器件被使能,在引脚与 VDD 之间提供阻性连接(约 $100~k\Omega$)。弱上拉部件可以被总体禁止,通过向弱上拉禁止位(WEAKPUD,XBR2.7)写'1'实现。当任何引脚被驱动为逻辑'0'时,弱上拉自动取消;即输出引脚不能与其自身的上拉部件冲突。

18.2.5 外部存储器接口

如果外部存储器接口(EMIF)被使能在高端口(端口 4-7)并且发生一次片外 MOVX 操作,则在该 MOVX 指令执行期间外部存储器接口将控制有关端口引脚的输出状态,而不管端口数据寄存器的设置如何。端口引脚的输出配置不受 EMIF 操作的影响,但读操作将禁止数据总线上的输出驱动器。有关外部存储器接口的详细信息见"17. 外部数据存储器接口和片内 XRAM"。

图 18.19 P4: 端口 4 数据寄存器

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	复位值
P4.7	P4.6	P4.5	-	-	-	-	-	11111111
位7	位6	位5	位4	位3	位2	位1	位0	可位寻址

SFR 地址: 0xC8 SFR 页: F

位 7-5: P4.[7:5]: 端口 4 输出锁存器位。

写 - 输出出现在 I/O 引脚。

0:逻辑低电平输出。

1: 逻辑高电平输出。(若相应的 P4MDOUT.n 位 = 0,则为漏极开路)。见图 18.20。

读 一 返回 I/O 引脚的状态。

0: P4.n 引脚为逻辑低电平。

1: P4.n 引脚为逻辑高电平。

位 4-0: 保留。必须写'11111'。

注: P4.7 (/WR)、P4.6 (/RD) 和 P4.5 (ALE) 可以由外部数据存储器接口驱动。有关外部存储器接口的更详细信息见"17. 外部数据存储器接口和片内XRAM"。

图 18.20 P4MDOUT: 端口 4 输出方式寄存器

R/W	复位值							
			-	-	-	-	-	00000000
位7	位6	位5	位4	位3	位2	位1	位0	

SFR 地址: 0x9C SFR 页: F

位 7-5: P4MDOUT.[7:0]: 端口 4 输出方式位。

0: 端口引脚的输出方式为漏极开路。

1: 端口引脚的输出方式为推挽。

位 4-0: 保留。必须写'00000'。

图 18.21 P5: 端口 5 数据寄存器

R/W	复位值							
P5.7	P5.6	P5.5	P5.4	P5.3	P5.2	P5.1	P5.0	11111111
位7	位6	位5	位4	位3	位2	位1	位0	可位寻址

SFR 地址: 0xD8 SFR 页: F

位 7-0: P5.[7:0]: 端口 5 输出锁存器位。

写一输出出现在I/O引脚。

0: 逻辑低电平输出。

1: 逻辑高电平输出。(若相应的 P5MDOUT.n 位 = 0,则为漏极开路)。见图 18.22。

读 一 返回 I/O 引脚的状态。

0: P5.n 引脚为逻辑低电平。

1: P5.n 引脚为逻辑高电平。

注: P5.[7:0] 可以由外部数据存储器接口驱动(在非复用方式作为地址 A[15:8])。有关外部存储器接口的更详细信息见"17. 外部数据存储器接口和 片内 XRAM"。

图 18.22 P5MDOUT: 端口 5 输出方式寄存器

 R/W	R/W	复位值						
								00000000
位7	位6	位5	位4	位3	位2	位1	位0	

SFR 地址: 0x9D SFR 页: F

位 7-0: P5MDOUT.[7:0]: 端口 5 输出方式位。

0: 端口引脚的输出方式为漏极开路。

图 18.23 P6: 端口 6 数据寄存器

R/W	复位值							
P6.7	P6.6	P6.5	P6.4	P6.3	P6.2	P6.1	P6.0	11111111
位7	位6	位5	位4	位3	位2	位1	位0	可位寻址

SFR 地址: 0xE8 SFR 页: F

位 7-0: P6.[7:0]: 端口 6 输出锁存器位。

写一输出出现在I/O引脚。

0: 逻辑低电平输出。

1: 逻辑高电平输出。(若相应的 P6MDOUT.n 位 = 0,则为漏极开路)。见图 18.24。

读 一 返回 I/O 引脚的状态。

0: P6.n 引脚为逻辑低电平。

1: P6.n 引脚为逻辑高电平。

注: P6.[7:0] 可以由外部数据存储器接口驱动(在复用方式作为地址 A[15:8] 或在非复用方式作为地址 A[7:0])。有关外部存储器接口的更详细信息见"17. 外部数据存储器接口和片内 XRAM"。

图 18.24 P6MDOUT: 端口 6 输出方式寄存器

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	复位值 00000000
位7	位6	位5	位4	位3	位2	位1	位0	_
							SFR 地址: SFR 页:	0x9E F
位 7-0.	P6MDOI	IT [7:0].	温□ 6 输出	1方式台				

位 7-0: P6MDOUT.[7:0]: 端口 6 输出方式位。

0: 端口引脚的输出方式为漏极开路。

图 18.25 P7: 端口 7 数据寄存器

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	复位值
P7 7	P7.6	P7.5	P7.4	P7.3	P7.2	P7.1	P7.0	□ 及世區 □ 111111111
<u> </u>	位6	位.5	位4	位3	位2	位1	位0	可位寻址

SFR 地址: 0xF8 SFR 页: F

位 7-0: P7.[7:0]: 端口 7 输出锁存器位。

写一输出出现在I/O引脚。

0: 逻辑低电平输出。

1: 逻辑高电平输出。(若相应的 P7MDOUT.n 位 = 0,则为漏极开路)。见图 18.26。

读 一 返回 I/O 引脚的状态。

0: P7.n 引脚为逻辑低电平。

1: P7.n 引脚为逻辑高电平。

注: P7.[7:0] 可以由外部数据存储器接口驱动(在复用方式作为 AD[7:0],在 非复用方式作为 D[7:0])。有关外部存储器接口的更详细信息见"17. 外部数据 存储器接口和片内 XRAM"。

图 18.26 P7MDOUT: 端口 7 输出方式寄存器

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	复位值 00000000
位7	位6	位5	位4	位3	位2	位1	位0	
							SFR 地址: SFR 页:	0x9F F
位 7-0.	P7MDOI	IT [7:0].	端□ 7 输出	l. 方式台				

位 7-0: P7MDOUT.[7:0]: 端口 7 输出万式位。

0: 端口引脚的输出方式为漏极开路。

19. 控制器局域网(CAN0)

注意: C8051F060/1/2/3 器件內集成了Bosch CAN 控制器。本章只对该控制器进行概要说明,介绍 Silicon Labs CIP-51 MCU 如何与片内 Bosch CAN 控制器接口。若要使用 CAN 控制器,请参见 Bosch's C CAN User's Manual (revision 1.2),该手册作为 Silicon Labs C8051F06x 数据手册的补充。

C8051F060/1/2/3 器件具有控制器局域网(CAN)控制器,用 CAN 协议进行串行通信。Silicon Labs CAN 控制器符合 Bosch 规范 2.0A(基本 CAN)和 2.0B(全功能 CAN),方便了在 CAN 网络上的通信。CAN 控制器包含一个 CAN 核、消息 RAM(独立于 CIP-51 的 RAM)、消息处理状态机和控制寄存器。Silicon Labs CAN 是一个协议控制器,不提供物理层驱动器(即收发器)。图 19.2 给出了CAN 总线上的一个典型配置示例。

Silicon Labs CAN 的工作位速率可达 1M 位/秒,实际速率可能受 CAN 总线上所选择的传输数据的物理层的限制。CAN 处理器有 32 个消息对象,可以被配置为发送或接收数据。输入数据、消息对象及其标识掩码存储在 CAN 消息 RAM 中。所有数据发送和接收过滤的协议处理全部由 CAN 控制器完成,不用 CIP-51 干预。这就使得用于 CAN 通信的 CPU 带宽最小。CIP-51 通过特殊功能寄存器配置 CAN 控制器,读取接收到的数据和写入待发送的数据。CAN 控制器的时钟(f_{sys}或 C_CAN 用户指南中的 CAN_CLK)等于 CIP-51 MCU 的时钟(SYSCLK)。




图19.1 CAN控制器原理框图




图 19.2 典型 CAN 总线配置

19.1 Bosch CAN 控制器操作

C8051F060/1/2/3 中的 CAN 控制器是 Bosch 全功能 CAN 模块的完全实现,完全符合 CAN 规范 2.0B。

CAN 控制器的功能和使用在 Bosch CAN 用户指南 (Bosch CAN User's Guide) 中有详细的说明。 应将该用户指南作为配置和使用 CAN 控制器的参考。本数据手册只说明如何访问 CAN 控制器。

CIP-51 可以通过特殊功能寄存器直接或间接访问 CAN 控制器中的 CAN 控制寄存器 (CAN0CN)、CAN 测试寄存器 (CAN0TST) 和 CAN 状态寄存器 (CAN0STA)。所有其它 CAN 寄存器必须通过间接索引法访问(见"19.2.5 用 CAN0ADR、CAN0DATH 和 CAN0DATL 访问 CAN 寄存器")。

19.2 CAN 寄存器

CAN 寄存器分类如下:

- 1. CAN 控制器协议寄存器: CAN 控制、中断、错误控制、总线状态、测试方式。
- 2. 消息对象接口寄存器: 用于配置 32 个消息对象, 向消息对象发送或从消息对象接收数据。 CIP-51 MCU 通过消息对象接口寄存器访问 CAN 消息 RAM。当向 IF1 或 IF2 命令请求寄存器写一 个消息对象序号时,相关接口寄存器(IF1或IF2)的内容被传送到CANRAM中的消息对象或消息 对象被传送到接口寄存器。
- 3. 消息处理器寄存器: 这些只读寄存器用于向 CIP-51 MCU 提供有关消息对象的信息(MSGVLD 标志、发送请求标志、新数据标志)和中断标志(哪个消息对象引发了中断或状态中断条件)。
- 4. CIP-51 MCU 特殊功能寄存器 (SFR): CIP-51 MCU 的存储器中有 5 个寄存器可用于直接访 问某些 CAN 控制器协议寄存器,并可用间接索引法访问所有 CAN 寄存器。

19.2.1 CAN 控制器协议寄存器

CAN 控制器协议寄存器用于配置 CAN 控制器, 处理中断, 监视总线状态, 将 CAN 控制器置 于测试模式。用 CIP-51 MCU 的 SFR 通过间接索引法访问 CAN 控制器协议寄存器,为了操作方便, 某些寄存器可以用 CIP-51 的 SFR 直接访问。

这些寄存器是: CAN 控制寄存器(CAN0CN)、CAN 状态寄存器(CAN0STA)、CAN 测试寄存 器(CANOTST)、错误计数寄存器、位定时寄存器及波特率预分频器(BRP)扩展寄存器。CANOSTA、 CANOCN 和 CANOTST 可以通过 CIP-51 MCU 的 SFR 访问。所有其它寄存器用 CAN 地址索引法通 过 CANOADR、CANODATH 和 CANODATL 访问。

有关 CAN 控制协议寄存器的功能和使用方面的详细信息请参阅 Bosch CAN 用户指南。

19.2.2 消息对象接口寄存器

有两组消息对象接口寄存器,用于配置向 CAN 总线发送和从 CAN 总线接收数据的 32 个消息 对象。消息对象可以被配置为发送或接收,并被分配消息标识,以便所有 CAN 节点进行接收过滤。

消息对象保存在消息 RAM 中,用消息对象接口寄存器对其访问和配置。用间接索引地址法通 过 CIP-51 的 CANOADR 和 CANODAT 寄存器访问这些寄存器。

有关消息对象接口寄存器的功能和使用方面的详细信息请参阅 Bosch CAN 用户指南。

19.2.3 消息处理器寄存器

消息处理器寄存器为只读寄存器。用间接索引法通过 CAN0ADR、CAN0DATH 和 CAN0DATL 寄存器访问它们的标志位。消息处理器寄存器提供中断、错误、发送/接收请求和新数据信息。

有关消息对象处理器寄存器的功能和使用方面的详细信息请参阅 Bosch CAN 用户指南。

19.2.4 CIP-51 MCU 特殊功能寄存器

C8051F060/1/2/3 器件用特殊功能寄存器(SFR)来配置、监测和控制其外设。大多数 CAN 控制器寄存器不能直接用 SFR 访问,只有 3 个 CAN 控制器寄存器可以直接用 SFR 访问。但是可以通过 3 个 CIP-51 MCU 的 SFR(CAN 数据寄存器 CAN0DATH 和 CAN0DATL、CAN 地址寄存器 CAN0ADR)间接访问所有 CAN 控制器寄存器。共有 5 个 CAN 寄存器用于配置和运行 CAN 控制器。

19.2.5 用 CANOADR、CANODATH 和 CANODATL 访问 CAN 寄存器

每个 CAN 控制器寄存器都有一个索引号 (见下表)。CAN 寄存器地址空间为 128 个字 (256 字节)。当一个 CAN 寄存器的索引号被写入到 CAN 地址寄存器 (CAN0ADR) 后,就可以通过 CAN 数据寄存器 (CAN0DATH 和 CAN0DATL) 来访问该 CAN 寄存器。例如,要用一个新值重新配置位定时寄存器,则 CAN0ADR 中写入 0x03,新值的低字节写入到 CAN0DATL,高字节写入到 CAN0DATH。为操作方便,CAN0DATL 是可位寻址的。下面的程序段将新值 0x2304 装载到位定时寄存器中:

 CAN0ADR = 0x03;
 // 装入位定时寄存器的索引号(见表 19.1)

 CAN0DATH = 0x23;
 // 将高字节值装入到数据寄存器高字节

 CAN0DATL = 0x04;
 // 将低字节值装入到数据寄存器低字节

注: CAN0CN、CAN0STA 和 CAN0TST 既可以用间接索引法访问,也可以通过 CIP-51 MCU 的 SFR 直接访问。CAN0CN 位于 SFR 地址 0xF8/SFR 页 1(图 19.6),CAN0TST 位于 0xDB/SFR 页 1(图 19.7),CAN0STA 位于 0xC0/SFR 页 1(图 19.8)。

19.2.6 CAN0ADR 自动加 1 功能

为便于对消息对象编程,CAN0ADR 在索引范围 $0x08 \sim 0x12$ (接口寄存器 1) 和 $0x20 \sim 0x2A$ (接口寄存器 2) 内有自动加 1 功能。**当 CAN0ADR 中的索引号位于这两个范围之内时,CAN0ADR 在每次读/写 CAN0DATL 时自动加 1,指向下一个 CAN 寄存器 16 位字**。当配置消息对象时,这一特性可以加快对频繁访问的接口寄存器的访问速度。

注: 下表取替 Bosch CAN 用户指南第 3 章 "程序员模型"中的图 5。

198

表 19.1 CAN 寄存器索引号和复位值

CAN 寄存器 索引号	寄存器名称	复位值	注释
0x00	CAN 控制寄存器	0x0001	可以用 CIP-51 的 SFR 访问
0x01	状态寄存器	0x0000	可以用 CIP-51 的 SFR 访问
0x02	错误寄存器	0x0000	只读
0x03	位定时寄存器	0x2301	CAN0CN 中的 CCE 位控制其写使能
0x04	中断寄存器	0x0000	只读
0x05	测试寄存器	0x0000	位 7(RX)由 CAN 总线确定
0x06	BRP 扩展寄存器	0x0000	CAN0CN 中的 TEST 位控制其写使能
0x08	IF1 命令请求	0x0001	在 IF1 索引号范围内(0x08~0x12),写 CAN0DATL 时 CAN0ADR 自动加 1
0x09	IF1 命令掩码	0x0000	写 CAN0DATL 时 CAN0ADR 自动加 1
0x0A	IF1 掩码 1	0xFFFF	写 CAN0DATL 时 CAN0ADR 自动加 1
0x0B	IF1 掩码 2	0xFFFF	写 CAN0DATL 时 CAN0ADR 自动加 1
0x0C	IF1 仲裁 1	0x0000	写 CAN0DATL 时 CAN0ADR 自动加 1
0x0D	IF1 仲裁 2	0x0000	写 CAN0DATL 时 CAN0ADR 自动加 1
0x0E	IF1 消息控制	0x0000	写 CAN0DATL 时 CAN0ADR 自动加 1
0x0F	IF1 数据 A1	0x0000	写 CAN0DATL 时 CAN0ADR 自动加 1
0x10	IF1 数据 A2	0x0000	写 CAN0DATL 时 CAN0ADR 自动加 1
0x11	IF1 数据 B1	0x0000	写 CAN0DATL 时 CAN0ADR 自动加 1
0x12	IF1 数据 B2	0x0000	写 CAN0DATL 时 CAN0ADR 自动加 1
0x20	IF2 命令请求	0x0001	在 IF2 索引号范围内(0x20~0x2A),写 CAN0DATL 时 CAN0ADR 自动加 1
0x21	IF2 命令掩码	0x0000	写 CAN0DATL 时 CAN0ADR 自动加 1
0x22	IF2 掩码 1	0xFFFF	写 CAN0DATL 时 CAN0ADR 自动加 1
0x23	IF2 掩码 2	0xFFFF	写 CAN0DATL 时 CAN0ADR 自动加 1
0x24	IF2 仲裁 1	0x0000	写 CAN0DATL 时 CAN0ADR 自动加 1
0x25	IF2 仲裁 2	0x0000	写 CAN0DATL 时 CAN0ADR 自动加 1
0x26	IF2 消息控制	0x0000	写 CAN0DATL 时 CAN0ADR 自动加 1
0x27	IF2 数据 A1	0x0000	写 CAN0DATL 时 CAN0ADR 自动加 1
0x28	IF2 数据 A2	0x0000	写 CAN0DATL 时 CAN0ADR 自动加 1
0x29	IF2 数据 B1	0x0000	写 CAN0DATL 时 CAN0ADR 自动加 1
0x2A	IF2 数据 B2	0x0000	写 CAN0DATL 时 CAN0ADR 自动加 1
0x40	发送请求 1	0x0000	消息对象发送请求标志 (只读)
0x41	发送请求 2	0x0000	消息对象发送请求标志 (只读)
0x48	新数据 1	0x0000	消息对象新数据标志(只读)
0x49	新数据 2	0x0000	消息对象新数据标志(只读)
0x50	中断标志 1	0x0000	消息对象中断请求标志(只读)
0x51	中断标志 2	0x0000	消息对象中断请求标志(只读)
0x58	消息有效 1	0x0000	消息对象消息有效标志 (只读)
0x59	消息有效 2	0x0000	消息对象消息有效标志(只读)

图 19.3 CANODATH: CAN 数据寄存器高字节

R/W	复位值 00000000							
位7	位6	位5	位4	位3	位2	位1	位0	<u> </u>
							SFR 地址: SFR 页:	0xD9

位 7-0: CAN0DATH: CAN 数据访问寄存器高字节

CAN0DAT 寄存器用于从或向 CAN0ADR 寄存器指向的 CAN 寄存器读/写寄存器值和数据。

CAN0ADR 寄存器用于指定读/写[CAN0DATH:CAN0DATL]操作的 CAN 寄存器。要访问的 CAN 寄存器的索引号被装入到 CAN0ADR 中,然后 CAN0DAT 寄存器可以读/写 CAN 寄存器。

图 19.4 CANODATL: CAN 数据寄存器低字节

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	复位值 00000001
 位7	位6	位5	位4	位3	位2	位1	位0	_
							SFR 地址: SFR 页:	0xD8 1

位 7-0: CANODATL: CAN 数据访问寄存器低字节

CAN0DAT 寄存器用于从或向 CAN0ADR 寄存器指向的 CAN 寄存器读/写寄存器值和数据。

CAN0ADR 寄存器用于指定读/写[CAN0DATH:CAN0DATL]操作的 CAN 寄存器。要访问的 CAN 寄存器的索引号被装入到 CAN0ADR 中,然后 CAN0DAT 寄存器可以读/写 CAN 寄存器。

图 19.5 CANOADR: CAN 地址索引寄存器

R/W	复位值							
位7	位6	位5	位4	位3	位2	位1	位0	_
							SFR 地址: SFR 页:	0xDA 1

位 7-0: CAN0ADR: CAN 地址索引寄存器

CAN0ADR 寄存器用于指定读/写[CAN0DATH:CAN0DATL]操作的 CAN 寄存器。要访问的 CAN 寄存器的索引号被装入到 CAN0ADR 中,然后 CAN0DAT 寄存器可以读/写 CAN 寄存器。

注: 当 CAN0ADR 的值位于索引范围 $0x08 \sim 0x12$ 和 $0x20 \sim 0x2A$ (IF1 和 IF2 寄存器) 时,该寄存器在每次写 CAN0DATL 后自动加 1。见"19.2.6 CAN0ADR 自动加 1 功能"。

Bosch CAN 用户指南中列出了所有 CAN 寄存器的功能和定义。

图 19.6 CANOCN: CAN 控制寄存器

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	_ 复位值
*	*	*	CANIF	*	*	*	*	
位7	位6	位5	位4	位3	位2	位1	位0	_
							SFR 地址:	0xF8
							SFR 页:	1

位 4: CANIF: CAN 中断标志。写 = 忽略。

0: 未发生 CAN 中断。

1: 发生了 CAN 中断。

CANIF 由 CAN 控制器控制, 当 CAN 控制器中所有的中断条件都被清除后, 该标志被清 '0'。有关 CAN 控制器中断的详细信息见 "Bosch CAN 用户指南"中的 3.4.1 节。

*除了 CANIF 位之外, Bosch CAN 用户指南中列出了所有 CAN 寄存器的功能和定义。

该寄存器可以用 CIP-51 SFR 直接访问,也可以用间接索引法访问(见"19.2.5用 CAN0ADR、CAN0DATH 和 CAN0DATL 访问 CAN 寄存器")。

图 19.7 CANOTST: CAN 测试寄存器

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	复位值
	有关该	寄存器的第	完整定义请	i参见 Bos	ch CAN 用	户指南		
位7	位6	位5	位4	位3	位2	位1	位0	_
							SFR 地址: SFR 页:	0xDB 1
	该寄存器	可以用C	育中列出 IP-51 SFR AN0DATH	直接访问	也可以用	间接索引	引法访问()	见"19.2.5

图 19.8 CANOSTA: CAN 状态寄存器

]	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	复位值
		有关该	寄存器的	完整定义请	青参见 Bos	ch CAN 用	户指南		
	位7	位6	位5	位4	位3	位2	位1	位0	_
								SFR 地址: SFR 页:	0xC0 1
		该寄存器	可以用C	IP-51 SFR	直接访问	AN 寄存器 ,也可以用 DATL 访问	间接索引	引法访问(见"18.2.5

20. 系统管理总线/I2C 总线(SMBus0)

SMBus0 I/O 接口是一个双线的双向串行总线。SMBus0 完全符合系统管理总线规范 1.1 版,与 I^2 C 串行总线兼容。系统控制器对总线的读写操作都是以字节为单位的,由 SMBus 接口自动控制数据的串行传输。可以采用延长低电平时间的方法协调同一总线上不同速度的器件。

SMBus 可以工作在主和/或从方式,一个总线上可以有多个主器件。SMBus 提供了 SDA (串行数据) 控制、SCL (串行时钟) 产生和同步、仲裁逻辑以及起始/停止的控制和产生电路。




图 20.1 SMBus 原理框图

图 20.2 给出了一个典型的 SMBus 配置电路。SMBus 接口的工作电压可以在 3.0V 和 5.0V 之间, 总线上不同器件的工作电压可以不同。SCL(串行时钟)和 SDA(串行数据)线是双向的,必须通 过一个上拉电阻或类似电路将它们连到电源电压。连接在总线上的每个器件的 SCL 和 SDA 都必须 是漏极开路或集电极开路的,当总线空闲时,这两条线都被拉到高电平。总线上的最大器件数只受 所要求的上升和下降时间的限制,上升和下降时间分别不能超过 300ns 和 1000ns。




图 20.2 典型 SMBus 配置

20.1 支持文档

假设读者熟悉或有条件阅读下列支持文档:

- 1. I²C 总线及使用(包含规范), 菲力浦半导体。
- 2. I²C 总线规范—2.0 版, 菲力浦半导体。
- 3. 系统管理总线规范—1.1 版, SBS

SMBus 协议 20.2

有两种可能的数据传输类型:从主发送器到所寻址的从接收器(写)和从被寻址的从发送器到 主接收器(读)。这两种数据传输都由主器件启动,并由主器件在SCL上提供串行时钟。总线上可 以有多个主器件。如果两个或多个主器件同时启动数据传输,仲裁机制将保证有一个主器件会赢得 总线。注意:没有必要在一个系统中指定某个器件作为主器件:任何一个发送起始条件(START) 和从器件地址的器件就成为该次数据传输的主器件。

一次典型的 SMBus 数据传输包括一个起始条件(START)、一个地址字节(位 7-1:7位从地址; 位 0: R/W 方向位)、一个或多个字节的数据和一个停止条件(STOP)。每个接收的字节(由一个主 器件或从器件)都必须用 SCL 高电平期间的 SDA 低电平(见图 20.3)来确认(ACK)。如果接收器 件不确认,则发送器件将读到一个"非确认"(NACK),这用 SCL 高电平期间的 SDA 高电平表示。

方向位占据地址字节的最低位。方向位被设置为逻辑 1 表示这是一个"读"(READ)操作,方 向位为逻辑 0 表示这是一个"写"(WRITE)操作。

所有的数据传输都由主器件启动,可以寻址一个或多个目标从器件。主器件产生一个起始条件,然后发送地址和方向位。如果本次数据传输是一个从主器件到从器件的写操作,则主器件每发送一个数据字节后等待来自从器件的确认。如果是一个读操作,则由从器件发送数据并等待主器件的确认。在数据传输结束时,主器件产生一个停止条件,结束数据交换并释放总线。图 20.3 示出了一次典型的 SMBus 数据传输过程。




图 20.3 SMBus 数据传输

20.2.1 总线仲裁

一个主器件只能在总线空闲时启动一次传输。在一个停止条件之后或 SCL 和 SDA 保持高电平已经超过了指定时间(见 20.2.4 节),则总线是空闲的。当两个或多个器件在同一时刻启动数据传输时,仲裁机制迫使一个主器件放弃总线。这些主器件继续发送起始条件,直到其中一个主器件发送高电平而另一个在 SDA 上发送低电平。由于总线是漏极开路的,总线将被拉为低电平。发送高电平的主器件将检测到这个 SDA 低电平并放弃总线。赢得总线的器件继续其数据传输过程,而未赢得总线的器件成为从器件。该仲裁机制是非破坏性的:总会有一个器件赢得总线,不会发生数据丢失。

20.2.2 时钟低电平扩展

SMBus 提供一种与 I^2C 类似的同步机制,允许不同速度的器件共存于一个总线上。为了使低速从器件能与高速主器件通信,在传输期间采取低电平扩展。从器件可以保持 SCL 为低电平以扩展时钟低电平时间,这实际上相当于降低了串行时钟频率。

20.2.3 SCL 低电平超时

如果 SCL 线被总线上的从器件保持为低电平,则不能再进行通信,并且主器件也不能强制 SCL 为高电平来纠正这种错误情况。为了解决这一问题,SMBus 协议规定:参加一次数据传输的器件必须检查时钟低电平时间,若超过 25ms 则认为是"超时"。检测到超时条件的器件必须在 10ms 以内复位通信电路。

20.2.4 SCL 高电平 (SMBus 空闲) 超时

SMBus 标准规定:如果一个器件保持 SCL 和 SDA 线为高电平的时间超过 50 微秒,则认为总线处于空闲状态。如果一个 SMBus 器件正等待产生一个主起始条件,则该起始条件将在总线空闲超时之后立即产生。

20.3 SMBus 数据传输方式

SMBus 接口可以被配置为工作在主方式和/或从方式。在某一时刻,它将工作在下述 4 种方式 之一: 主发送器、主接收器、从发送器或从接收器。传输方式状态译码(使用 SMB0STA 状态寄存器)的情况见表 20.1。下面以中断驱动的 SMBus0 应用为例来说明这四种工作方式; SMBus0 也可以工作在查询方式。

20.3.1 主发送器方式

在 SDA 上发送串行数据,在 SCL 上输出串行时钟。SMBus0 接口首先产生一个起始条件,然后发送含有目标从器件地址和数据方向位的第一个字节。在这种情况下数据方向位(R/W)应为逻辑 0,表示这是一个"写"操作。SMBus0 接口发送一个或多个字节的串行数据,并在每发送完一个字节后等待由从器件产生的确认信号(ACK)。最后,为了指示串行传输的结束,SMBus0 产生一个停止条件。




图 20.4 典型的主发送器时序

20.3.2 主接收器方式

在 SDA 上接收串行数据,在 SCL 上输出串行时钟。SMBus0 接口首先产生一个起始条件,然后发送含有目标从器件地址和数据方向位的第一个字节。在这种情况下数据方向位(R/W)应为逻辑 1,表示这是一个"读"操作。SMBus0 接口接收来自从器件的串行数据并在 SCL 上输出串行时钟。每收到一个字节后,SMBus0 接口根据寄存器 SMB0CN 中 AA 位的状态产生一个 ACK 或 NACK。最后,为了指示串行传输的结束,SMBus0 产生一个停止条件。




图 20.5 典型的主接收器时序

20.3.3 从发送器方式

在SDA上发送串行数据,在SCL上接收串行时钟。SMBus0接口首先收到一个起始条件(START)和一个含有从地址和数据方向位的字节。如果收到的从地址与寄存器 SMB0ADR 中保存的地址一致,则 SMBus0 接口产生一个 ACK。如果收到全局呼叫地址(0x00)并且全局呼叫地址允许位(SMB0ADR.0)被设置为逻辑 1,则 SMBus0 接口也会发出 ACK。在这种情况下数据方向位(R/W)应为逻辑 1,表示这是一个"读"操作。SMBus0 接口在 SCL 上接收串行时钟并发送一个或多个字节的串行数据,每发送一个字节后等待由主器件发送的 ACK。在收到主器件发出的停止条件后,SMBus0 接口退出从方式。




图 20.6 典型的从发送器时序

20.3.4 从接收器方式

在SDA上接收串行数据,在SCL上接收串行时钟。SMBus0接口首先收到一个起始条件(START)和一个含有从地址和数据方向位的字节。如果收到的从地址与寄存器 SMB0ADR 中保存的地址一致,则 SMBus0 接口产生一个 ACK。如果收到全局呼叫地址(0x00)并且全局呼叫地址允许位(SMB0ADR.0)被设置为逻辑 1,则 SMBus0 接口也会发出 ACK。在这种情况下数据方向位(R/W)应为逻辑 0,表示这是一个"写"操作。SMBus0 接收一个或多个字节的串行数据;每收到一个字节后,SMBus0 接口根据寄存器 SMB0CN 中 AA 位的状态产生一个 ACK 或 NACK。在收到主器件发出的停止条件后,SMBus0 接口退出从接收器方式。




图 20.7 典型的从接收器时序

20.4 SMBus 特殊功能寄存器

对 SMBus 串行接口的访问和控制是通过 5 个特殊功能寄存器来实现的: 控制寄存器 SMB0CN、时钟速率寄存器 SMB0CR、地址寄存器 SMB0ADR、数据寄存器 SMB0DAT 和状态寄存器 SMB0STA。下面对这 5 个与 SMBus 接口操作有关的特殊功能寄存器进行详细说明。

20.4.1 控制寄存器

SMBus0 控制寄存器 SMB0CN 用于配置和控制 SMBus0 接口。该寄存器中的所有位都可以用软件读或写,有两个控制位受 SMBus0 硬件的影响。当发生一个有效的串行中断条件时,串行中断标志(SI,SMB0CN.3)被硬件设置为逻辑 1,该标志只能用软件清 0。停止标志(STO,SMB0CN.4)由软件置'1',当总线上出现一个停止条件时被硬件清 0。

设置 ENSMB 标志为逻辑 1 将使能 SMBus0 接口,把 ENSMB 标志清为逻辑 0 将禁止 SMBus0 接口并将其移出总线。对 ENSMB 标志瞬间清 0 后又重置为逻辑 1 将复位 SMBus0 通信逻辑。然而不应使用 ENSMB 从总线临时移出一个器件,因为这样做将使总线状态信息丢失。应使用有效确认标志(AA)从总线临时移出器件(见下面对 AA 标志的说明)。

设置起始标志(STA, SMB0CN.5)为逻辑 1 将使 SMBus0 工作于主方式。如果总线空闲, SMBus0 硬件将产生一个起始条件。如果总线不空闲, SMBus0 硬件将等待停止条件释放总线, 然后根据 SMB0CR 的值在经过 5 微秒的延时后产生一个起始条件。(根据 SMBus 协议, 如果总线处于等待状态的时间超过 50 微秒而没有检测到停止条件, SMBus0 接口可以认为总线是空闲的。)如果 STA 被设置为逻辑 1, 而此时 SMBus 处于主方式并且已经传送了一个或多个字节,则将产生一个重复起始条件。

当停止标志(STO, SMB0CN.4)被设置为逻辑 1, 而此时 SMBus0 接口处于主方式,则接口将产生一个停止条件。在从方式,STO 标志可以用于从一个错误条件恢复。在这种情况下,总线上不产生停止条件,但 SMBus 硬件的表现就象是收到了一个停止条件并进入"未寻址"的从接收器状态。注意,这种模拟的停止条件并不能导致释放总线。总线将保持忙状态直到出现停止条件或发生总线空闲超时。当检测到总线上的停止条件时,SMBus0 硬件自动将 STO 标志清为逻辑 0。

当 SMBus0 接口进入到 27 个可能状态之一时,串行中断标志(SI, SMB0CN.3)被硬件置为逻辑 1。如果 SMBus0 接口的中断被允许,在 SI 标志置 1 时将产生一个中断请求。SI 标志必须用软件清除。

注意:如果 SI 标志被置为逻辑 1 时 SCL 线为低电平,则串行时钟的低电平时间将被延长,串行传输暂时停止,直到 SI 被清为逻辑 0 为止。SCL 的高电平不受 SI 标志设置值的影响。

有效确认标志(AA, SMB0CN.2)用于设置在 SCL 线应答周期中 SDA 线的电平。如果器件被寻址,设置 AA 标志为逻辑 1 将在应答周期发送一个确认位(SDA 上的低电平)。设置 AA 标志为逻辑 0 将在应答周期发送一个非确认位(SDA 上的高电平)。在从方式下,发送完一个字节后可以通过清除 AA 标志使从器件暂时脱离总线。这样,从器件自身地址和全局呼叫地址都将被忽略。为了恢复总线操作,必须将 AA 标志重新设置为 1 以允许从地址被识别。

设置 SMBus0 空闲定时器允许位(FTE, SMB0CN.1)为逻辑 1 将使能 SMB0CR 中的定时器。 当 SCL 变高时, SMB0CR 的定时器向上计数。定时器溢出指示总线空闲超时:如果 SMBus0 等待 产生一个起始条件,则将在超时发生后进行。总线空闲周期应小于 50 微秒(见图 20.9, SMBus0 时 钟速率寄存器)。 当 SMB0CN 中的 TOE 位被设置为逻辑 1 时,定时器 4 用于检测 SCL 低电平超时。如果定时器 4 被使能,则在 SCL 为高电平时定时器 4 被强制重装载,SCL 为低电平时定时器 4 开始计数。当定时器 4 被使能并且溢出周期被编程为 25ms(且 TOE 置 1)时,定时器 4 溢出表示发生了 SCL 低电平超时;定时器 4 中断服务程序可以用于在发生 SCL 低电平超时的情况下复位 SMBus0 通信逻辑。

R	R/W	R/W	R/W	R/W	R/W	R/W	R/W	复位值
BUSY	ENSMB	STA	STO	SI	AA	FTE	TOE	00000000
位7	位6	位5	位4	位3	位2	位1	位0	可位寻址

SFR 地址: 0xC0 SFR 页: 0

- 位 7: BUSY: 忙状态标志
 - 0: SMBus0 空闭
 - 1: SMBus0 忙
- 位 6: ENSMB: SMBus0 使能

该位使能/禁止 SMBus0 串行接口

- 0:禁止SMBus0
- 1: 使能 SMBus0
- 位 5: STA: SMBus0 起始标志
 - 0: 不发送起始条件。
 - 1: 当作为主器件时,若总线空闭,则发送出一个起始条件。(如果总线不空闲,在收到停止条件后再发送起始条件。)如果 STA 被置 1,而此时已经发送或接收了一个或多个字节并且没有收到停止条件,则发送一个重复起始条件。
- 位 4: STO: SMBus0 停止标志
 - 0: 不发送停止条件。
 - 1: 将 STO 置为逻辑 1 将发送一个停止条件。当收到停止条件时,硬件将 STO 清为逻辑 0。如果 STA 和 STO 都被置位,则发送一个停止条件后再发送一个起始条件。在从方式,置位 STO 标志将导致 SMBus 的行为象收到了停止条件一样。
- 位 3: SI: SMBus0 串行中断标志

当 SMBus0 进入 27 种可能状态之一时该位被硬件置位。(状态码 0xF8 不使 SI 置位。) 当 SI 中断被允许时,该位置 1 将导致 CPU 转向 SMBus 中断服务程序。该位不能被硬件自动清 0,必须用软件清除。

位 2: AA: SMBus0 有效确认标志

该位定义在 SCL 线应答周期内返回的应答类型。

- 0: 在应答周期内返回"非确认"(SDA 线高电平)。
- 1: 在应答周期内返回"确认"(SDA 线低电平)。
- 位 1: FTE: SMBus0 空闭定时器允许位
 - 0: 无 SCL 高电平超时。
 - 1: 当 SCL 高电平时间超过由 SMB0CR 规定的极限值时发生超时。
- 位 0: TOE: SMBus0 超时允许位
 - 0: 无 SCL 低电平超时。
 - 1: 当 SCL 处于低电平的时间超过由定时器 4(如果被允许)定义的极限值时发生超时。

图 20.8 SMB0CN: SMBus0 控制寄存器

20.4.2 时钟速率寄存器

R/W	复位值 00000000							
位7	位6	位5	位4	位3	位2	位1	位0	<u> </u>
							SFR 地址:	0xCF

位 7-0: SMB0CR.[7:0]: SMBus0 时钟速率预设值

SMB0CR 时钟速率寄存器用于控制主方式下串行时钟 SCL 的频率。存储在 SMB0CR 寄存器中的 8 位字预装一个专用的 8 位定时器。该定时器向上计数,当计满回到 0x00 时 SCL 改变逻辑状态。

SMB0CR[7:0]的值根据下面的方程设置,其中 SMB0CR 是 SMB0CR 寄存器中的 8 位无符号数值。SYSCLK 是系统时钟频率(单位为 MHz)。

$$SMB0CR < (288 - 0.85 \times SYSCLK)/1.125$$

SCL 信号的高电平和低电平时间由下式给出,其中 SYSCLK 是系统时钟频率 (以 Hz 为单位)。

$$T_{LOW} = (256 - SMB0CR) / SYSCLK$$

 $T_{HIGH} \cong (258 - SMB0CR) / SYSCLK + 625ns$

使用相同的 SMB0CR 值,总线空闲超时周期由下式给出。

$$T_{BFT} \cong 10 \times \frac{(256 - SMB0CR) + 1}{SYSCLK}$$

图 20.9 SMB0CR: SMBus0 时钟速率寄存器

20.4.3 数据寄存器

SMBus0 数据寄存器 SMB0DAT 保存要发送或刚接收的串行数据字节。在 SI 被置为逻辑 1 时软件可以读或写数据寄存器;当 SMBus0 被使能并且 SI 标志被清为逻辑 0 时软件不应访问 SMB0DAT 寄存器,因为硬件可能正在对该寄存器中的数据字节进行移入或移出操作。

SMB0DAT 中的数据总是先移出 MSB。在每收到一个字节后,接收数据的第一位位于 SMB0DAT 的 MSB。在数据被移出的同时,总线上的数据被移入。所以 SMB0DAT 中总是保存最后出现在总线上的数据字节。因此在竞争失败后,从主发送器转为从接收器时 SMB0DAT 中的数据保持正确。

			R/W	R/W	R/W	R/W	R/W	_ 复位值
位.7	位.6	位.5		位3	位.2	位1		00000000
<u> </u>			<u> </u>		<u></u>	<u></u> 1	SFR 地址:	0xC2
							SFR 页:	0

SMB0DAI 奇存器保存要发达到 SMBus0 串行接口上的一个数据字节,或刚从 SMBus0 串行接口接收到的一个字节。一旦 SI 串行中断标志(SMB0CN.3)被 置为逻辑 1,CPU 即可读或写该寄存器。当 SI 标志位不为 1 时,系统可能正在移入/移出数据,此时 CPU 不应访问该寄存器。

图 20.10 SMB0DAT: SMBus0 数据寄存器

20.4.4 地址寄存器

地址寄存器 SMB0ADR 保存 SMBus0 接口的从地址。在从方式,该寄存器的高 7 位是从地址,最低位(位0)用于使能全局呼叫地址(0x00)识别。如果该位被设置为逻辑 1,则允许识别全局呼叫地址。否则,全局呼叫地址被忽略。当 SMBus 硬件工作在主方式时,该寄存器的内容被忽略。

R/W SLV6 位7	R/W SLV5 位6	R/W SLV4 位5	R/W SLV3 位4	R/W SLV2 位3	R/W SLV1 位2	R/W SLV0 位1	R/W GC 位0	复位值 00000000
<u> u.</u> /	TILO	<u> </u>	11/2-4	1123	111.2	<u> 10.</u> 1	SFR 地址: SFR 页:	0xC3

位 7-1: SLV6-SLV0: SMBus0 从地址

这些位用于存放 7 位从地址,当器件工作在从发送器或从接收器方式时,SMBus0 将应答该地址。SLV6 是地址的最高位,对应从 SMBus0 收到的地址字节的第一位。

位 0: GC: 全局呼叫地址使能

该位用于使能全局呼叫地址(0x00)识别。

0: 忽略全局呼叫地址。

1: 识别全局呼叫地址。

图 20.11 SMB0ADR: SMBus0 地址寄存器

20.4.5 状态寄存器

状态寄存器 SMB0STA 保存一个 8 位的状态码,用于指示 SMBus0 接口的当前状态。共有 28 个可能的 SMBus0 状态,每个状态有一个唯一的状态码与之对应。状态码的高 5 位是可变的,而一个有效状态码的低 3 位固定为 0 (当 SI=1 时),因此所有有效的状态码都是 8 的整数倍。这使我们可以很容易地在软件中用状态码作为转移到正确的中断服务程序的索引(允许 8 字节的代码对状态提供服务或转到更长的中断服务程序)。

对于用户软件而言, SMB0STA 的内容只在 SI 标志为逻辑 1 时有定义。软件不应向 SMB0STA 寄存器写入; 如果写入, 将会产生不确定的结果。表 20.1 列出了 28 个 SMBus0 状态和对应的状态码。

R/W	复位值							
STA7	STA6	STA5	STA4	STA3	STA2	STA1	STA0	11111000
位7	位6	位5	位4	位3	位2	位1	位0	_
							SFR 地址: SFR 页:	0xC1 0

位 7-3: STA7-STA3: SMBus0 状态代码

这些位含有 SMBus0 状态代码。共有 28 个可能的状态码,每个状态码对应一个 SMBus 状态。在 SI 标志(SMB0CN.3)置位时,SMB0STA 中的状态码有效。当 SI 标志为逻辑 0 时,SMB0STA 中的内容无定义。任何时候向 SMB0STA 寄存器写入将导致不确定的结果。

位 2-0: STA2-STA0: 当 SI 标志位为逻辑 1 时,这三个 SMB0STA 最低位的读出值总是为逻辑 0。

图 20.12 SMB0STA: SMBus 状态寄存器

表 20.1. SMB0STA 状态码和状态

方式	状态码	SMBus 状态	典型操作			
送器/	0x08	起始条件已发出	将从地址+R/W 装入到 SMB0DAT。清'0'STA。			
主发送器/ 主接收器	0x10	重复起始条件已发出	将从地址+R/W 装入到 SMB0DAT。清'0'STA。			
	0x18	从地址+W 已发出。收到 ACK。	将要发送的数据装入到 SMB0DAT。			
	0x20	从地址+W 已发出。收到 NACK。	确认查询重试。置位 STO+STA。			
主发送器	0x28	数据字节已发出。收到 ACK。	 将下一字节装入到 SMB0DAT,或 置位 STO,或 置位 STO,然后置位 STA 以发送重复起始条件。 			
	0x30	数据字节已发出。收到 NACK。	 1) 重试传输或 2) 置位 STO。 			
	0x38	竞争失败	保存当前数据。			
. 0	0x40	从地址+R 已发出。收到 ACK。	如果只接收一个字节,清 AA 位(收到字节后发送 NACK)。等待接收数据。			
大 器	0x48	从地址+R 已发出。收到 NACK。	确认查询重试。置位 STO+STA			
主接收器	0x50	数据字节收到。ACK 已发出	读 SMB0DAT。等待下一字节。 如果下一字节是最后字节,清除 AA。			
	0x58	数据字节收到。NACK 已发出	置位 STO。			

表 18.1 SMB0STA 状态码和状态(续)

方式	状态码	SMBus 状态	典型操作
	0x60	收到自身的从地址+W。ACK已 发出。	等待数据
	0x68	在作为主器件发送 SLA+R/W 时竞争失败。收到自身地址+W。 ACK 已发出。	保存当前数据以备总线空闲时重试。等 待数据
	0x70	收到全局呼叫地址。ACK 已发出。	等待数据
从接收器	0x78	在作为主器件发送 SLA+R/W 时竞争失败。收到全局呼叫地址+W。ACK 已发出。	保存当前数据以备总线空闲时重试。
\Rightarrow	0x80	收到数据字节。ACK 已发出。	读 SMB0DAT。等待下一字节或停止条件。
	0x88	收到数据字节。NACK 已发出。	置位 STO 以复位 SMBus
	0x90	在全局呼叫地址之后收到数据 字节。ACK 已发出。	读 SMB0DAT。等待下一字节或停止条件。
	0x98 在全局呼叫地址之后收到数据字节。NACK 已发出。		置位 STO 以复位 SMBus
	0xA0	收到停止条件或重复起始条件。	不需操作
	0xA8	收到自己的从地址+R。ACK已 发出。	将要发送的数据装入到 SMB0DAT。
从发送器	0xB0	在作为主器件发送 SLA+R/W 时竞争失败。收到自身地址+R。ACK 已发出。	保存当前数据以备总线空闲时重试。将 要发送的数据装入到 SMB0DAT。
从先	0xB8	数据字节已发送。收到 ACK。	将要发送的数据装入到 SMB0DAT。
	0xC0	数据字节已发送。收到 NACK。	等待停止条件
	0xC8	最后一个字节已发送(AA=0)。 收到 ACK。	置位 STO 以复位 SMBus
从器件	0xD0	SCL 时钟高电平定时器超时(根据 SMB0CR)。	置位 STO 以复位 SMBus
所有方式	0x00	总线错误(非法起始条件或停止 条件)。	置位 STO 以复位 SMBus
	0xF8	空闲状态。	该状态不置位 SI

21. 增强型串行外设接口(SPI0)

串行外设接口(SPI0)提供访问一灵活的全双工串行总线。SPI0可以作为主器件或从器件,有3线工作方式和4线工作方式,并支持在同一SPI总线上连接多个主器件和从器件。从选择信号(NSS)可以被配置为输入以择选从方式下的SPI0,或在多主环境中禁止主器件方式操作,以避免两个以上主器件试图同时进行数据传输时产生冲突。NSS还可以被配置为主方式下的片选输出,或在3线操作时被禁止。在主方式,可以用通用端口I/O引脚选择多个从器件。




图 21.1 SPI 原理框图

21.1 信号说明

下面介绍 SPIO 所使用的 4 个信号(MOSI、MISO、SCK、NSS)。

21.1.1 主输出、从输入(MOSI)

主出从入(MOSI)信号是主器件的输出和从器件的输入,用于从主器件到从器件的串行数据传 输。当 SPIO 作为主器件时,该信号是输出;当 SPIO 作为从器件时,该信号是输入。数据传输时最 高位在先。当被配置为主器件时,MOSI 由移位寄存器的 MSB 驱动。

21.1.2 主输入、从输出(MISO)

主入从出(MISO)信号是从器件的输出和主器件的输入,用于从从器件到主器件的串行数据传 输。当 SPIO 作为主器件时,该信号是输入;当 SPIO 作为从器件时,该信号是输出。数据传输时最 高位在先。当 SPI 模块被禁止或 SPI 工作在 4 线从方式但未被选中时, MISO 引脚为高阻状态。当 作为从器件工作在3线方式时,MISO总是由移位寄存器的MSB驱动。

21.1.3 串行时钟(SCK)

串行时钟(SCK)信号是主器件的输出和从器件的输入,用于同步主器件和从器件之间在 MOSI 和 MISO 线上的串行数据传输。当 SPIO 作为主器件时产生该信号。当 SPI 从器件工作在 4 线从方式 但未被选中时(NSS=1), SCK信号被忽略。

21.1.4 从选择(NSS)

从选择(NSS)信号的功能取决于 SPIOCN 寄存器中 NSSMD1 和 NSSMD0 位的设置。有 3 种 可能的方式:

- 1. NSSMD[1:0] = 00: 3 线主方式或 3 线从方式: SPI0 工作在 3 线方式, NSS 被禁止。当作为 从器件时,SPIO 总是被选择为3线方式。由于没有选择信号,SPIO必须是3线总线上唯一 的从器件。这种情况用于一个主器件和一个从器件之间点对点通信。
- 2. NSSMD[1:0] = 01: 4 线从方式或多主方式: SPI0 工作在 4 线方式, NSS 作为输入。当作为 从器件时,NSS 选择从SPI0 器件。当作为主器件时,NSS 信号的负跳变禁止SPI0 的主器 件功能,因此可以在同一个 SPI 总线上使用多个主器件。
- 3. NSSMD[1:0] = 1x: 4线主方式: SPIO 工作在 4线方式, NSS 作为输出。NSSMD0 的设置 值决定 NSS 引脚的输出电平。这种配置只能在 SPIO 作为主器件时使用。

图 21.2、图 21.3 和图 21.4 给出了不同方式下的典型连接图。注意: NSSMD 位的设置影响器件 的引脚分配。当工作在3线主或从方式时,NSS不被交叉开关分配引脚。在所有其它方式,NSS必 须被映射到器件引脚。有关通用端口 I/O 和交叉开关的详细信息见"18.端口输入/输出"。

21.2 SPI0 主方式

SPI 主器件启动 SPI 总线上所有的数据传输。通过将主允许标志(MSTEN, SPI0CFG.6)置 1 将 SPI0 置于主方式。当处于主方式时,向 SPI0 数据寄存器(SPI0DAT)写入一个字节时是写发送缓冲器。如果 SPI 移位寄存器为空,发送缓冲器中的数据字节被传送到移位寄存器,数据传输开始。SPI0 主器件立即在 MOSI 线上串行移出数据,同时在 SCK 上提供串行时钟。在传输结束后 SPIF(SPI0CN.7)标志被置为逻辑 1。如果中断被允许,在 SPIF 标志置位时将产生一个中断请求。在全双工操作中,当 SPI 主器件在 MOSI 线向从器件发送数据时,被寻址的 SPI 从器件同时在 MISO 线上向主器件发送其移位寄存器中的内容。因此,SPIF 标志既作为发送完成标志又作为接收数据准备好标志。从从器件接收的数据字节以 MSB 在先的形式传送到主器件的移位寄存器。当一个数据字节被完全移入移位寄存器时,便被传送到接收缓冲器,处理器通过读 SPI0DAT 来读该字节。

当被配置为主器件时,SPI0 可以工作在下面的三种方式之一: 多主方式、3 线单主方式或 4 线单主方式。当 NSSMD1(SPI0CN.3)=0 且 NSSMD0(SPI0CN.2)=1 时,是默认的多主方式。在该方式,NSS 是器件的输入,用于禁止主 SPI0,以允许另一主器件访问总线。在该方式,当 NSS 被拉为低电平时,MSTEN(SPI0CN.6)和 SPIEN(SPI0CN.0)位被硬件清 0,以禁止 SPI 主器件,且方式错误标志(MODF,SPI0CN.5)被置 1。如果中断被允许,将产生方式错误中断。在这种情况下,必须用软件重新使能 SPI0。在多主系统中,当器件不作为系统主器件使用时,一般被默认为从器件。在多主方式,可以用通用 I/O 引脚对从器件单独寻址(如果需要)。图 21.2 给出了两个主器件在多主方式下的连接图。

当 NSSMD1 (SPI0CN.3) =0 且 NSSMD0 (SPI0CN.2) =0 时, SPI0 工作在 3 线单主方式。在该方式, NSS 未被使用, 也不被交叉开关映射到外部端口引脚。在该方式, 应使用通用 I/O 引脚选择要寻址的从器件。图 21.3 给出了一个 3 线主方式主器件和一个从器件的连接图。

当 NSSMD1 (SPI0CN.3) =1 时, SPI0 工作在 4 线单主方式。在该方式,NSS 被配置为输出引脚,可被用作从选择信号去选中一个 SPI 器件。在该方式,NSS 的输出值由 NSSMD0 (SPI0CN.2)控制(用软件)。可以用通用 I/O 引脚选择另外的从器件。图 21.4 给出了一个 4 线主方式主器件和两个从器件的连接图。




图 21.2 多主方式连接图




图 21.3 3 线单主方式和 3 线单从方式连接图




图 21.4 4线单主方式和 4线从方式连接图

21.3 SPI0 从方式

当 SPI0 被使能而未被配置为主器件时,它将作为 SPI 从器件工作。作为从器件,由主器件控制串行时钟,从 MOSI 移入数据,从 MISO 引脚移出数据。SPI0 逻辑中的位计数器对 SCK 边沿计数。当 8 位数据经过移位寄存器后,SPIF 标志被置为逻辑 1,接收到的字节被传送到接收缓冲器。通过读 SPI0DAT 来读取接收缓冲器中的数据。从器件不能启动数据传送。通过写 SPI0DAT 将要发送给主器件的数据预装到移位寄存器。写往 SPI0DAT 的数据是双缓冲的,首先被放在发送缓冲器。如果移位寄存器为空,发送缓冲器中的数据会立即被传送到移位寄存器。当移位寄存器中已经有数据时,SPI 在下一次(或当前)SPI 传输的最后一个 SCK 边沿将发送缓冲器的内容装入移位寄存器。

当被配置为从器件时,SPI0 可以工作在 4 线或 3 线方式。当 NSSMD1(SPI0CN.3)=0 且 NSSMD0 (SPI0CN.2)=1 时,是默认的 4 线方式。在 4 线方式,NSS 被分配端口引脚并被配置为数字输入。当 NSS 为逻辑 0 时,SPI0 被使能;当 NSS 为逻辑 1 时,SPI0 被禁止。在 NSS 的下降沿,位计数器被复位。注意,对应每次字节传输,在第一个有效 SCK 边沿到来之前,NSS 信号必须被驱动到低电平至少两个系统时钟周期。图 21.4 给出了两个 4 线方式从器件和一个主器件的连接图。

当 NSSMD1(SPI0CN.3)=0 且 NSSMD0(SPI0CN.2)=0 时,SPI0 工作在 3 线从方式。在该方式,NSS 未被使用,也不被交叉开关映射到外部端口引脚。由于在 3 线从方式无法唯一地寻址从器件,所以 SPI0 必须是总线上唯一的从器件。需要注意的是,在 3 线从方式,没有外部手段对位计数器复位以判断是否收到一个完整的字节。只能通过用 SPIEN 位禁止并重新使能 SPI0 来复位位计数器。图 21.3 给出了一个 3 线从器件和一个主器件的连接图。

21.4 SPI0 中断源

如果 SPIO 中断被允许,在下述 4 个标志位被置 1 时将产生中断。

注意: 这 4 个标志位都必须用软件清 0。

- 1. 在每次字节传输结束, SPI 中断标志 SPIF (SPIOCN.7) 被置为逻辑 1。该标志在所有 SPI 方式都能发生。
- 2. 如果在发送缓冲器中的数据尚未被传送到移位寄存器时写 SPI0DAT,则写冲突标志 WCOL (SPI0CN.6)被置 1。发生这种情况时,写 SPI0DAT 的操作被忽略,不会对发送缓冲器写入。该标志在所有 SPI0 方式都能发生。
- 3. 当 SPI0 被配置为工作于多主方式的主器件而 NSS 被拉为低电平时,方式错误标志 MODF (SPI0CN.5)被置 1。当发生方式错误时,SPI0CN 中的 MSTEN 和 SPIEN 位被清 0,以禁止 SPI0 并允许另一个主器件访问总线。
- 4. 当 SPI0 被配置为从器件并且一次传输结束,而接收缓冲器中还保持着上一次传输的数据未被读取时,接收溢出标志 RXOVRN (SPI0CN.4)被置 1。新接收的字节将不被传送到接收缓冲器,允许前面接收的字节被读取。引起溢出的数据字节丢失。

21.5 串行时钟时序

使用 SPI0 配置寄存器(SPI0CFG)中的时钟控制选择位可以在串行时钟相位和极性的 4 种组合中选择其一。CKPHA 位(SPI0CFG.5)选择两种时钟相位(锁存数据所用的边沿)中的一种。CKPOL位(SPI0CFG.4)在高电平有效和低电平有效的时钟之间选择。主器件和从器件必须被配置为使用相同的时钟相位和极性。在改变时钟相位和极性期间应禁止 SPI0(通过清除 SPIEN 位,SPI0CN.0)。主方式下时钟和数据线的时序关系示于图 21.5;从方式下时钟和数据线的时序关系示于图 21.6 和图 21.7。注意:当 C8051F04x,C8051F06x,C8051F12x,C8051F31x,C8051F32x,C8051F33x 中的两个器件通信时,主器件和从器件的 CKPHA 必须被置 0。

图 21.10 所示的 SPI0 时钟速率寄存器(SPI0CKR)控制主方式的串行时钟频率。当工作于从方式时该寄存器被忽略。当 SPI 被配置为主器件时,最大数据传输率(位/秒)是系统时钟频率的二分之一或 12.5MHz,取两者的较低值。当 SPI 被配置为从器件时,全双工操作的最大数据传输率(位/秒)是系统时钟频率的十分之一,前提是主器件与从器件的系统时钟同步发出 SCK、NSS(在 4 线从方式)和串行输入数据。如果主器件发出的 SCK、NSS 及串行输入数据不同步,则最大数据传输率(位/秒)必须小于系统时钟频率的十分之一。在主器件只想发送数据到从器件而不需要接收从器件发出的数据(即半双工操作)这一特殊情况下,SPI 从器件接收数据时的最大数据传输率(位/秒)是系统时钟频率的四分之一,这是在假设由主器件发出 SCK、NSS 和串行输入数据与从器件系统时钟同步的情况下。




图 21.5 主方式数据/时钟时序图




图 21.6 从方式数据/时钟时序图 (CKPHA=0)




图 21.7 从方式数据/时钟时序图 (CKPHA=1)

21.6 SPI 特殊功能寄存器

对 SPI0 的访问和控制是通过系统控制器中的 4 个特殊功能寄存器实现的: 控制寄存器 SPI0CN、数据寄存器 SPI0DAT、配置寄存器 SPI0CFG 和时钟频率寄存器 SPI0CKR。下面将介绍这 4 个与 SPI0 总线操作有关的特殊功能寄存器。

R	R/W	R/W	R/W	R	R	R	R	复位值
SPIBSY	MSTEN	CKPHA	CKPOL	SLVSEL	NSSIN	SRMT	RXBMT	00000111
位7	位6	位5	位4	位3	位2	位1	位0	
							SFR 地址:	0x9A
							SFR 页:	0

- 位 7: SPIBSY: SPI 忙标志(只读) 当一次 SPI 传输正在进行时(主或从方式),该位被置为逻辑 1。
- 位 6: MSTEN: 主方式使能位 0: 禁止主方式,工作在从方式。 1: 使能主方式,工作在主器件方式。
- 位 5: CKPHA: SPI0 时钟相位。 该位控制 SPI0 时钟的相位。 0: 在 SCK 周期的第一个边沿采样数据。[†] 1: 在 SCK 周期的第二个边沿采样数据。[†]
- 位 4: CKPOL: SPI0 时钟极性 该位控制 SPI0 时钟的极性。 0: SCK 在空闲状态时处于低电平。 1: SCK 在空闲状态时处于高电平。
- 位 3: SLVSEL: 从选择标志(只读)。 当 NSS 引脚为低电平时该位被置 1,表示 SPIO 是被选中的从器件。当 NSS 引脚为高电平时(未被选中为从器件)该位被清 0。该位不指示 NSS 引脚的即时值,而是该引脚输入的去噪信号。
- 位 2: NSSIN: NSS 引脚瞬时值(只读) 该位指示读该寄存器时 NSS 引脚的即时值。该信号未被去噪。
- 位 1: SRMT:移位寄存器空标志(只在从方式有效,只读)。 当所有数据都被移入/移出移位寄存器并且没有新数据可以从发送缓冲器读出 或向接收缓冲器写入时,该位被置 1。当数据字节被从发送缓冲器传送到移位 寄存器时,该位被清 0。 注:在主方式,SRMT=1。
- 位 0: RXBMT:接收缓冲器空(只在从方式有效,只读) 当接收缓冲器被读取且没有新数据时,该位被置 1。如果在接收缓冲器中有新 数据未被读取,则该位被清 0。 注:在主方式,RXBMT=1。

[†]在从方式,MOSI 上的数据在每个数据位的中间被采样。在主方式,MISO 上的数据在每个数据位结束前一个 SYSCLK 被采样,以便为从器件提供最大的建立时间。见表 21.1 的时序参数。

图 21.8 SPI0CFG: SPI0 配置寄存器

R/W	R/W	R/W	R/W	R/W	R/W	R	R/W	复位值			
SPIF	WCOL	MODF	RXOVRN	NSSMD1	NSSMD0	TXBMT	SPIEN	00000110			
位7	位6	位5	位4	位3	位2	位1	位0	可位寻址			
							FR 地址: FR 页:				
位 7:	SPIF: SPIO 中断标志 该位在数据传输结束后被硬件置为逻辑 1。如果中断被允许,置 1 该位将会使 CPU 转到 SPIO 中断处理服务程序。该位不能被硬件自动清 0,必须用软件清 0。										
位 6:	该位由硬		志 辑 1 (并产 操作。该位	•		表示数据传	传送期间 。	对 SPI0 数			
位 5:	当检测到		标志 突(NSS 为 辑 1(并产								

位 4: RXOVRN: 接收溢出标志(只适用于从方式)

当前传输的最后一位已经移入 SPIO 移位寄存器,而接收缓冲器中仍保存着前一次传输未被读取的数据时该位由硬件置为逻辑 1 (并产生一个 SPIO 中断)。该位不会被硬件自动清 0,必须用软件清 0。

位 3-2: NSSMD1-NSSMD0: 从选择方式位

在下面的 NSS 操作方式中选择。见"21.2 SPI0 主方式"和 "21.3 SPI0 从方式"。 00: 3 线从方式或 3 线主方式。 NSS 信号不连到端口引脚。

01: 4线从方式或多主方式(默认)。NSS 总是器件的输入。

1x: 4线单主方式。NSS被分配一个输出引脚并输出 NSSMD0的值。

位 1: TXBMT: 发送缓冲器空标志

必须用软件清0。

当新数据被写入发送缓冲器时,该位被清 0。当发送缓冲器中的数据被传送到 SPI 移位寄存器时,该位被置 1,表示可以向发送缓冲器写新数据。

位 0: SPIEN: SPIO 使能位

该位允许 / 禁止 SPI0。

0: 禁止 SPI0

1: 使能 SPI0

图 21.9 SPIOCN: SPIO 控制寄存器

_	R/W	_ 复位值							
	SCR7	SCR6	SCR5	SCR4	SCR3	SCR2	SCR1	SCR0	00000000
	位7	位6	位5	位4	位3	位2	位1	位0	_

SFR 地址: 0x9D SFR 页: 0

位 7-0: SCR7-SCR0: SPI0 时钟频率设置位。

当 SPI0 模块被配置为工作于主方式时,这些位决定 SCK 输出的频率。SCK 时钟频率是从系统时钟分频得到的,由下面的方程给出,其中: SYSCLK 是系统时钟频率, SPI0CKR 是 SPI0CKR 寄存器中的 8 位值。

$$f_{SCK} = \frac{SYSCLK}{2 \times (SPI0CKR + 1)}$$

 $(0 \leq SPI0CKR \leq 255)$

例如: 如果 SYSCLK = 2MHz, SPI0CKR = 0x04, 则

$$f_{SCK} = \frac{2000000}{2 \times (4+1)}$$

 $f_{SCK} = 200kHz$

图 21.10 SPI0CKR: SPI0 时钟速率寄存器


R/W	复位值							
位7	位6	位5	位4	位3	位2	位1	位0	_
							SFR 地址:	0x9B

SFR 页: 0

位 7-0: SPIODAT: SPIO 发送和接收数据寄存器。


SPI0DAT 寄存器用于发送和接收 SPI0 数据。在主方式下,向 SPI0DAT 写入数据时,数据被放到发送缓冲器并启动发送。读 SPI0DAT 返回接收缓冲器的内容。

图 21.11 SPI0DAT: SPI0 数据寄存器




* 这是对应 CKPOL = 0时的 SCK 波形。 对于 CKPOL = 1, SCK波形的极性反向。

图 21.12 SPI 主方式时序(CKPHA=0)




* 这是对应 CKPOL = 0时的 SCK 波形。对于 CKPOL = 1, SCK波形的极性反向。

图 21.13 SPI 主方式时序 (CKPHA = 1)



* 这是对应 CKPOL = 0时的 SCK 波形。对于 CKPOL = 1, SCK波形的极性反向。

图 21.14 SPI 从方式时序 (CKPHA = 0)



* 这是对应 CKPOL = 0时的 SCK 波形。对于 CKPOL = 1, SCK波形的极性反向。

图 21.15 SPI 从方式时序 (CKPHA = 1)

表 21.1 SPI 从方式时序参数

参 数	说明	最小值	最大值	单位
主方式时序()	凡图 21.12 和图 21.13)			
T_{MCKH}	SCK 高电平时间	$1*T_{SYSCLK}$		ns
T_{MCKL}	SCK 低电平时间	$1*T_{SYSCLK}$		ns
T_{MIS}	MISO 有效到 SCK 移位边沿	$1*T_{SYSCLK}+20$		ns
T_{MIH}	SCK 移位边沿到 MISO 发生改变	0		ns
从方式时序()	凡图 21.14 和图 21.15)			
T_{SE}	NSS 下降沿到第一个 SCK 边沿	$2*T_{SYSCLK}$		ns
T_{SD}	最后一个 SCK 边沿到 NSS 上升沿	$2*T_{SYSCLK}$		ns
T_{SEZ}	NSS 下降沿到 MISO 有效		4*T _{SYSCLK}	ns
T_{SDZ}	NSS 上升沿到 MISO 变为高阻态		4*T _{SYSCLK}	ns
T_{CKH}	SCK 高电平时间	5*T _{SYSCLK}		ns
T_{CKL}	SCK 低电平时间	$5*T_{SYSCLK}$		ns
T_{SIS}	MOSI 有效到 SCK 采样边沿	2*T _{SYSCLK}		ns
T_{SIH}	SCK 采样边沿到 MOSI 发生改变	$2*T_{SYSCLK}$		ns
T _{SOH}	SCK 移位边沿到 MISO 发生改变		4*T _{SYSCLK}	ns
T_{SLH}	最后一个 SCK 边沿到 MISO 发生改变	6*T _{SYSCLK}	8*T _{SYSCLK}	ns
	(只限于 CKPHA = 1)	5 ISYSULK	O ISTSCLK	110
注: T _{SYSCLK} 为一	一个系统时钟(SYSCLK)周期。			

22. UART0

UARTO 是一个具有帧错误检测和地址识别硬件的增强型串行口。UARTO 可以工作在全双工异步方式或半双工同步方式,并支持多处理器通信。接收数据被暂存于一个保持寄存器中,这就允许 UARTO 在软件尚未读取前一个数据字节的情况下开始接收第二个输入数据字节。一个接收覆盖位用于指示新的接收数据已被锁存到接收缓冲器而前一个接收数据尚未被读取。

对 UART0 的控制和访问是通过相关的特殊功能寄存器即串行控制寄存器(SCON0)和串行数据缓冲器(SBUF0)来实现的。用同一个 SBUF0 地址可以访问发送寄存器和接收寄存器。读 SBUF0 将自动访问接收寄存器,而写 SBUF0 自动访问发送寄存器。

UART0 可以工作在查询或中断方式。UART0 有两个中断源:一个发送中断标志 TI0(SCON0.1)(数据字节发送结束时置位)和一个接收中断标志 RI0(SCON0.0)(接收完一个数据字节后置位)。当 CPU 转向中断服务程序时硬件不清除 UART0 中断标志,中断标志必须用软件清除。这就允许软件查询 UART0 中断的原因(发送完成或接收完成)。




图 22.1 UART0 原理框图

22.1 UART0 工作方式

UART0 提供四种工作方式(一种同步方式和三种异步方式),通过设置 SCON0 寄存器中的配置位选择。这四种方式提供不同的波特率和通信协议。下面的表 22.1 概述了这四种方式。

方式	同步性	波特率时钟	数据位	起始/停止位
0	同步	SYSCLK/12	8	无
1	异步	定时器1、2、3或4溢出	8	一个起始位,一个停止位
2	异步	SYSCLK/32 或 SYSCLK/64	9	一个起始位,一个停止位
3	异步	定时器1、2、3或4溢出	9	一个起始位,一个停止位

表 22.1 UART0 工作方式

22.1.1 方式 0: 同步方式

方式 0 提供同步、半双工通信。在 RX0 引脚上发送和接收串行数据,TX0 引脚提供发送和接收的移位时钟。MCU 必须是主器件,因为它要为两个方向的数据传输产生移位时钟(见图 22.3 中的连接图)。

执行一条写 SBUF0 寄存器的指令时开始数据发送。发送/接收的数据为 8 位,LSB 在先(见图 22.2 中的时序图),在第 8 个位时间结束后发送中断标志 TI0 (SCON0.1) 置位。当接收允许位 REN0 (SCON0.4) 被设置为逻辑 1 并且接收中断标志 RI0 (SCON0.0) 被清 0 时开始数据接收。在第 8 位被移入后一个周期 RI0 标志置位,接收过程停止,直到软件清除 RI0 位。如果中断被允许,在 TI0 或 RI0 置位后将发生一次中断。

方式 0 的波特率是系统时钟频率/12。在方式 0, RX0 被强制为漏极开路方式,通常需要外接一个上拉电阻。




图 22.3 UART0 方式 0 连接

8 位额外输出

22.1.2 方式 1: 8位 UART, 可变波特率

方式 1 提供标准的异步、全双工通信,每个数据字节共使用 10 位:一个起始位、8 个数据位(LSB 在先)和一个停止位。数据从 TX0 引脚发送,在 RX0 引脚接收。在接收时,8 个数据位存入 SBUF0,停止位进入 RB80 (SCON0.2)。

当执行一条向 SBUF0 寄存器写入一个字节的指令时开始数据发送。在发送结束时(停止位开始) 发送中断标志 TI0 (SCON0.1) 置位。在接收允许位 REN0 (SCON0.4) 被设置为逻辑 1 之后任何时间都可以开始数据接收。收到停止位后如果满足下述条件则数据字节将被装入接收寄存器 SBUF0: RI0 为逻辑 0,并且如果 SM20 为逻辑 1 则停止位必须为 1。

如果这些条件满足,则 8 位数据被存入 SBUF0,停止位被存入 RB80,RI0 标志被置位。如果这些条件不满足,则不装入 SBU0F 和 RB80,RI0 标志也不被置 1。如果中断被允许,在 TI0 或 RI0 置位时将产生中断。




图 22.4 UART0 方式 1 时序图

方式 1 的波特率是定时器溢出时间的函数,如方程 22.1 和方程 22.3 所示。UART0 可以使用定时器 1 工作在 8 位自动重装载方式或定时器 2、3、4 工作在自动重装载方式产生波特率(注意,TX 和 RX 时钟可以分别选择)。每次定时器发生溢出,即从全 1(对定时器 1 为 0xFF,对定时器 2、3、4 为 0xFFF)返回到 0 时向波特率电路发送一个时钟脉冲。

用 SSTA0 寄存器(见图 22.9)选择定时器 1、2、3 或 4 作为波特率发生源。发送波特率时钟用 S0TCLK1 和 S0TCLK0 位选择,接收波特率时钟用 S0RCLK1 和 S0RCLK0 位选择。

当定时器 1 被选择为波特率源时,SMOD0 位(SSTA0.4)选择是否将定时器 1 溢出率除以 2。 复位后 SMOD0 位为逻辑 '0',因此默认选择低速波特率。SMOD0 对定时器 1 产生的波特率的影响如方程 22.1 所示。

方程 22.1 使用定时器 1 的方式 1 波特率

当 SMOD0 = 0 时:

方式 1 波特率 = 1/32 × 定时器 1 溢出率

当 SMOD0 = 1 时:

方式 1 波特率 = 1/16 × 定时器 1 溢出率

定时器 1 溢出率由定时器 1 的时钟源(T1CLK)和重载值(TH1)确定。T1CLK 的频率选择见 "24.1 定时器 0 和定时器 1"。定时器的溢出率用下面的方程 22.2 计算。

方程 22.2 定时器溢出率

定时器 1 溢出率 = T1CLK / (256 - TH1)

当定时器 2、3 或 4 被选择为波特率源时,波特率用方程 22.3 计算。

方程 22.3 使用定时器 2、3 或 4 的方式 1 波特率

方式 1 波特率 = 1/16 × 定时器 2、3 或 4 溢出率

定时器 2×3 或 4 的溢出率由定时器的时钟源(TnCLK)和保存在 RCAPn 寄存器($n=2 \times 3$ 或 4)中的 16 位重载值确定。用下面的方程 22.4 计算。

方程 22.4 定时器 2、3 或 4 溢出率

定时器 2、3 或 4 溢出率 = TnCLK / (65536 - RCAPn)

22.1.3 方式 2: 9位 UART, 固定波特率

方式 2 提供异步、全双工通信,每个数据字节共使用 11 位: 一个起始位、8 个数据位(LSB 在 先)、一个可编程的第九位和一个停止位。方式 2 支持多处理器通信和硬件地址识别(见"22.2 多处理器通信")。在发送时,第九数据位由 TB80(SCON0.3)中的值决定。它可以被赋值为 PSW 中的奇偶标志 P,或用于多处理器通信。在接收时,第九数据位进入 RB80(SCON0.2),停止位被忽略。

当执行一条向 SBUF0 寄存器写入一个字节的指令时开始数据发送。在发送结束时(停止位开始) 发送中断标志 TI0 (SCON0.1) 置位。在接收允许位 REN0 (SCON0.4) 被设置为逻辑 1 后的任何时间都可以开始数据接收。收到停止位后如果 RI0 为逻辑 0 并且满足下述条件之一则数据字节将被装入到接收寄存器 SBUF0:

- 1. SM20 为逻辑 0;
- 2. SM20 为逻辑 1,接收的第九位为逻辑 1,并且接收到的地址与 UART0 的地址匹配。

如果上述条件满足,则 8 位数据被存入 SBUF0,第九位被存入 RB80,RI0 标志被置位。如果这些条件不满足,则不装入 SBUF0 和 RB80,RI0 标志也不被置 1。如果中断被允许,在 TI0 或 RI0 置位时将产生中断。

方式 2 波特率为 SYSCLK/32 或 SYSCLK/64, 由寄存器 SSTA0 中的 SMOD0 位决定。

方程 22.5 方式 2 波特率

波特率 =
$$2^{SMOD0} \times \left(\frac{SYSCLK}{64}\right)$$




图 22.5 UART0 方式 2 和 3 时序图




图 22.6 UART0 方式 1、2 和 3 连接图

22.1.4 方式 3: 9位 UART, 可变波特率

方式 3 使用方式 2 的传输协议,波特率的确定方式与方式 1 相同。方式 3 操作使用 11 位:一个 起始位、8个数据位(LSB 在先)、一个可编程的第九位和一个停止位。用定时器 1 或定时器 2、3、 4 溢出产生波特率,见方程22.1 和方程22.3。方式3 支持多机通信和硬件地址识别。

22.2 多机通信

方式 2 和方式 3 通过使用第九数据位和内置 UARTO 地址识别硬件支持一个主处理器与一个或 多个从处理器之间的多机通信。当主机想要向一个或多个从机发送数据数据时,它先发送一个用于 选择目标从机的地址字节。地址字节与数据字节的区别是:地址字节的第九位为逻辑 1;数据字节 的第九位总是设置为逻辑 0。UART0 可以在任何时刻识别(即能产生中断)两种类型的"有效"地 址:(1)掩码地址和(2)广播地址。下面对这两种地址方式进行详细说明。

22.2.1 掩码地址设置

UARTO 地址由两个特殊功能寄存器配置: SADDRO(串口地址)和 SADENO(串口地址使能)。 SADEN0 设置 SADDR0 中的地址的屏蔽位: SADEN0 中设置为逻辑'1'的位对应于 SADDR0 中那 些用来检查接收到的地址字节的位; SADEN0 中被设置为逻辑'0'的位对应于 SADDR0 中那些"无 关"位。

例 1,从机 1	例 2,从机 2	例 3,从机 3
SADDR0 = 00110101	SADDR0 = 00110101	SADDR0 = 00110101
SADEN0 = 00001111	SADEN0 = 11110011	SADEN0 = 11000000
UART0 地址 = xxxx0101	UART0 地址 = 0011xx01	UARTO 地址 = 00xxxxxx

如果从机的 SM20 位 (SCON0.5) 被置 '1',则只有当接收到的第九位为逻辑 1 (RB80=1), 收到有效的停止位并且接收的数据字节与 UARTO 的从机地址匹配时 UARTO 才会产生中断。在接收 地址的中断处理程序中,从机应清除它的 SM20 位以允许后面接收数据字节时产生中断。一旦接收 完整个消息,被寻址的从机应将它的 SM20 位重新置'1'以忽略所有的数据传输,直到它收到下一 个地址字节。在 SM20 为逻辑'1'时, UART0 忽略所有那些与 UART0 地址不匹配以及第九位不 是逻辑'1'的字节。

22.2.2 广播寻址

可以将多个地址分配给一个从机和/或将一个地址分配给多个从机,从而允许同时向多个从机进 行"广播"式发送。广播地址是寄存器 SADDR0 和 SADEN0 的逻辑或,结果为'0'的那些位被视 为"无关"位。一般来说广播地址 0xFF 会得到所有从机的响应,这里假设将"无关"位视为'1'。 主机可以被配置为接收所有的传输数据,或通过实现某种协议使主/从角色能临时转换以允许原来的 主机和从机之间进行半双工通信。

例 4,从机 1	例 5,从机 2	例 6,从机 3
SADDR0 = 00110101	SADDR0 = 00110101	SADDR0 = 00110101
SADEN0 = 00001111	SADEN0 = 11110011	SADEN0 = 11000000
广播地址 = 00111111	广播地址 = 11110111	广播地址 = 11110101
	广播地址中所有的0都被视为	无关位。

注意:在上面的例 4、例 5 和例 6 中,每个从机都将地址 0xFF 视为"有效"广播地址。还应注意到,例 4、例 5 和例 6 使用与例 1、例 2 和例 3 中相同的 SADDR0 和 SADEN0 寄存器值。因此,主机可以用掩码地址单独寻址每个器件,也可以向所有这三个从机进行广播。例如,如果主器件发送一个掩码地址"11110101",则只有从机 1 会识别该地址有效;如果主器件再发送一个地址"11111111",则三个从机都会识别该地址为有效广播地址。




图 22.7 UART 多机方式连接图

22.3 帧错误和传输错误检测

所有方式:

当一次发送过程正在进行时,如果用户软件向 SBUF0 寄存器写数据,则发送冲突位(寄存器 SSTA0 中的 TXCOL0)被置'1'。该位不产生中断。

方式 1、2 和 3:

如果一个新的数据字节被锁存到接收缓冲器而前面接收的字节尚未被读取,则接收覆盖位(寄存器 SSTA0 中的 RXOV0)被置'1'。如果检测到一个无效(低电平)停止位,则帧错误位(寄存器 SSTA0 中的 FE0)被置'1'。RXOV0 和 FE0 位不产生中断。

表 21.2. 产生标准波特率的振荡器频率

振荡器频率	分频系数	定时器 1	定时器 2、3 或 4	波特率 (Hz) **	
(MHZ)	<i>力 </i>	重载值*	重载值	W11 + (IIL)	
24.0	208	0xF3	0xFFF3	115200(115384)	
22.1184	192	0xF4	0xFFF4	115200	
18.432	160	0xF6	0xFFF6	115200	
11.0592	96	0xFA	0xFFFA	115200	
3.6864	32	0xFE	0xFFFE	115200	
1.8432	16	0xFF	0xFFFF	115200	
24.0	832	0xCC	0xFFCC	28800(28846)	
22.1184	768	0xD0	0xFFD0	28800	
18.432	640	0xD8	0xFFD8	28800	
11.0592	348	0xE8	0xFFE8	28800	
3.6864	128	0xF8	0xFFF8	28800	
1.8432	64	0xFC	0xFFFC	28800	
24.0	2496	0x64	0xFF64	9600(9615)	
22.1184	2304	0x70	0xFF70	9600	
18.432	1920	0x88	0xFF88	9600	
11.0592	1152	0xB8	0xFFB8	9600	
3.6864	384	0xE8	0xFFE8	9600	
1.8432	192	0xF4	0xFFF4	9600	

^{*}假定 SMOD0=1 且 T1M=1。

^{**}括号里的数是实际波特率。

Ī	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	复位值
	SM00	SM10	SM20	REN0	TB80	RB80	TI0	RI0	00000000
	位.7	位.6	位.5	位.4	位3	位.2	位.1	位.0	可位寻址

SFR 地址: 0x98 SFR 页: 0

位 7-6: SM00-SM10: 串行口工作方式。

写: 当被写入时,这两位按下表选择串行口工作方式:

SM00	SM10	方式
0	0	方式 0: 同步方式
0	1	方式 1: 8 位 UART,可变波特率
1	0	方式 2: 9位 UART, 固定波特率
1	1	方式 3: 9位 UART,可变波特率

读:读这两位时返回 UARTO 的当前工作方式。

位 5: SM20: 多处理器通信使能位

该位的功能取决于串行口工作方式。

方式 0: 无作用。

方式 1: 检查有效停止位

- 0: 停止位的逻辑电平被忽略。
- 1: 只有当停止位为逻辑电平 1 时 RIO 激活。

方式2和方式3: 多机通信使能

- 0: 第九位的逻辑电平被忽略。
- 1: 只有当第九位为逻辑 1 并且接收到的地址与 UARTO 地址或广播地址匹配时 RIO 才被置位并产生中断。
- 位 4: REN0: 接收允许

该位允许/禁止 UARTO 接收。

0: UARTO 接收禁止

1: UARTO 接收允许

位 3: TB80: 第九发送位

该位的逻辑电平被赋值给方式 2 和 3 的第九发送位。在方式 0 和 1 中未用。跟据需要用软件置位或清 0。

位 2: RB80: 第九接收位

该位被赋值为方式 2 和 3 中第九接收位的逻辑电平。在方式 1,如果 SM20 为逻辑 0,则 RB80 被赋值为所接收到的停止位的逻辑电平。RB80 在方式 0 中未用。

位 1: TIO: 发送中断标志

当 UART0 发送完一个字节数据时(方式 0 时是在发送完第 8 位后,其它方式 在停止位的开始)该位被硬件置 1。在 UART0 中断被允许时,置 1 该位将导致 CPU 转到 UART0 中断服务程序。该位必须用软件手动清 0。

位 0: RIO: 接收中断标志

当 UART0 接收到一个字节数据时(根据 SM20 位的选择)该位被硬件置 1。在 UART0 中断被允许时,置 1 该位将会使 CPU 转到 UART0 中断服务程序。该位必须用软件手动清 0。

图 22.8 SCON0: UARTO 控制寄存器

C8051F060/1/2/3/4/5/6/7 高速混合信号 ISP FLASH 微控制器

Ī	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	复位值
	FE0	RXOV0	TXCOL0	SMOD0	S0TCLK1	S0TCLK0	S0RCLK1	S0RCLK0	00000000
	位7	位6	位5	位4	位3	位2	位1	位0	_

SFR 地址: 0x91 SFR 页: 0

位 7: FE0: 帧错误标志。[†]

该位指示是否检测到无效(低电平)停止位。

0: 未检测到帧错误。

1: 检测到帧错误。

位 6: RXOV0: 接收溢出标志。

该位指示新数据已经被锁存到接收缓冲器,而前一字节未被读取。

0: 未检测到接收溢出。

1: 检测到接收溢出。

位 5: TXCOL0: 发送冲突标志。

该位指示发送过程正在进行时用户软件向 SBUF0 寄存器写入数据。

0: 未检测到发送冲突。

1: 检测到发送冲突。

位 4: SMOD0: UART0 波特率加倍使能。

该位使能/禁止 UART0 波特率逻辑的波特率/2 功能。

0: 使能 UARTO 的波特率/2 功能。

1: 禁止 UART0 的波特率/2 功能。

位 3-2: UARTO 发送波特率时钟选择位

S0TCLK1	S0TCLK0	串行发送波特率时钟源			
0	0	定时器 1 产生 UARTO 发送波特率			
0	1	定时器 2 溢出产生 UARTO 发送波特率			
1	0	定时器 3 溢出产生 UARTO 发送波特率			
1	1	定时器 4 溢出产生 UARTO 发送波特率			

位 1-0: UARTO 接收波特率时钟选择位

S0RCLK1	S0RCLK0	串行接收波特率时钟源			
0	0	定时器 1 产生 UARTO 接收波特率			
0	1	定时器 2 溢出产生 UARTO 接收波特率			
1	0	定时器 3 溢出产生 UARTO 接收波特率			
1	1	定时器 4 溢出产生 UART0 接收波特率			

[†]注:FE0、RXOV0 和 TXCOL0 只作为标志位使用,不用于产生中断。

图 22.9 SSTA0: UARTO 状态和时钟选择寄存器

R/W	复位值 00000000							
位7	位6	位5	位4	位3	位2	位1	位0	
							SFR 地址:	0x99

位 7-0: SBUF0.[7:0]: UART0 缓冲器位 7-0 (MSB-LSB)

该 SFR 实际上是两个寄存器:一个发送缓冲器和一个接收缓冲器。当数据被写入 SBUF0 时,它进入发送移位寄存器等待串行发送。向 SBUF0 写入一个字节即启动发送过程。读 SBUF0 时返回数据来自接收缓冲器。

图 22.10 SBUF0: UART0 数据缓冲寄存器

R/W	复位值 00000000							
位7	位6	位5	位4	位3	位2	位1	位0	
							SFR 地址: SFR 页:	0xA9 0

位 7-0: SADDR0.[7:0]: UART0 从地址

该寄存器的内容用于定义 UARTO 的从地址。寄存器 SADENO 中是地址掩码,它决定 SADDRO 中哪些位用于检查接收到的地址:与 SADENO 中被置'1'的那些位相对应的位被检查,与 SADENO 中被置'0'的那些位相对应的位被忽略。

图 22.11 SADDRO: UARTO 从地址寄存器

R/W	复位值 00000000							
位7	位6	位5	位4	位3	位2	位1	位0	<u></u>
							SFR 地址: SFR 页:	0xB9 0

位 7-0: SADEN0.[7:0]: UARTO 从地址使能

该寄存器中的位用于使能寄存器 SADDR0 中的对应位,以确定 UART0 的从地址。

0: SADDR0 中的对应位被视为"无关"。

1: SADDR0 中的对应位用于检查接收到的地址。

图 22.12 SADENO: UARTO 从地址使能寄存器

23. UART1

UART1 是一个异步、全双工串口,它提供标准 8051 串行口的方式 1 和方式 3。UART1 具有增强的波特率发生器电路,有多个时钟源可用于产生标准波特率。接收数据缓冲机制允许 UART1 在软件尚未读取前一个数据字节的情况下开始接收第二个输入数据字节。

UART1有两个相关的特殊功能寄存器: 串行控制寄存器(SCON1)和串行数据缓冲器(SBUF1)。用同一个 SBUF1 地址可以访问发送寄存器和接收寄存器。写 SBUF1 时自动访问发送寄存器; 读 SBUF1 时自动访问接收寄存器。

如果 UART1 中断被允许,则每次发送完成(SCON1 中的 TI1 位被置'1')或接收到数据字节(SCON1 中的 RI1 位被置'1')时将产生中断。当 CPU 转向中断服务程序时硬件不清除 UART1 中断标志。中断标志必须用软件清除,这就允许软件查询 UART1 中断的原因(发送完成或接收完成)。




图 23.1 UART1 原理框图

23.1 增强的波特率发生器

UART1 波特率由定时器 1 工作在 8 位自动重装载方式产生。发送(TX)时钟由 TL1 产生;接收(RX)时钟由 TL1 的拷贝寄存器(图 23.2 中的 RX 定时器)产生,该寄存器不能被用户访问。TX 和 RX 定时器的溢出信号经过二分频后用于产生 TX 和 RX 波特率。当定时器 1 被允许时,RX 定时器运行并使用与定时器 1 相同的重载值(TH1)。在检测到 RX 引脚上的起始条件时 RX 定时器被强制重载,这允许在检测到起始位时立即开始接收过程,而与 TX 定时器的状态无关。




图 23.2 UART1 波特率逻辑

定时器 1 应被配置为方式 2,即 8 位自动重装载方式。定时器 1 的重载值应设置为使其溢出频率为所期望的波特率的两倍。注意,定时器 1 的时钟可以在 5 个时钟源中选择: SYSCLK、SYSCLK/4、SYSCLK/12、SYSCLK/48、外部振荡器时钟/8。对于任何给定的定时器 1 时钟源,UART1 的波特率由方程 23.1 决定:

方程 23.1 UARTO 波特率

$$UART$$
波特率 = $\frac{T1_{CLK}}{(256-T1H)} \times \frac{1}{2}$

其中 $T1_{CLK}$ 是定时器 1 的时钟频率,T1H 是定时器 1 的高字节(重载值)。

定时器 1 时钟频率的选择方法见 "24.1 定时器 0 和定时器 1"。表 23.1 – 23.6 给出了典型波特率和系统时钟频率的对照表。注意,当外部振荡器驱动定时器 1 时,内部振荡器仍可产生系统时钟(详见 "24.1 定时器 0 和定时器 1")。

定时器 1 时钟频率的选择方法见 "23.1 定时器 0 和定时器 1"。表 22.1 – 22.6 给出了典型波特率和系统时钟频率的对照表。注意,当外部振荡器驱动定时器 1 时,内部振荡器仍可产生系统时钟(详见 "23.1 定时器 0 和定时器 1")。

23.2 工作方式

UART1 提供标准的异步、全双工通信, 其工作方式(8 位或9 位)通过 SIMODE 位(SCON1.7) 来选择。典型的 UART 连接方式如图 23.3 所示。




图 23.3 UART 连接图

23.2.1 8位 UART

在8位 UART 方式,每个数据字节共使用10位:一个起始位、8个数据位(LSB 在先)和一个 停止位。数据从 TX1 引脚发送,在 RX1 引脚接收。在接收时,8 个数据位存入 SBUF1,停止位进 入 RB81 (SCON1.2)。

当软件向 SBUF1 寄存器写入一个字节时开始数据发送。在发送结束时(停止位开始)发送中断 标志 TI1 (SCON1.1) 被置'1'。在接收允许位 REN1 (SCON1.4) 被置'1'后,数据接收可以在 任何时刻开始。收到停止位后,如果满足下述条件则数据字节将被装入到接收寄存器 SBUF1: RI1 必须为逻辑'0';如果MCE1为逻辑'1',则停止位必须为'1'。在发生接收数据溢出的情况下, 先接收到的 8 位数据被锁存到 SBUF1 接收寄存器,而后面的溢出数据被丢弃。

如果这些条件满足,则 8 位数据被存入 SBUF1,停止位被存入 RB81, RI1 标志被置位。如果 这些条件不满足,则不装入 SBUF1 和 RB81, RI1 标志也不会被置'1'。如果中断被允许,在 TI1 或RII置位时将产生中断。




图 23.4 8 位 UART 时序图

23.2.2 9位 UART

在9位 UART 方式,每个数据字节共使用11位:一个起始位、8个数据位(LSB 在先)、一个可编程的第九位和一个停止位。在发送时,第九数据位由 TB81(SCON1.3)中的值决定,它可以被赋值为 PSW 中的奇偶位 P(用于错误检测),或用于多处理器通信。在接收时,第九数据位进入 RB81(SCON1.2),停止位被忽略。

当执行一条向 SBUF1 寄存器写一个数据字节的指令时开始数据发送。在发送结束时(停止位开始)发送中断标志 TII 被置'1'。在接收允许位 REN1 (SCON1.4)被置'1'后,数据接收可以在任何时刻开始。收到停止位后如果满足下述条件则数据字节将被装入到接收寄存器 SBUF1:(1)RII必须为逻辑'0';(2)如果 MCE1 为逻辑'1',则第九位必须为逻辑'1'(当 MCE1 为逻辑'0'时,第九位数据的状态并不重要)。如果这些条件满足,则 8 位数据被存入 SBUF1,第九位被存入 RB81,RI1标志被置位。如果这些条件不满足,则不装入 SBUF1和 RB81,RI1标志也不会被置'1'。如果中断被允许,在 TI1 或 RI1置位时将产生中断。




图 23.5 9位 UART 时序图

23.3 多机通信

9 位 UART 方式通过使用第 9 数据位可以支持一个主处理器与一个或多个从处理器之间的多机 通信。当主机要发送数据给一个或多个从机时,它先发送一个用于选择目标的地址字节。地址字节 与数据字节的区别是: 地址字节的第9位为逻辑'1'; 数据字节的第9位总是设置为逻辑'0'。

如果从机的 MCE1 位(SCON1.5)被置'1',则只有当 UART 接收到的第九位为逻辑'1'(RB81 = 1) 并收到有效的停止位后 UART 才会产生中断。第 9 位为逻辑'1'表示接收到的是地址字节。 在 UART 的中断处理程序中,软件将接收到的地址与从机自身的 8 位地址进行比较。如果地址匹配, 从机将清除它的 MCE1 位以允许后面接收数据字节时产生中断。未被寻址的从机仍保持其 MCE1 位 为'1',在收到后续的数据字节时不产生中断,从而忽略收到的数据。一旦接收完整个消息,被寻 址的从机将它的 MCE1 位重新置'1'以忽略所有的数据传输,直到它收到下一个地址字节。

可以将多个地址分配给一个从机和/或将一个地址分配给多个从机从而允许同时向多个从机"广 播"发送。主机可以被配置为接收所有的传输数据,或通过实现某种协议使主/从角色能临时变换以 允许原来的主机和从机之间进行半双工通信。




图 23.6 UART 多机方式连接图

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	复位值
S1MODE	-	MCE1	REN1	TB81	RB81	TI1	RI1	01000000
位7	位6	位5	位4	位3	位.2	位.1	位0	 可位寻址

SFR 地址: 0x98 SFR 页: 1

位 7: S1MODE: UART1 工作方式选择位

该位选择 UART1 的工作方式。

0: 波特率可编程的 8 位 UART。

1: 波特率可编程的 9 位 UART。

位 6: 未使用。读 = 1b。写 = 忽略。

位 5: MCE1: 多处理器通信使能

该位的功能取决于串行口工作方式。

S1MODE = 0: 检查有效停止位。

0: 停止位的逻辑电平被忽略。

1: 只有当停止位为逻辑'1'时 RII 激活。

S1MODE = 0: 多处理器通信使能位。

0: 第9位的逻辑电平被忽略。

1: 只有当第9位为逻辑'1'时 RI1 才被置位并产生中断。

位 4: REN1: 接收允许

该位允许/禁止 UART 接收器。

0: UART1 接收禁止。

1: UART1 接收允许。

位 3: TB81: 第 9 发送位

该位的逻辑电平被赋值给 9 位 UART 方式的第 9 发送位。在 8 位 UART 方式中未用。跟据需要用软件置'1'或清'0'。

位 2: RB81: 第9接收位

该位被赋值为 9 位 UART 方式中第 9 数据位的值。在方式 0,则 RB8 被赋值为停止位的值。

位 1: TI1: 发送中断标志

当 UART1 发送完一个字节数据后该位被硬件置'1'(在8位 UART 方式时,是在发送第8位后;在9位 UART 方式时,是在停止位开始)。当 UART1 中断被允许时,置'1'该位将导致 CPU 转到 UART1 中断服务程序。该位必须用软件清'0'。

位 0: RI1: 接收中断标志

当 UART1 接收到一个字节数据时该位被硬件置'1'(在停止位采样后)。当 UART1 中断被允许时,置'1'该位将会使 CPU 转到 UART1 中断服务程序。该位必须用软件清'0'。

图 23.7 SCON1: UART1 控制寄存器

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	_ 复位值
								00000000
位7	位6	位5	位4	位3	位2	位1	位0	
							SFR 地址:	0x99
							SFR 页:	1
							5110)(.	•
位 7-0:	SBUF1.[7	7:01 : UA	RT1 数据约	爰冲器位 7	-0 (MSB-	LSB)		
, , , ,	_	-					F器。当数	据被写到

SBUF1 时,它进入发送移位寄存器等待串行发送。向 SBUF1 写入一个字节即启动发送过程。读 SBUF1 时返回接收锁存器的内容。

图 23.8 SBUF1: UART1 串行数据缓冲寄存器

表 23.1 对应标准波特率的定时器设置(使用内部 24.5MHz 振荡器)

	TO THE MAN THE PROPERTY OF THE PARTY OF THE							
	频率: 24.5MHz							
	目标波特率 (bps)	波特率 误差(%)	振荡器 分频系数	定时器 时钟源	SCA1-SCA0 (预分频选择)	T1M	定时器 1 重载值(hex)	
	230400	-0 32%	106	SYSCLK	XX	1	∩vCR	
	115200	-0.32%	212	SYSCLK	XX	1	0x96	
源自	57600	0.15%	426	SYSCLK	XX	1	0x2B	
YSCLK 源自 内部振荡器	28800	-0 32%	848	SYSCLK/4	01	0	0x96	
CL 報	14400	0.15%	1704	SYSCLK/12	00	0	0xB9	
SYSCLK 内部振藝	9600	-0.32%	2544	SYSCLK/12	00	0	0x96	
3 1	2400	-0.32%	10176	SYSCLK/48	10	0	0x96	
	1200	0.15%	20448	SYSCLK/48	10	0	0x2B	

X = 忽略

[†]SCA1-SCA0 和 T1M 位的定义见 24.1 节。

	频率: 25.0MHz								
			<u>y</u>	页率:25.0MH	Z	-			
	目标波特率 (bps)	波特率 误差(%)	振荡器 分频系数	定时器 时钟源	SCA1-SCA0 [†] (预分频选择)	T1M [†]	定时器 1 重载值(hex)		
	230400	-0.47%	108	SYSCLK	XX	1	0xCA		
	115200	0.45%	218	SYSCLK	XX	1	0x93		
品器	57600	-0.01%	434	SYSCLK	XX	1	0x27		
SYSCLK 源自 外部振荡器	28800	0.45%	872	SYSCLK/4	01	0	0x93		
SCL 部第	14400	-0.01%	1736	SYSCLK/4	01	0	0x27		
SYS #	9600	0.15%	2608	EXTCLK/8	11	0	0x5D		
	2400	0.45%	10464	SYSCLK/48	10	0	0x93		
	1200	-0.01%	20832	SYSCLK/48	10	0	0x27		
	57600	-n 47%	432	FXTCLK/8	11	n	0xE5		
SCLK 鴻 自 部振荡器	28800	-0.47%	864	EXTCLK/8	11	0	0xCA		
CLK 新四市	14400	0.45%	1744	EXTCLK/8	11	0	0x93		
SYSCLK 源 自 内部振荡器	9600	0.15%	2608	EXTCLK/8	11	0	0x5D		

表 23.2 对应标准波特率的定时器设置(使用外部 25.0MHz 振荡器)

表 23.3 对应标准波特率的定时器设置(使用外部 22.1184MHz 振荡器)

i	从 2010 对应对证例过于用次引用数量(次/1// Hp 22:110 1/1111 1/kg/ill /							
			频	率: 22.1184M	Hz			
	目标波特率 (bps)	波特率 误差(%)	振荡器 分频系数	定时器 时钟源	SCA1-SCA0 [†] (预分频选择)	T1M [†]	定时器 1 重载值(hex)	
	230400	0.00%	96	SYSCLK	XX	1	0xD0	
	115200	0.00%	192	SYSCLK	XX	1	0xA0	
日器	57600	0.00%	384	SYSCLK	XX	1	0x40	
SYSCLK 源自 外部振荡器	28800	0.00%	768	SYSCLK/12	00	0	0xE0	
SCL 部	14400	0.00%	1536	SYSCLK/12	00	0	0xC0	
SYS #	9600	0.00%	2304	SYSCLK/12	00	0	0xA0	
	2400	0.00%	9216	SYSCLK/48	10	0	0xA0	
	1200	0.00%	18432	SYSCLK/48	10	0	0x40	
	230400	0 00%	96	FXTCLK/8	11	n	ΛxFA	
SYSCLK 源自 内部振荡器	115200	0.00%	192	EXTCLK/8	11	0	0xF4	
YSCLK 源自 内部振荡器	57600	0.00%	384	EXTCLK/8	11	0	0xE8	
SCL 部	28800	0.00%	768	EXTCLK/8	11	0	0xD0	
SYS M	14400	0.00%	1536	EXTCLK/8	11	0	0x A 0	
	9600	0.00%	2304	EXTCLK/8	11	0	0x70	

X = 忽略

X= 忽略

[†]SCA1-SCA0 和 T1M 位的定义见 24.1 节。

[†]SCA1-SCA0 和 T1M 位的定义见 24.1 节。

ı	次 2011 / / / / / / / / / / / / / / / / / /							
			频	率: 18.432M	Hz			
	目标波特率 (bps)	波特率 误差(%)	振荡器 分频系数	定时器 时钟源	SCA1-SCA0 [†] (预分频选择)	T1M [†]	定时器 1 重载值(hex)	
	230400	0.00%	80	SYSCLK	XX	1	0xD8	
	115200	0.00%	160	SYSCLK	XX	1	0xB0	
品器	57600	0.00%	320	SYSCLK	XX	1	0x60	
SYSCLK 源自 外部振荡器	28800	0.00%	640	SYSCLK/4	01	0	0xB0	
SCL 部	14400	0.00%	1280	SYSCLK/4	01	0	0x60	
SYS #	9600	0.00%	1920	SYSCLK/12	00	0	0xB0	
	2400	0.00%	7680	SYSCLK/48	10	0	0xB0	
	1200	0.00%	15360	SYSCLK/48	10	0	0x60	
	230400	n nn%	80	FXTCLK/8	11	n	∩vFR	
SYSCLK 源自 内部振荡器	115200	0.00%	160	EXTCLK/8	11	0	0xF6	
YSCLK 源自 内部振荡器	57600	0.00%	320	EXTCLK/8	11	0	0xEC	
SCL 部	28800	0.00%	640	EXTCLK/8	11	0	0xD8	
SYS M	14400	0.00%	1280	EXTCLK/8	11	0	0xB0	
-	9600	0.00%	1920	EXTCLK/8	11	0	0x88	

表 23.4 对应标准波特率的定时器设置(使用外部 18.432MHz 振荡器)

表 23.5 对应标准波特率的定时器设置(使用外部 11.0592MHz 振荡器)

Į	Man Wall Have A Wall the Transaction of the Man Have							
			频	率: 11.0592M	Hz			
	目标波特率 (bps)	波特率 误差(%)	振荡器 分频系数	定时器 时钟源	SCA1-SCA0 [†] (预分频选择)	T1M [†]	定时器 1 重载值(hex)	
	230400	0.00%	48	SYSCLK	XX	1	0xE8	
	115200	0.00%	96	SYSCLK	XX	1	0xD0	
器器	57600	0.00%	192	SYSCLK	XX	1	0xA0	
SYSCLK 源自 外部振荡器	28800	0.00%	384	SYSCLK	XX	1	0x40	
SCL 部集	14400	0.00%	768	SYSCLK/12	00	0	0xE0	
SYS %	9600	0.00%	1152	SYSCLK/12	00	0	0xD0	
	2400	0.00%	4608	SYSCLK/12	00	0	0x40	
	1200	0.00%	9216	SYSCLK/48	10	0	0xA0	
	230400	0 00%	48	FXTCLK/8	11	n	0xFD	
SYSCLK 源自 内部振荡器	115200	0.00%	96	EXTCLK/8	11	0	0xFA	
YSCLK 源自 内部振荡器	57600	0.00%	192	EXTCLK/8	11	0	0xF4	
SCL 部第	28800	0.00%	384	EXTCLK/8	11	0	0xE8	
SYS 内	14400	0.00%	768	EXTCLK/8	11	0	0xD0	
3 2	9600	0.00%	1152	EXTCLK/8	11	0	0xB8	

X = 忽略

X= 忽略

[†]SCA1-SCA0 和 T1M 位的定义见 24.1 节。

[†]SCA1-SCA0 和 T1M 位的定义见 24.1 节。

表 23.6 对应标准波特率的定时器设置(使用外部 3.6864MHz 振荡器)

			频	率: 3.6864MI	Hz		
	目标波特率 (bps)	波特率 误差(%)	振荡器 分频系数	定时器 时钟源	SCA1-SCA0 [†] (预分频选择)	T1M [†]	定时器 1 重载值(hex)
	230400	0.00%	16	SYSCLK	XX	1	0xF8
	115200	0.00%	32	SYSCLK	XX	1	0xF0
品器	57600	0.00%	64	SYSCLK	XX	1	0xE0
SYSCLK 源自 外部振荡器	28800	0.00%	128	SYSCLK	XX	1	0xC0
SCL 部集	14400	0.00%	256	SYSCLK	XX	1	0x80
SYS 外	9600	0.00%	384	SYSCLK	XX	1	0x40
	2400	0.00%	1536	SYSCLK/12	00	0	0xC0
	1200	0.00%	3072	SYSCLK/12	00	0	0x80
	230400	0 00%	16	FXTCLK/8	11	n	0xFF
路器	115200	0.00%	32	EXTCLK/8	11	0	0xFE
YSCLK 源自 内部振荡器	57600	0.00%	64	EXTCLK/8	11	0	0xFC
SCL 部步	28800	0.00%	128	EXTCLK/8	11	0	0xF8
SYSCLK 源自 内部振荡器	14400	0.00%	256	EXTCLK/8	11	0	0xF0
	9600	0.00%	384	EXTCLK/8	11	0	0xE8

X = 忽略

[†]SCA1-SCA0 和 T1M 位的定义见 24.1 节。

24. 定时器

每个 MCU 内部有 5 个计数器/定时器: 其中定时器 0 和定时器 1 与标准 8051 中的计数器/定时器兼容。定时器 2、定时器 3 和定时器 4 是 16 位自动重装载并具有捕捉功能的定时器,可用于 ADC、DAC、方波发生器或作为通用定时器使用。这些计数器/定时器可以用于测量时间间隔,对外部事件计数或产生周期性的中断请求。定时器 0 和定时器 1 几乎完全相同,有四种工作方式。定时器 2、定时器 3 和定时器 4 完全相同,不但提供了自动重装载和捕捉功能,还具有在外部端口引脚上产生50%占空比方波的能力(电平切换输出)。

定时器 0 和定时器 1 方式	定时器 2、3、4 方式
13 位计数器/定时器	自动重装载的 16 位计数器/定时器
16 位计数器/定时器	带捕捉的 16 位计数器/定时器
8位自动重装载的计数器/定时器	电平切换输出
两个 8 位计数器/定时器(只限于 定时器 0)	

定时器 0 和定时器 1 的时钟可以在 5 个时钟源中选择,由定时器方式选择位(T1M-T0M)和时钟预分频位(SCA1-SCA0)决定。时钟预分频位为定时器 0 和/或定时器 1 定义一个预分频时钟(见图 24.6)。定时器 0 和定时器 1 可以被配置为使用这个预分频时钟或系统时钟。定时器 2、3、4 可以使用系统时钟、系统时钟/12 或外部振荡器时钟/8。

定时器 0 和定时器 1 还可以作为计数器使用。当作为计数器使用时,在所分配的引脚上出现负 跳变时计数器/定时器寄存器加 1。对事件计数的最大频率可达到系统时钟频率的四分之一。输入信 号不需要是周期性的,但在一个给定电平上的保持时间至少应为两个完整的系统时钟周期,以保证 该电平能够被采样。

24.1 定时器 0 和定时器 1

每个计数器/定时器都是一个 16 位的寄存器,在被访问时以两个字节的形式出现:一个低字节(TL0 或 TL1)和一个高字节(TH0 或 TH1)。计数器/定时器控制寄存器(TCON)用于允许定时器 0 和定时器 1 以及指示它们的状态。通过设置 IE 寄存器中的 ET0 位使能定时器 0 中断,通过设置 IE 寄存器中的 ET1 位使能定时器 1 中断(见"13.3.5 中断寄存器说明")。这两个计数器/定时器都有四种工作方式,通过设置计数器/定时器方式寄存器(TMOD)中的方式选择位 T1M1-T0M0 来选择工作方式。每个定时器都可以被独立编程。

24.1.1 方式 0: 13 位计数器/定时器

在方式 0 时,定时器 0 和定时器 1 被作为 13 位的计数器/定时器使用。下面介绍对定时器 0 的配置和操作。这两个定时器在工作上完全相同,定时器 1 的配置过程与定时器 0 一样。

TH0 寄存器保持 13 位计数器/定时器的 8 个 MSB。TL0 在 TL0.4-TL0.0 位置保持 5 个 LSB。TL0 的高 3 位 (TL0.7-TL0.5) 是不确定的,在读计数值时应屏蔽掉或忽略这 3 位。作为 13 位定时器寄存器,计到 0x1FFF(全 1)后再计一次将发生溢出,使计数值回到 0x0000,此时定时器溢出标志 TF0 (TCON.5) 被置位并产生中断(如果被允许)。

C/T0 位(TMOD.2)选择计数器/定时器的时钟源。当 C/T0 被设置为逻辑 1 时,出现在所选输入引脚(T0)上的负跳变使定时器寄存器加 1。清除 C/T0 将选择 T0M 位(CKCON.3)定义的时钟。有关选择和配置外部 I/O 引脚的详细信息见"18.1端口 0 -端口 3 和优先级交叉开关译码器"。当 T0M 被置 1 时,定时器 0 使用系统时钟;当 T0M 被清 0 时,定时器 0 使用由 CKCON(见图 24.6)中的时钟预分频位所选择的时钟源。

当 GATE0(TMOD.3)为逻辑 0 或输入信号/INT0 为逻辑 1 时,置'1'TR0(TCON.4)位将允许定时器 0 工作。设置 GATE0 为逻辑 1 允许定时器 0 受外部输入信号/INT0 的控制,便于脉冲宽度测量。

TR0	GATE0	/INT0	计数器/定时器
0	X	X	禁止
1	0	X	允许
1	1	0	禁止
1	1	1	允许

X=任意

置'1'TR0位(TCON.4)并不复位定时器寄存器。在允许定时器之前应对定时器寄存器赋初值。

与上述的 TL0 和 TH0 一样, TL1 和 TH1 构成定时器 1 的 13 位寄存器。定时器 1 的配置和控制 方法与定时器 0 一样,使用 TCON 和 TMOD 中的相应位。定时器 1 使用信号/INT1。




图 24.1 T0 方式 0 原理框图

24.1.2 方式 1: 16 位计数器/定时器

方式 1 的操作与方式 0 完全一样,所不同的是计数器/定时器使用全部 16 位。用与方式 0 相同的方法允许和控制工作在方式 1 的计数器/定时器。

24.1.3 方式 2: 8位自动重装载的计数器/定时器

方式 2 将定时器 0 和定时器 1 配置为具有自动重新装入计数初值能力的 8 位计数器/定时器。TL0 保持计数值,而 TH0 保持重载值。当 TL0 中的计数值发生溢出(从 0xFF 到 0x00)时,定时器溢出标志 TF0(TCON.5)被置位,TH0 中的重载值被重新装入到 TL0。如果中断被允许,在 TF0 被置位时将产生一个中断。TH0 中的重载值保持不变。为了保证第一次计数正确,必须在允许定时器之前将 TL0 初始化为所希望的计数初值。当工作于方式 2 时,定时器 1 的操作与定时器 0 完全相同。

在方式 2,两个定时器的允许和配置方法与方式 0一样。当 GATE0 (TMOD.3) 为逻辑 0 或输入信号/INT0 为逻辑 1 时,置'1'TR0 (TCON.4) 位将允许定时器 0 工作。




图 24.2 T0 方式 2 (8 位重装载) 原理框图

24.1.4 方式 3: 两个 8 位计数器/定时器 (仅定时器 0)

在方式 3 时,定时器 0 被配置为两个独立的 8 位定时器/计数器,计数值在 TL0 和 TH0 中。在 TL0 中的计数器/定时器使用 TCON 和 TMOD 中定时器 0 的控制/状态位: TR0、C/T0、GATE0 和 TF0。TL0 既可以使用系统时钟也可以使用一个外部输入信号作为时间基准。TH0 寄存器只能作为 定时器使用,由系统时钟或预分频时钟提供时间基准。TH0 使用定时器 1 的运行控制位 TR1。TH0 在发生溢出时将定时器 1 的溢出标志位 TF1 置'1',所以它控制定时器 1 的中断。

定时器 1 在方式 3 时停止运行。当定时器 0 工作于方式 3 时,定时器 1 可以工作在方式 0、1 或 2,但不能用外部信号作为时钟,也不能设置 TF1 标志和产生中断。但是定时器 1 溢出可以用于产生 SMBus 和/或 UART 的波特率时钟,和/或启动 ADC 转换。要在定时器 0 工作于方式 3 时使用定时器 1,应将定时器 1工作方式设置为 0、1 或 2。要禁止定时器 1,可将其配置为方式 3。




图 24.3 T0 方式 3 (两个 8 位定时器) 原理框图

R/W	复位值							
TF1	TR1	TF0	TR0	IE1	IT1	IE0	IT0	00000000
位7	位.6	位5	位4	位3	位2	位1	位.0	可位寻址

SFR 地址: 0x88 SFR 页: 0

位 7: TF1: 定时器 1 溢出标志

当定时器 1 溢出时由硬件置位。该位可以用软件清 0,但当 CPU 转向定时器 1 中断服务程序时该位被自动清 0。

- 0: 未检测到定时器 1 溢出。
- 1: 定时器 1 发生溢出。
- 位 6: TR1: 定时器 1 运行控制
 - 0: 定时器 1 禁止。
 - 1: 定时器 1 允许。
- 位 5: TF0: 定时器 0 溢出标志

当定时器 0 溢出时由硬件置位。该位可以用软件清 0,但当 CPU 转向定时器 0 中断服务程序时该位被自动清 0。

- 0: 未检测到定时器 0 溢出。
- 1: 定时器 0 发生溢出。
- 位 4: TR0: 定时器 0 运行控制
 - 0: 定时器 0 禁止
 - 1: 定时器 0 允许
- 位 3: IE1: 外部中断 1

当检测到一个由 IT1 定义的边沿/电平时,该标志由硬件置位。该位可以用软件清 0,但当 CPU 转向外部中断 1 中断服务程序时该位被自动清 0(如果 IT1=1)。当 IT1=0 时,该标志是/INT1 输入信号的逻辑电平取反。

位 2: IT1: 中断 1 类型选择

该位选择/INT1 信号检测下降沿中断还是检测低电平有效中断。

- 0: /INT1 为电平触发, 低电平有效。
- 1: /INT1 为边沿触发,下降沿有效。
- 位 1: IE0: 外部中断 0

当检测到一个由 ITO 定义的边沿/电平时,该标志由硬件置位。该位可以用软件清 0,但当 CPU 转向外部中断 0 中断服务程序时该位被自动清 0(如果 IT0=1)。当 IT0=0 时,该标志是/INT0 输入信号的逻辑电平取反。

位 0: IT0: 中断 0 类型选择

该位选择/INT0 信号检测下降沿中断还是检测低电平有效中断。

- 0: /INT0 为电平触发, 低电平有效。
- 1: /INT0 为边沿触发,下降沿有效。

图 24.4 TCON: 定时器控制寄存器

SFR 地址: 0x89 SFR 页: 0

位 7: GATE1: 定时器 1 门控位

0: 当 TR1=1 时定时器 1 被允许,与/INT1 的逻辑电平无关。

1: 只有当 TR1 = 1 并且/INT1 = 1 时定时器 1 被允许。

位 6: C/T1: 计数器/定时器 1 功能选择。

0: 定时器功能: 定时器 1 由 T1M 位 (CKCON.4) 定义的时钟加 1。

1: 计数器功能: 定时器 1 由外部输入引脚(T1)的负跳变加 1。

位 5-4: T1M1-T1M0: 定时器 1 方式选择 这些位选择定时器 1 的工作方式。

T1M1	T1M0	方式
0	0	方式 0: 13 位计数器/定时器
0	1	方式 1: 16 位计数器/定时器
1	0	方式 2: 自动重装载的 8 位计数器/定时器
1	1	方式 3: 定时器 1 停止运行

位 3: GATE0: 定时器 0 门控位

0: 当 TR0=1 时定时器 0 被允许,与/INT0 的逻辑电平无关。

1: 只有当 TR0=1 并且/INT0=1 时定时器 1 被允许。

位 2: C/T0: 计数器/定时器 0 功能选择。

0: 定时器功能: 定时器 0 由 T0M 位(CKCON.3) 定义的时钟加 1。

1: 计数器功能: 定时器 0 由外部输入引脚(T0)的负跳变加 1。

位 1-0: T0M1-T0M0: 定时器 0 方式选择 这些位选择定时器 0 的工作方式。

T0M1	TOMO	方式
0	0	方式 0: 13 位计数器/定时器
0	1	方式 1: 16 位计数器/定时器
1	0	方式 2: 自动重装载的 8 位计数器/定时器
1	1	方式 3: 双 8 位计数器/定时器

图 24.5 TMOD: 定时器方式寄存器

R/W	R/W	复位值						
-	-	-	T1M	T0M	-	SCA1	SCA0	00000000
位7	位6	位5	位4	位3	位2	位1	位0	

SFR 地址: 0x8E SFR 页: 0

位 7-5: 未用。读=000b,写=忽略。

位 4: T1M: 定时器 1 时钟选择。

该位选择定时器 1 的时钟源。当 C/T1 被置'1'时,该位被忽略。

0: 定时器 1 使用预分频位 SCA1-SCA0 定义的时钟。

1: 定时器 1 使用系统时钟

位 3: T0M: 定时器 0 时钟选择。

该位选择定时器 0 的时钟源。当 C/T0 被置'1'时,该位被忽略。

0: 计数器/定时器使用预分频位 SCA1-SCA0 定义的时钟。

1: 计数器/定时器使用系统时钟

位 2: 保留。读=0b, 写=忽略。

位 1-0: SCA1-SCA0: 定时器 1/0 预分频位。

如果定时器 0 和/或定时器 1 被配置为使用预分频时钟输入,则这两位控制预分频时钟的分频系数。

SCA1	SCA0	预分频时钟
0	0	系统时钟/12
0	1	系统时钟/4
1	0	系统时钟/48
1	1	外部时钟/8 [†]

[†]注:外部时钟/8 与系统时钟同步,定时器工作在该方式时外部时钟必须小于或等于系统时钟频率。

图 24.6 CKCON: 时钟控制寄存器

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	复位值 00000000
位7	位6	位5	位4	位3	位2	位1	位0	
							SFR 地址: SFR 页:	0x8A 0
位 7-0:		时器 0 低气 器是 16 位						

图 24.7 TL0: 定时器 0 低字节

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	复位值		
位7	位6	位5	位4	位3	位2	位1	位0			
							SFR 地址: SFR 页:	0x8B 0		
位 7-0:	0: TL1: 定时器 1 低字节 TL1 寄存器是 16 位定时器 1 的位字节。									

图 24.8 TL1: 定时器 1 低字节

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	复位值 00000000		
位7	位6	位5	位4	位3	位2	位1	位0			
							SFR 地址: SFR 页:	0x8C 0		
位 7-0:	7-0: TH0: 定时器 0 高字节 TH0 寄存器是 16 位定时器 0 的高字节。									

图 24.9 THO: 定时器 0 高字节

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	复位值
位7	位6	位5	位4	位3	位2	位1	位0	_
							SFR 地址: SFR 页:	0x8D 0
位 7-0:	TH1:定 TH1寄存			的高字节	0			

图 24.10 TH1: 定时器 1 高字节

24.2 定时器 2、定时器 3 和定时器 4

定时器 2、定时器 3 和定时器 4 是 16 位的计数器/定时器,每个定时器由两个 8 位的 SFR 组成: TMRnL (低字节)和 TMRnH (高字节),其中 n = 2、3 或 4。这些定时器具有自动重装载、捕捉和电平切换输出功能,可以向上或向下计数。用定时器 2、3 或 4 控制寄存器(TMRnCN)中的位选择捕捉方式和自动重装载方式。用定时器 2、3 或 4 配置寄存器(TMRnCF)中的位选择电平切换输出方式。这些定时器还可以在外部引脚上产生方波信号。定时器 2、3 和 4 可以使用系统时钟(1、2 或 12 分频)、外部时钟(8 分频)或外部输入引脚上的跳变作为时钟源。定时器 2 和定时器 3 可用于启动 ADC 数据转换,定时器 2、定时器 3 和定时器 4 可用于更新 DAC 输出。定时器 1、定时器 2、定时器 3 和定时器 4 均可用于为 UARTO 产生波特率,只有定时器 1 能用于为 UART1 产生波特率。

计数器/定时器选择位 C/Tn (TMRnCN.1) 将定时器配置为计数器方式或定时器方式。清除 C/Tn 将定时器配置为定时器方式 (即所选时钟源作为定时器的输入)。当 C/Tn 位被置'1'时,将定时器配置为计数器方式 (即在 Tn 输入引脚上的负跳变使计数器/定时器的寄存器加 1 或减 1)。有关为数字外设选择和配置外部 I/O 引脚的详细信息见"18.1端口 0 -端口 3 和优先级交叉开关译码器"。

当定时器 2、定时器 3 和定时器 4 工作在捕捉模式时,可以在下列时钟源中选择时钟: SYSCLK、SYSCLK/2、SYSCLK/12、外部时钟/8、Tn 输入引脚上的负跳变。清除 C/Tn 位 (TMRnCN.1)选择系统时钟/外部时钟作为定时器的输入。可以用 TMRnCF 中的时钟选择位 TnM0 和 TnM1 在系统时钟、系统时钟/12 或 XTAL1/XTAL2 引脚上的外部时钟/8 中选择(见图 24.14)。当 C/Tn 位被置 '1'时, Tn 输入引脚上的负跳变使计数器/定时器的寄存器加 1 或减 1 (即配置为计数器方式)。

24.2.1 配置定时器 2、3 和 4 向下计数

定时器 2、定时器 3 和定时器 4 具有向下计数的能力。当定时器配置寄存器(见图 24.14)中的减 1 使能位(DCENn)被置 '1'时,定时器可以向上或向下计数。当 DCENn = 1 时,定时器的计数方向受 TnEX 引脚上的逻辑电平的控制。当 TnEX = 1 时,计数器/定时器向上计数;当 TnEX = 0 时,计数器/定时器向下计数。如果要使用该功能,TnEX 必须在数字交叉开关中被使能并且被配置为数字输入。

注: 当 DCENn = 1 时, TnEX 输入的其它功能(即捕捉和重装载)不可用。当 DCENn = 1 时, TnEX 只控制定时器的计数方向。

24.2.2 捕捉方式

在捕捉方式,定时器 2、3 和 4 被作为具有捕捉能力的 16 位计数器/定时器使用。当定时器外部使能位(在 TMRnCN 中)被置'1'时, TnEX 输入引脚上的负跳变导致相应定时器中的 16 位计数值(THn, TLn)被装入到捕捉寄存器(RCAPnH, RCAPnL)。如果捕捉被触发,则定时器外部标志(TMRnCN.6)被置'1',并产生中断(如果中断被允许)。有关中断源配置的详细信息见"13.3中断系统"。

当 16 位的定时器寄存器(TMRnH:TMRnL)加 1 后发生上溢时,定时器上溢/下溢标志 TFn(TMRnCN.7)被置 '1',并产生中断(如果中断被允许)。通过将减 1 使能位(TMRnCF.0)置 '1',可以将定时器配置为向下计数。在这种情况下,定时器在每个时钟/计数事件到来时进行减 1 计数,并在发生从 0x0000 到 0xFFFF 的变化时产生下溢。与上溢时一样,上溢/下溢标志 TFn 被置 '1',并产生中断(如果中断被允许)。

通过置'1'捕捉/重装选择位 CP/RLn (TMRnCN.0) 和定时器的运行控制位 TRn (TMRnCN.2) 来选择带捕捉的计数器/定时器方式。定时器的外部使能位 EXENn (TMRnCN.3) 也必须被设置为逻辑 1 以使能捕捉方式。如果 EXENn 被清除, TnEX 上的电平变化将被忽略。




图 24.11 T2、3 和 4 捕捉方式原理框图

24.2.3 自动重装载方式

在自动重装载方式,计数器/定时器可以被配置为向上计数或向下计数,并在发生上溢/下溢事件时产生中断。当向上计数并发生溢出时,计数器/定时器将其上溢/下溢标志(TFn)置'1'并产生中断(如果中断被允许),同时重载/捕捉寄存器(RCAPnH 和 RCAPnL)中的值被装入到定时器寄存器,定时器重新开始计数。当定时器的外部使能位(EXENn)被置'1'并且 减 1 使能位(DCENn)被清'0'时,TnEX 引脚(在数字交叉开关中被配置为输入)上的下降沿将导致定时器重装载(除了定时器溢出引起的重装载之外)。当 DCENn 被置'1'时,TnEX 引脚的状态控制计数器/定时器是向上计数(加 1)还是向下计数(减 1),不会导致自动重装载或产生中断。有关配置定时器向下计数的详细信息见 24.2.1 节。

当向下计数并且 TMRnH 和 TMRnL 寄存器中的值与重载/捕捉寄存器(RCAPnH 和 RCAPnL)中的值相等时,计数器/定时器将其上溢/下溢标志(TFn)置'1'并产生中断(如果中断被允许)。这被认为是一次下溢事件,该事件使定时器重新装载 0xFFFF。当发生下溢时,定时器自动重新开始计数。

清除 CP/RLn 位将选择计数器/定时器的自动重装载方式。设置 TRn 为逻辑 1 允许并启动定时器。

在自动重装载方式,外部标志(EXFn)在每次发生上溢或下溢时改变电平,但不引起中断。EXFn标志可以被用作17位计数器的最高位(MSB)。




图 24.12 T2、3 和 4 自动重装载方式原理框图

24.2.4 电平切换输出方式

定时器 2、3 和 4 具有切换对应输出引脚(T2、T3 或 T4)电平的能力,可以产生 50%占空比的输出波形。定时器每发生一次上溢或下溢(取决于定时器是向上计数还是向下计数)时,对应引脚的输出状态发生改变。切换频率由定时器的时钟源和 RCAPnH:RCAPnL 中的值决定。当向下计数时,定时器的自动重装载值为 0xFFFF,下溢发生在定时器的值与 RCAPnH:RCAPnL 中的值相等时。当向上计数时,定时器的自动重装载值为 RCAPnH:RCAPnL,上溢发生在定时器的值从 0xFFFF 变化到重载值时。

为了输出一个方波,将定时器配置为自动重装载方式(TMRnCN 中的捕捉/重装选择位和定时器/计数器选择位均被清 '0')。通过将 TMRnCF 中的定时器输出使能位设置为 '1'来使能定时器输出功能。应正确配置定时器时钟源和重装/下溢值,使定时器的上溢/下溢频率为期望输出频率的 2倍。由交叉开关分配的定时器输出引脚应被配置为数字输出(见"18.端口输入/输出")。设置定时器的运行控制位 TRn 为 '1'将启动引脚电平切换。读定时器的切换输出状态位(TMRnCF.2)返回切换输出的状态,写定时器的切换输出状态位将产生强制输出。这在希望引脚从一个已知状态开始切换或在切换被停止时强制引脚进入所期望的状态时是很有用的。

方程 24.1 切换输出方式方波频率 (仅限于定时器 2 和定时器 4)

$$F_{sq} = \frac{F_{TCLK}}{2 \times (65536 - RCAPn)}$$

方程 24.1 适用于定时器被配置为向上或向下计数两种情况。

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	复位值
TFn	EXFn	-	-	EXENn	TRn	C/Tn	CP/RLn	00000000
位7	位6	位5	位4	位3	位2	位1	位0	可位寻址

SFR 地址: TMR2CN:0xC8; TMR3CN:0xC8; TMR4CN:0xC8 SFR 页: TMR2CN:页 0; TMR3CN: 页 1; TMR4CN: 页 2

位 7: TFn: 定时器 2、3 和 4 上溢/下溢标志

当定时器发生上溢(从 0xFFFF 到 0x0000)、下溢(从 RCAPnH:RCAPnL 中的值到 0xFFFF,自动重装载方式)或下溢(从 0x0000 到 0xFFFF,捕捉方式)时由硬件置位。当定时器中断被允许时,该位置 1 导致 CPU 转向定时器的中断服务程序。该位不能由硬件自动清 0,必须用软件清 0。

位 6: EXFn: 定时器 2、3 和 4 外部标志

当 TnEX 输入引脚的负跳变导致发生捕捉或重装载并且 EXENn 为逻辑 1 时,该位由硬件置位。在定时器中断被允许时,该位置'1'使 CPU 转向定时器的中断服务程序。该位不能由硬件自动清 0,必须用软件清 0。

位 5-4: 保留。

位 3: EXENn: 定时器 2、3 和 4 外部使能

使能 TnEX 上的负跳变触发捕捉、重载或控制计数器/定时器的计数方向(向上或向下计数)。如果 DCENn = 1, TnEX 决定定时器是向上计数还是向下计数 (在自动重装载方式)。如果 EXENn = 1, TnEX 应被配置为数字输入。0: TnEX 上的跳变被忽略。

1: TnEX 上的跳变导致一次捕捉、重装载或控制计数器/定时器的计数方向(向上或向下计数),具体如下:

<u>捕捉方式</u>: TnEX 上的负跳变导致 RCAPnH:RCAPnL 捕捉定时器的值。 自动重装载方式:

DCENn = 0: TnEX 上的负跳变导致定时器重装载并置位 EXFn 标志。 DCENn = 1: TnEX 上的逻辑电平控制定时器的计数方向(向上或向下)。

位 2: TRn: 定时器 2、3 和 4 运行控制

该位允许/禁止相应的定时器。

0: 定时器禁止。

1: 定时器允许并运行/计数。

位 1: C/Tn: 计数器/定时器功能选择

0: 定时器功能: 定时器由 TnM1:TnM0 (TMRnCF.4: TMRnCF.3) 定义的时钟 加 1。

1: 计数器功能: 定时器由外部输入引脚的负跳变加 1。

位 0: CP/RLn: 捕捉/重载选择

该位选择定时器工作在捕捉方式还是自动重装载方式。

0: 定时器工作在自动重装载方式。

1: 定时器工作在捕捉方式。

图 24.13 TMRnCN: 定时器 2、3 和 4 控制寄存器

	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	复位值
Ī	-	-	-	TnM1	TnM0	TOGn	TnOE	DCENn	00000000
	位7	位6	位5	位4	位3	位2	位1	位0	_

SFR 地址: TMR2CF:0xC9; TMR3CF:0xC9; TMR4CF:0xC9 SFR 页: TMR2CF:页 0; TMR3CF: 页 1; TMR4CF: 页 2

位 7-5: 保留。

位 4-3: TnM1 和 TnM0: 定时器时钟方式选择位

> 这些位用于选择定时器的时钟源。时钟源可以是:系统时钟(SYSCLK)、 SYSCLK/2、SYSCLK/12 或连到 Tn (端口引脚)的外部时钟信号/8。时钟源选 择如下:

00: SYSCLK/12

01: SYSCLK

10: 外部时钟/8

11: SYSCLK/2

TOGn: 切换输出状态位 位 2:

> 当定时器被用于切换一个端口引脚电平时,该位用于读引脚输出状态,或向该 位写时产生强制输出。

位 1: TnOE: 定时器输出使能位

该位使能定时器在对应外部端口引脚上输出50%占空比信号的功能。

注: 定时器按如下配置产生方波输出:

CP/RLn = 0

C/Tn = 0 TnOE = 1

装载 RCAPnH:RCAPnL。

配置端口引脚以输出方波。

0: 电平切换输出在为定时器被分配的端口引脚不可用。

1: 电平切换输出在为定时器被分配的端口引脚可用。

位 0: DCENn: 减计数使能位

该位使能定时器的向上或向下计数功能,计数方向由 TnEX 的状态决定。

0: 定时器向上计数,与 TnEX 的状态无关。

1: 定时器可以向上计数,也可以向下计数,取决于 TnEX 的状态。

如果 TnEX = 0, 定时器向下计数。 如果 TnEX = 1, 定时器向上计数

图 24.14 TMRnCF: 定时器 2、3 和 4 配置寄存器

R/W	复位值							
								00000000
位7	位6	位5	位4	位3	位2	位1	位0	<u> </u>

SFR 地址: RCAP2L:0xCA; RCAP3L:0xCA; RCAP4L:0xCA SFR 页: RCAP2L:页 0; RCAP3L: 页 1; RCAP4L: 页 2

位 7-0: RCAPnL: 定时器 2、3 和 4 捕捉寄存器的低字节

当定时器被配置为捕捉方式时,RCAPnL 寄存器捕捉定时器的低字节。当定时器被配置为自动重装载方式时,它保存重载值的低字节。

图 24.15 RCAPnL: 定时器 2、3 和 4 捕捉寄存器低字节

R/W	复位值							
								00000000
位7	位6	位5	位4	位3	位2	位1	位0	

SFR 地址: RCAP2H:0xCB; RCAP3H:0xCB; RCAP4H:0xCB SFR 页: RCAP2H:页 0; RCAP3H: 页 1; RCAP4H: 页 2

位 7-0: RCAPnH: 定时器 2、3 和 4 捕捉寄存器的高字节

当定时器被配置为捕捉方式时,RCAPnH 寄存器捕捉定时器的高字节。当定时器被配置为自动重装载方式时,它保存重载值的高字节。

图 24.16 RCAPnH: 定时器 2、3 和 4 捕捉寄存器高字节

R/W	复位值							
								00000000
位7	位6	位5	位4	位3	位2	位1	位0	

SFR 地址: TMR2L:0xCC; TMR3L:0xCC; TMR4L:0xCC SFR 页: TMR2L:页 0; TMR3L:页 1; TMR4L:页 2

位 7-0: TMRnL: 定时器 2、3 和 4 的低字节

TMRnL 寄存器保存 16 位定时器 2、3 和 4 的低字节。

图 24.17 TMRnL: 定时器 2、3 和 4 低字节

R/W	复位值							
								00000000
位7	位6	位5	位4	位3	位2	位1	位0	

SFR 地址: TMR2H:0xCD; TMR3H:0xCD; TMR4H:0xCD SFR 页: TMR2H:页 0; TMR3H: 页 1; TMR4H: 页 2

位 7-0: TMRnH: 定时器 2、3 和 4 的高字节

TMRnH 寄存器保存 16 位定时器 2、3 和 4 的高字节。

图 24.18 TMRnH: 定时器 2、3 和 4 高字节

25. 可编程计数器阵列

可编程计数器阵列(PCA0)提供增强的定时器功能,与标准8051计数器/定时器相比,它需要较少的CPU干预。PCA0包含一个专用的16位计数器/定时器和6个16位捕捉/比较模块。每个捕捉/比较模块有其自己的I/O线(CEXn)。当被允许时,I/O线通过交叉开关连到端口I/O(见"18.1 端口0-端口3和优先级交叉开关译码器")。计数器/定时器由一个可编程的时基信号驱动,时基信号有六个输入源:系统时钟、系统时钟/4、系统时钟/12、外部振荡器时钟源8分频、定时器0溢出、ECI线上的外部时钟信号。每个捕捉/比较模块可以被编程为独立工作在下面的6种工作方式之一:边沿触发捕捉、软件定时器、高速输出、频率输出、8位PWM或16位PWM(25.2节对每种方式进行说明)。对PCA的44和控制是通过系统控制器的特殊功能寄存器来实现的。PCA的基本原理框图示于图25.1。




图 25.1 PCA 原理框图

25.1 PCA 计数器/定时器

16 位的 PCA 计数器/定时器由两个 8 位的 SFR 组成: PCA0L 和 PCA0H。PCA0H 是 16 位计数器/定时器的高字节 (MSB),而 PCA0L 是低字节 (LSB)。在读 PCA0L 的同时自动将 PCA0H 的值锁存到一个"瞬像(或快照)"寄存器,然后可以访问"瞬像"寄存器读 PCA0H 的值。先读 PCA0L寄存器可以保证正确地读取整个 16 位 PCA0 的计数值。读 PCA0H或 PCA0L不影响计数器工作。PCA0MD寄存器中的 CPS2-CPS0 位用于选择 PCA 计数器/定时器的时基信号,如表 25.1 所示。

当计数器/定时器溢出时(从 0xFFFF 到 0x0000),PCA0MD 中的计数器溢出标志(CF)被置为逻辑 1 并产生一个中断请求(如果 CF 中断被允许)。将 PCA0MD 中 ECF 位设置为逻辑 1 即可允许 CF 标志产生中断请求。当 CPU 转向中断服务程序时,CF 位不能被硬件自动清除,必须用软件清 0。(注意:要使 CF 中断得到响应,必须先总体允许 PCA0 中断。通过将 EA 位(IE.7)和 EPCA0 位(EIE1.3)设置为逻辑 1 来总体允许 PCA0 中断。)清除 PCA0MD 寄存器中的 CIDL 位将允许 PCA 在微控制器内核处于空闲方式时继续正常工作。

CPS2	CPS1	CPS0	时间基准
0	0	0	系统时钟 12 分频
0	0	1	系统时钟 4 分频
0	1	0	定时器 0 溢出
0	1	1	ECI 负跳变(最大速率 = 系统时钟频率/4)
1	0	0	系统时钟
1	0	1	外部振荡源8分频(与系统时钟同步)

表 25.1. PCA 时基输入选择




图 25.2 PCA 计数器/定时器原理框图

25.2 捕捉/比较模块

每个模块都可被配置为独立工作,有六种工作方式:边沿触发捕捉、软件定时器、高速输出、 频率输出、8位脉宽调制器和16位脉宽调制器。每个模块在CIP-51系统控制器中都有属于自己的特殊 功能寄存器(SFR)。这些寄存器用于配置模块的工作方式和与模块交换数据。

PCA0CPMn寄存器用于选择PCA捕捉/比较模块的工作方式,表25.2概述了模块工作在不同方式 时这些寄存器各个位的设置情况。置'1'PCA0CPMn寄存器中的ECCFn位将允许模块的CCFn中断。 注意:要使单独的CCFn中断得到响应,必须先整体允许PCA0中断。通过将EA位(IE.7)和EPCA0 位(EIE1.3)设置为逻辑1来整体允许PCA0中断。PCA0中断配置的详细信息见图25.3。

PWM16	ECOM	CAPP	CAPN	MAT	TOG	PWM	ECCF	工作方式
X	X	1	0	0	0	0	X	用CEXn的正沿触发捕捉
X	X	0	1	0	0	0	X	用CEXn的负沿触发捕捉
X	X	1	1	0	0	0	X	用 CEXn 的电平变化触发 捕捉
X	1	0	0	1	0	0	X	软件定时器
X	1	0	0	1	1	0	X	高速输出
X	1	0	0	0	1	1	X	频率输出
0	1	0	0	0	0	1	0	8位脉冲宽度调制器
1	1	0	0	0	0	1	0	16 位脉冲宽度调制器

表 25.2. PCA 捕捉/比较模块的 PCA0CPM 寄存器设置

X = 忽略

PCA 计数器/ 定时器溢出 ECCF0 PCA 模块 0 (IE. 7) (CCF0) PCA 模块 1 (CCF1) ECCF2 PCA 模块 2 (CCF2) PCA 模块 3 PCA 模块 4 (CCF4) PCA 模块 5

图 25.3 PCA 中断原理框图

25.2.1 边沿触发捕捉方式

在该方式,CEXn引脚上出现的有效电平变化导致PCA0捕捉PCA0计数器/定时器的值并将其装入到对应模块的16位捕捉/比较寄存器(PCA0CPLn和PCA0CPHn)。PCA0CPMn寄存器中的CAPPn和CAPNn位用于选择触发捕捉的电平变化类型:低电平到高电平(正沿)、高电平到低电平(负沿)或任何一种变化(正沿或负沿)。当捕捉发生时,PCA0CN中的捕捉/比较标志(CCFn)被置为逻辑1并产生一个中断请求(如果CCF中断被允许)。当CPU转向中断服务程序时,CCFn位不能被硬件自动清除,必须用软件清0。




图 25.4 PCA 捕捉方式原理框图

注: CEXn引脚上输入信号的高电平或低电平至少要持续两个系统时钟周期才能确保被采样到。

25.2.2 软件定时器(比较)方式

在软件定时器方式,系统将PCA0计数器/定时器与模块的16位捕捉/比较寄存器(PCA0CPHn和PCA0CPLn)进行比较。当发生匹配时,PCA0CN中的捕捉/比较标志(CCFn)被置为逻辑1并产生一个中断请求(如果CCF中断被允许)。当CPU转向中断服务程序时,CCFn位不能被硬件自动清除,必须用软件清0。置'1'PCA0CPMn寄存器中的ECOMn和MATn位将使能软件定时器方式。

关于捕捉/比较寄存器的重要注意事项: 当向PCA0的捕捉/比较寄存器写入一个16位值时,应先写低字节。向PCA0CPLn的写入操作将清'0'ECOMn位;向PCA0CPHn写入时将置'1'ECOMn位。




图 25.5 PCA 软件定时器方式原理框图

25.2.3 高速输出方式

在高速输出方式,每当PCA的计数器与模块的16位捕捉/比较寄存器(PCA0CPHn和PCA0CPLn)发生匹配时,模块的CEXn引脚上的逻辑电平将发生改变。置'1' PCA0CPMn寄存器中的TOGn、MATn和ECOMn位将使能高速输出方式。

关于捕捉/比较寄存器的重要注意事项: 当向PCA0的捕捉/比较寄存器写入一个16位数值时,应 先写低字节。向PCA0CPLn的写入操作将清'0'ECOMn位;向PCA0CPHn写入时将置'1'ECOMn 位。




图 25.6 PCA 高速输出方式原理框图

25.2.4 频率输出方式

频率输出方式在与模块对应的CEXn引脚产生可编程频率的方波。捕捉/比较寄存器的高字节保持着输出电平改变前要计的PCA时钟数。所产生的方波的频率由方程25.1定义。

方程25.1 方波频率输出

$$F_{sqr} = \frac{F_{PCA}}{2 \times PCA \, 0CPHn}$$

注: PCA0CPHn寄存器中的值为0x00时,对于该方程则等价于256。

其中: F_{PCA} 是由PCA方式寄存器PCA0MD中的CPS2-0位选择的PCA时钟的频率。捕捉/比较模块的低字节与PCA0计数器的低字节比较; 两者匹配时,CEXn的电平发生改变,高字节中的偏移值被加到PCA0CPLn。通过置位PCA0CPMn寄存器中ECOMn、TOGn和PWMn位来使能频率输出方式。

关于捕捉/比较寄存器的重要注意事项: 当向PCA0的捕捉/比较寄存器写入一个16位值时,应先写低字节。向PCA0CPLn的写入操作将清'0'ECOMn位;向PCA0CPHn写入时将置'1'ECOMn位。




图 25.7 PCA 频率输出方式原理框图

25.2.5 8 位脉宽调制器方式

每个模块都可以独立地用于在对应的CEXn引脚产生脉宽调制(PWM)输出。PWM输出信号的 频率取决于PCA0计数器/定时器的时基。使用模块的捕捉/比较寄存器PCA0CPLn改变PWM输出信号 的占空比。当PCA0计数器/定时器的低字节(PCA0L)与PCA0CPLn中的值相等时,CEXn的输出为 高电平。当PCA0L中的计数值溢出时,CEXn输出被置为低电平(见图25.8)。当计数器/定时器的低 字节PCA0L溢出时(从0xFF到0x00),保存在计数器/定时器高字节(PCA0H)中的值被自动装入 PCA0CPLn,不需软件干预。置'1' PCA0CPMn寄存器中的ECOMn和PWMn位将使能8位脉冲宽度 调制器方式。8位PWM方式的占空比由方程25.2给出。

关于捕捉/比较寄存器的重要注意事项: 当向PCA0的捕捉/比较寄存器写入一个16位数值时,应 先写低字节。向PCA0CPLn的写入操作将清'0'ECOMn位;向PCA0CPHn写入时将置'1'ECOMn 位。

方程25.2 8位PWM的占空比

占空比 =
$$\frac{(256 - PCA0CPHn)}{256}$$

由方程25.2可知,最大占空比为100%(PCA0CPHn = 0),最小占空比为0.39%(PCA0CPHn = 0xFF)。可以通过清'0'ECOMn位产生0%的占空比。




图 25.8 PCA 的 8 位 PWM 方式原理框图

25.2.6 16 位脉宽调制器方式

每个PCAO模块都可以工作在16位PWM方式。在该方式下,16位捕捉/比较模块定义PWM信号低电平时间的PCAO时钟数。当PCAO计数器与模块的值匹配时,CEXn的输出被置为高电平;当计数器溢出时,CEXn输出被置为低电平。为了输出一个占空比可变的波形,新值的写入应与PCAO CCFn匹配中断同步。置'1'PCAOCPMn寄存器中的ECOMn、PWMn和PWM16n位将使能16位脉冲宽度调制器方式。为了输出一个占空比可变的波形,应将CCFn设置为逻辑'1'以允许匹配中断。16位PWM方式的占空比由方程25.3给出。

关于捕捉/比较寄存器的重要注意事项: 当向PCA0的捕捉/比较寄存器写入一个16位数值时,应 先写低字节。向PCA0CPLn的写入操作将清'0'ECOMn位;向PCA0CPHn写入时将置'1'ECOMn 位。

方程25.3 16位PWM的占空比

占空比 =
$$\frac{(65536 - PCA0CPn)}{65536}$$

由方程25.3可知,最大占空比为100% (PCA0CPn = 0),最小占空比为0.0015% (PCA0CPn = 0xFFFF)。可以通过清 '0' ECOMn位产生0%的占空比。




图 25.9 PCA 的 16 位 PWM 方式原理框图

25.3 PCA0 的寄存器说明

下面对与 PCA0 工作有关的特殊功能寄存器进行详细说明。

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	复位值
CF	CR	CCF5	CCF4	CCF3	CCF2	CCF1	CCF0	00000000
位7	位6	位5	位4	位3	位2	位1	位0	可位寻址

SFR 地址: 0xD8 SFR 页: 0

位 7: CF: PCA 计数器 / 定时器溢出标志

当 PCA0 计数器 / 定时器从 0xFFFF 到 0x0000 溢出时由硬件置位。在计数器 / 定时器溢出 (CF) 中断被允许时,该位置'1'将导致 CPU 转向 CF 中断服务程序。该位不能由硬件自动清 0,必须用软件清 0。

- 位 6: CR: PCA0 计数器 / 定时器运行控制
 - 该位允许/禁止PCA0计数器/定时器。
 - 0: 禁止 PCA0 计数器 / 定时器
 - 1: 允许 PCA0 计数器 / 定时器
- 位 5: CCF5: PCA0 模块 5 捕捉 / 比较标志

在发生一次匹配或捕捉时该位由硬件置位。当 CCF 中断被允许时,该位置'1'将导致 CPU 转向 CCF 中断服务程序。该位不能由硬件自动清 0,必须用软件 清 0。

- 位 4: CCF4: PCA0 模块 4 捕捉 / 比较标志
 - 在发生一次匹配或捕捉时该位由硬件置位。当 CCF 中断被允许时,该位置'1'将导致 CPU 转向 CCF 中断服务程序。该位不能由硬件自动清 0,必须用软件清 0。
- 位 3: CCF3: PCA0 模块 3 捕捉 / 比较标志

位 2: CCF2: PCA0 模块 2 捕捉 / 比较标志

在发生一次匹配或捕捉时该位由硬件置位。当 CCF 中断被允许时,该位置'1'将导致 CPU 转向 CCF 中断服务程序。该位不能由硬件自动清 0,必须用软件清 0。

位 1: CCF1: PCA0 模块 1 捕捉 / 比较标志

在发生一次匹配或捕捉时该位由硬件置位。当 CCF 中断被允许时,该位置'1'将导致 CPU 转向 CCF 中断服务程序。该位不能由硬件自动清 0,必须用软件清 0。

位 0: CCF0: PCA0 模块 0 捕捉 / 比较标志

在发生一次匹配或捕捉时该位由硬件置位。当 CCF 中断被允许时,该位置'1'将导致 CPU 转向 CCF 中断服务程序。该位不能由硬件自动清 0,必须用软件清 0。

图 25.10 PCA0CN: PCA 控制寄存器

SFR 地址: 0xD9 SFR 页: 0

位 7: CIDL: PCA0 计数器 / 定时器空闲控制

规定 CPU 空闲方式下的 PCA0 工作方式。

0: 当系统控制器处于空闲方式时, PCA0 继续正常工作。

1: 当系统控制器处于空闲方式时, PCA0 停止工作。

位 6-4: 未用。读=000b,写=忽略。

位 3-1: CPS2-CPS0: PCA0 计数器 / 定时器脉冲选择

这些位选择 PCA0 计数器的时基。

CPS2	CPS1	CPS0	时间基准
0	0	0	系统时钟 12 分频
0	0	1	系统时钟 4 分频
0	1	0	定时器 0 溢出
0	1	1	ECI 负跳变(最大速率 = 系统时钟/4)
1	0	0	系统时钟
1	0	1	外部时钟 8 分频*
1	1	0	保留
1	1	1	保留

位 0: ECF: PCA 计数器 / 定时器溢出中断允许

该位是 PCA0 计数器 / 定时器溢出 (CF) 中断的屏蔽位。

0: 禁止 CF 中断。

1: 当 CF (PCA0CN.7) 置位时,允许 PCA0 计数器 / 定时器溢出中断请求。

*注:外部时钟/8与系统时钟同步,其频率必须小于或等于系统时钟频率。

图 25.11 PCA0MD: PCA0 方式寄存器

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	复位值
PWM16n	ECOMn	CAPPn	CAPNn	MATn	TOGn	PWMn	ECCFn	00000000
位7	位6	位5	位4	位3	位2	位1	位0	_

SFR 地址: PCA0CMP0:0xDA; PCA0CMP1:0xDB; PCA0CMP2:0xDC; PCA0CMP3:0xDD; PCA0CMP4:0xDE; PCA0CMP5:0xDF SFR 页: PCA0CMP0:页 0; PCA0CMP1:页 0; PCA0CMP2:页 0; PCA0CMP3:页 0; PCA0CMP4:页 0; PCA0CMP5:页 0;

位 7: PWM16n: 16 位脉冲宽度调制使能

当脉冲宽度调制方式被使能时(PWMn=1),该位选择16位方式。

0: 选择 8 位 PWM。

1: 选择 16 位 PWM。

位 6: ECOMn: 比较器功能使能

该位使能 / 禁止 PCA0 模块 n 的比较器功能。

0: 禁止。

1: 使能。

位 5: CAPPn: 正沿捕捉功能使能

该位使能 / 禁止 PCA0 模块 n 的正边沿捕捉。

0: 禁止。

1: 使能。

位 4: CAPNn: 负沿捕捉功能使能

该位使能 / 禁止 PCA0 模块 n 的负边沿捕捉。

0: 禁止。

1: 使能。

位 3: MATn: 匹配功能使能

该位使能 / 禁止 PCA0 模块 n 的匹配功能。如果被使能,当 PCA0 计数器与一个模块的捕捉 / 比较寄存器匹配时,PCA0MD 寄存器中的 CCFn 位置位。

0: 禁止。

1: 使能。

位 2: TOGn: 电平切换功能使能

该位使能 / 禁止 PCA0 模块 n 的电平切换功能。如果被使能,当 PCA0 计数器与一个模块的捕捉 / 比较寄存器匹配时,CEXn 引脚的逻辑电平切换。如果PWMn 位也被置为逻辑'1',则模块工作在频率输出方式。

0: 禁止。

1: 使能。

位 1: PWMn: 脉宽调制方式使能

该位使能 / 禁止 PCA0 模块 n 的 PWM 功能。如果被使能,CEXn 引脚输出脉冲宽度调制信号。如果 PWM16n 为逻辑'0',使用 8位 PWM 方式;如果 PWM16n 为逻辑'1',使用 16位方式。如果 TOGn 位也被置为逻辑'1',则模块工作在频率输出方式。

0: 禁止。

1: 使能。

位 0: ECCFn: 捕捉 / 比较标志中断允许

该位设置捕捉/比较标志(CCFn)的中断屏蔽。

0: 禁止 CCFn 中断

1: 当 CCFn 位被置 1 时,允许捕捉/比较标志的中断请求。

图 25.12 PCA0CPMn: PCA0 捕捉 / 比较寄存器

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	_ 复位值
								00000000
位7	位6	位5	位4	位3	位2	位1	位0	
							SFR 地址: SFR 页:	0xF9 0
位 7-0:				け器的低字 Α0 计数器		的低字节	(LSB) _o	

图 25.13 PCA0L: PCA0 计数器 / 定时器低字节

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	复位值 00000000
位7	位6	位5	位4	位3	位2	位1	位0	
							SFR 地址: SFR 页:	0xFA 0
位 7-0:		PCA0 计数	的高字节	(MSB).				

图 25.14 PCA0H: PCA0 计数器 / 定时器高字节

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	复位值	
								00000000	
位7	位6	位5	位4	位3	位2	位1	位0		
	PCA0CPL0:0xFI PCA0CPL0:页 0	*	,						
位 7-0: PCA0CPLn: PCA0 捕捉模块低字节									
PCA0CPLn 寄存器保存 16 位捕捉模块 n 的低字节 (LSB)。									

图 25.15 PCA0CPLn: PCA 捕捉模块低字节

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	复位值	
								00000000	
位7	位6	位5	位4	位3	位2	位1	位0	<u> </u>	
SFR 地址: PC SFR 页: PC	A0CPH0:0xFC A0CPH0:页 0;					*			
位 7-0:	位 7-0: PCA0CPHn: PCA0 捕捉模块高字节 PCA0CPHn 寄存器保存 16 位捕捉模块 n 的高字节(MSB)。								

图 24.16 PCA0CPHn: PCA0 捕捉模块高字节

26. JTAG (IEEE 1149.1)

每个 MCU 都有一个片内 JTAG 接口和逻辑,提供生产和在系统测试所需要的边界扫描功能,支持闪存的读和写操作以及非侵入式在系统调试。MCU 中的 JTAG 接口完全符合 IEEE 1149.1 规范。关于测试接口和边界扫描结构方面的详细信息请参见该规范。在 IEEE 1149.1 规范的测试接口和操作部分介绍了如何访问 JTAG 指令寄存器(IR)和数据寄存器(DR)。

JTAG 接口使用 MCU 上的四个专用引脚,它们是: TCK、TMS、TDI 和 TDO。

通过 16 位的 JTAG 指令寄存器 (IR) 可以发出图 26.1 所示的 8 种指令。MCU 中有三个与 JTAG 边界扫描相关的数据寄存器和四个与 FLASH 读/写操作相关的寄存器。




图 26.1 IR: JTAG 指令寄存器

26.1 边界扫描

边界扫描路径中的数据寄存器是一个 126 位 (C8051F060/2/4/6) 或 118 位 (C8051F061/3/5/7) 的移位寄存器。通过执行 EXTEST 和 SAMPLE 命令,边界数据寄存器(DR)能提供对所有器件引 脚以及 SFR 总线和弱上拉功能的控制和观察。

表 26.1 边界数据寄存器位定义(C8051F060/2/4/6)

EXTEST 支持捕捉和更新两种操作,而 SAMPLE 只执行捕捉操作。

位	操作	目标
0	捕捉	来自 MCU 的复位使能
U	更新	去/RST 引脚的复位使能
1	捕捉	来自/RST 引脚的复位输入
1	更新	未使用
2	捕捉	去引脚的 CANRX 输出使能
2	更新	去引脚的 CANRX 输出使能
3	捕捉	来自引脚的 CANRX 输入
3	更新	CANRX 输出到引脚
4	捕捉	去引脚的 CANTX 输出使能
4	更新	去引脚的 CANTX 输出使能
5	捕捉	来自引脚的 CANTX 输入
3	更新	去引脚的 CANTX 输出
6	捕捉	来自 XTAL1 引脚的外部时钟
O	更新	未使用
7	捕捉	来自 MCU 的弱上拉使能
/	更新	去端口引脚的弱上拉使能
8,10,12,14,16,	捕捉	来自 MCU 的 P0.n 输出使能(如 Bit8=P0.0, Bit10=P0.1 等)
18,20,22	更新	去引脚的 P0.n 输出使能(如 Bit8=P0.0oe, Bit10=P0.1oe 等)
9,11,13,15,17,	捕捉	来自引脚的 P0.n 输入(如 Bit9=P0.0, Bit11=P0.1 等)
19,21,23	更新	P0.n 输出到引脚(如 Bit9=P0.0, Bit11=P0.1 等)
24,26,28,30,32,	捕捉	来自 MCU 的 P1.n 输出使能
34,36,38	更新	去引脚的 P1.n 输出使能
25,27,29,31,33,	捕捉	来自引脚的 P1.n 输入
35,37,39	更新	P1.n 输出到引脚
40,42,44,46,48,	捕捉	来自 MCU 的 P2.n 输出使能
50,52,54	更新	去引脚的 P2.n 输出使能
41,43,45,47,49,	捕捉	来自引脚的 P2.n 输入
51,53,55	更新	P2.n 输出到引脚
56,58,60,62,64,	捕捉	来自 MCU 的 P3.n 输出使能
66,68,70	更新	去引脚的 P3.n 输出使能
57,59,61,63,65,	捕捉	来自引脚的 P3.n 输入
67,69,71	更新	P3.n 输出到引脚

C8051F060/1/2/3/4/5/6/7 高速混合信号 ISP FLASH 微控制器

表 26.1 边界数据寄存器位定义(续)

72,74,76	捕捉	来自 MCU 的 P4.n 输出使能(P4.5, P4.6, P4.7)
72,74,70	更新	去引脚的 P4.n 输出使能 (P4.5, P4.6, P4.7)
73,75,77	捕捉	来自引脚的 P4.n 输入 (P4.5, P4.6, P4.7)
13,13,11	更新	P4.n 输出到引脚(P4.5, P4.6, P4.7)
78,80,82,84,86,	捕捉	来自 MCU 的 P5.n 输出使能
88,90,92	更新	去引脚的 P5.n 输出使能
79,81,83,85,87,	捕捉	来自引脚的 P5.n 输入
89,91,93	更新	P5.n 输出到引脚
94,96,98,100,	捕捉	来自 MCU 的 P6.n 输出使能
102,104,106,108	更新	去引脚的 P6.n 输出使能
95,97,99,101,	捕捉	来自引脚的 P6.n 输入
103,105,107,109	更新	P6.n 输出到引脚
110,112,114,116,	捕捉	来自 MCU 的 P7.n 输出使能
118,120,122,124	更新	去引脚的 P7.n 输出使能
111,113,115,117,	捕捉	来自引脚的 P7.n 输入
119,121,123,125	更新	P7.n 输出到引脚

表 26.2 边界数据寄存器位定义(C8051F061/3/5/7)

EXTEST 支持捕捉和更新两种操作,而 SAMPLE 只执行捕捉操作。

位	操作	目标					
0	捕捉	未使用					
U	更新	未使用					
1	捕捉	未使用					
1	更新	未使用					
2	捕捉	去引脚的 CANRX 输出使能					
2	更新	去引脚的 CANRX 输出使能					
3	捕捉	来自引脚的 CANRX 输入					
3	更新	CANRX 输出到引脚					
4	捕捉	去引脚的 CANTX 输出使能					
4	更新	去引脚的 CANTX 输出使能					
5	捕捉	来自引脚的 CANTX 输入					
3	更新	去引脚的 CANTX 输出					
6	捕捉	来自 XTAL1 引脚的外部时钟					
O	更新	未使用					
7	捕捉	来自 MCU 的弱上拉使能					
/	更新	去端口引脚的弱上拉使能					
8,10,12,14,16,	捕捉	来自 MCU 的 P0.n 输出使能(如 Bit8=P0.0, Bit10=P0.1 等)					
18,20,22	更新	去引脚的 P0.n 输出使能(如 Bit8=P0.0oe, Bit10=P0.1oe 等)					
9,11,13,15,17,	捕捉	来自引脚的 P0.n 输入(如 Bit9=P0.0, Bit11=P0.1 等)					
19,21,23	更新	P0.n 输出到引脚(如 Bit9=P0.0, Bit11=P0.1 等)					
24,26,28,30,32,	捕捉	来自 MCU 的 P1.n 输出使能					
34,36,38	更新	去引脚的 P1.n 输出使能					
25,27,29,31,33,	捕捉	来自引脚的 P1.n 输入					
35,37,39	更新	P1.n 输出到引脚					
40,42,44,46,48,	捕捉	来自 MCU 的 P2.n 输出使能					
50,52,54	更新	去引脚的 P2.n 输出使能					
41,43,45,47,49,	捕捉	来自引脚的 P2.n 输入					
51,53,55	更新	P2.n 输出到引脚					
56,58,60,62,64, 66,68,70	捕捉	来自 MCU 的 P3.n 输出使能					
	更新	去引脚的 P3.n 输出使能					
57,59,61,63,65,	捕捉	来自引脚的 P3.n 输入					
67,69,71	更新	P3.n 输出到引脚					

表 25.1 边界数据寄存器位定义(续)

26.1.1 EXTEST 指令

通过 IR 进入 EXTEST 指令。边界数据寄存器提供对所有器件引脚以及弱上拉功能的控制和观察。去片内逻辑的所有输入都被设置为逻辑'1'。

26.1.2 SAMPLE 指令

通过 IR 进入 SAMPLE 指令。边界数据寄存器提供对扫描路径锁存器的观察和预置。

26.1.3 BYPASS 指令

通过 IR 进入 BYPASS 指令。它提供对标准 JTAG 旁路数据寄存器的访问。

26.1.4 IDCODE 指令

通过 IR 进入 IDCODE 指令。它提供对 32 位器件 ID 寄存器的访问。




图 26.2 DEVICEID: JTAG 器件 ID 寄存器

26.2 FLASH 编程命令

通过 JTAG 接口可以直接对 FLASH 存储器编程,编程时要使用 FLASH 控制、FLASH 数据、FLASH 地址和 FLASH 定时寄存器。这些间接数据寄存器是通过 JTAG 指令寄存器访问的。对间接数据寄存器进行读和写操作时,首先要在 IR 寄存器中设置正确的数据寄存器地址。每次读或写都是通过向所选择的数据寄存器写入适当的间接操作码(IndOpCode)来启动的。输入到该寄存器的命令具有如下格式:

19:18	17:0			
IndOpCode	WriteData(待写数据)			

IndOpCode: 这些位根据下表来设置要执行的操作:

IndOpCode	操作		
0x	查询		
10	读		
11	写		

查询操作用于检查下面将要介绍的 Busy(忙)位。查询操作执行一次 Capture_DR(数据寄存器捕捉),但不允许 Update_DR(数据寄存器更新)操作。由于更新操作被禁止,查询操作只进行一个二进制位的移入/移出。

读操作启动一次对由 DRAdress 寻址的寄存器的读取。只需向间接寄存器移入两位即可启动读操作。在读操作被启动后,必须通过查询 Busy 位来确定该操作何时完成。

写操作启动一次对由 DRAdress 寻址的寄存器的写入,写入数据为 WriteData。可以写任何数据 长度不超过 18 位的寄存器。如果待写寄存器的数据不足 18 位,应对位于 WriteData 字段的数据进 行左对齐,即 MSB 应占据位 17。这就允许以较少的 JTAG 时钟周期对较短的寄存器进行写入。例 如,只需进行 10 次移位即可完成对一个 8 位寄存器的写入。在写操作被启动后,必须通过查询 Busy 位来确定何时能启动下一次操作。在读或写操作正在进行时,不应改变指令寄存器中的内容。

从间接数据寄存器输出的数据具有如下格式:

19	18:1	0
0	ReadData(读出的数据)	Busy (忙)

Busy 位指示当前操作是否完成。它在操作被启动后变高,在操作完成后变低。在 Busy 为高时,读和写命令均被忽略。实际上,如果需要在查到 Busy 位为低电平之后进行另一次读或写操作,则下一操作的 JTAG 写可以在查询 Busy 位是否为低电平时进行。该操作将被忽略,直到 Busy 位变低为止,此时将启动新操作。该位处于最低位(位 0),只需移位一次即可对其查询。当等待一个读操作完成而 Busy 位为 0 时,可以移出后面的 18 位以得到结果数据。ReadData(读出的数据)总是右对齐的,这就允许以较少的移位次数读取长度小于 18 位的寄存器。例如,只需进行 9 次移位(Busy + 8 位)即可得到一次字节读的结果。

								复位值
SFLE	WRMD2	WRMD1	WRMD0	RDMD3	RDMD2	RDMD1	RDMD0	00000000
位7	位6	位5	位4	位3	位2	位1	位0	=

该寄存器决定 FLASH 接口逻辑对读/写 FLASHDAT 寄存器的操作如何响应。

位 7: SFLE: 临时 FLASH 存储器访问允许。

当该位被置 1 时,FLASH 的读和写操作将指向两个 128 字节的 FLASH 临时存储扇区。当 SFLE 被设置为逻辑'1'时,不应访问 0x00 – 0xFF 以外的地址范围(地址 0x400 例外,它可被用于同时擦除这两个临时区)。对该地址范围以外的地址进行读/写可能产生不可预料的结果。

- 0: 访问 FLASH 时将访问 128K 字节的程序/数据 FLASH 扇区。
- 1: 访问 FLASH 时将访问两个 128 字节的临时存储器扇区。
- 位 6-4: WRMD2-0: 写方式选择

写方式选择位控制 FLASH 接口逻辑对写 FLASHDAT 寄存器的操作如何响应, 其值意义如下:

- 000: 一个 FLASHDAT 写操作替换 FLASHDAT 寄存器中的数据, 否则忽略。
- 001: 一个 FLASHDAT 写操作启动对存储器的写入,写入地址由 FLASHADR 寄存器给出。FLASHADR 在操作完成后增 1。
- 010: 一个 FLASHDAT 写操作启动对一个 FLASH 页的擦除, FLASHADR 寄存器给出待擦页内的一个地址。对于擦除操作, FLASHDAT 中的值必须是 0xA5。FLASHADR 不受影响。如果 FLASHADR = 0x7BFE 0x7BFF,则整个用户空间将被擦除(即除保留区 0x7C00 ~ 0x7FFF 外的整个 FLASH 存储器)。

(所有其它 WRMD2-0 值保留。)

位 3-0: RDMD3-0: 读方式选择位

读方式选择位控制 FLASH 接口逻辑对读 FLASHDAT 寄存器的操作如何响应, 其值意义如下:

- 0000: 一个 FLASHDAT 读操作提供位于 FLASHDAT 寄存器中的数据,否则 忽略。
- 0001: 如果没有其它操作正在执行,一个 FLASHDAT 读操作启动对存储器的 字节读,待读字节的地址由 FLASHADR 寄存器给出。该方式用于块读。
- 0010: 如果没有其它操作正在执行,并且前一次读操作的数据已经被从 FLASHDAT 中读出,则 FLASHDAT 读操作启动对存储器的字节读,待 读字节的地址由 FLASHADR 寄存器给出。该方式允许不启动额外读操 作进行单字节读(或块中的最后一个字节)。

(所有其它 RDMD3-0 值保留。)

图 26.3 FLASHCON: JTAG FLASH 控制寄存器



图 26.4 FLASHDAT: JTAG FLASH 数据寄存器




图 26.5 FLASHADR: JTAG FLASH 地址寄存器

26.3 调试支持

每个 MCU 内部都有 JTAG 和调试电路,可以通过 JTAG 接口使用安装在最终应用系统上的产品 MCU 进行非侵入式、全速、在系统调试。Silicon Lab 的调试系统支持观察和修改存储器和寄存器、断点和单步执行;不需要额外的目标 RAM、程序存储器或通信通道。在调试时,所有的模拟和数字外设都全功能正确运行(保持同步)。当 MCU 因单步执行或执行到断点而停机时,WDT 被禁止。

开发套件 C8051F060DK 适用于 C8051F06x 系列的所有 MCU,具有开发应用代码和进行在系统 调试所需要的全部硬件和软件。每个套件包括一个具有调试器和 8051 汇编器的集成开发环境(IDE)。 套件中还包括一个被称为串口适配器的 RS232 到 JTAG 的接口模块,还有一个安装有 C8051F060 的目标应用板。每个套件还包括所需电缆及墙装电源。

联系信息

Silicon Laboratories Inc.

4635 Boston Lane Austin, TX 78735

Tel: 1+(512) 416-8500 Fax: 1+(512) 416-9669

Toll Free: 1+(877) 444-3032 Email: mcuinfo@silabs.com Internet: www.silabs.com

新华龙电子有限公司

电话: 0755-83645240 83645242 83645244 83645251

技术支持: 0755-83645259

传真: 0755-83645243

地址:深圳市福田区华强北路现代之窗大厦 A 座 13F C 室(518013)

Email: sales@xhl.com.cn

Email: shenzhen@xhl.com.cn

网站: www.xhl.com.cn

技术支持: support-sz@xhl.com.cn