

# 8位CMOS单片微控制器GMS90系列数据手册

GMS90C31 GMS90C32 GMS90C51 GMS90C52 GMS97C51 GMS97C52 GMS90L31 GMS90L32 GMS90L51 GMS90L52 GMS97L51 GMS97L52

# 一、概述

### 1. 特点及逻辑图

GMS90C31/90C51/97C51

GMS90L31/90L51/97L51(低电压型)

与标准的8051微控制器完全兼容

适用于12/24/40MHz工作频率的型式

低电压型仅可用于12MHz

4K×8 (EP) ROM

128×8 RAM

64K外部程序存储器空间

64K外部数据存储器空间

四个8位端口

两个16位定时器/计数器

**USART** 

五个中断源,两个优先级


省电的空闲与掉电方式

快速脉冲编程算法

两级程序存储器锁定

2.7伏低电压型可供使用

P-DIP-40, P-LCC-44, P-MQFP-44封装



GMS90C31/L31/C51/L51/97C51/97L51逻辑图

GMS90C32/90C52/97C52

GMS90L32/90L52/97L52(低电压型)

与标准的8052微控制器完全兼容

适用于12/24/40MHz工作频率的型式

低电压型仅可用于12MHz

8K×8 (EP) ROM

256×8 RAM

64K外部程序存储器空间

64K外部数据存储器空间

四个8位端口

三个16位定时器/计数器

USART

六个中断源,两个优先级


省电的空闲与掉电方式

快速脉冲编程算法

两级程序存储器锁定

2.7伏低电压型可供使用

P-DIP-40, P-LCC-44, P-MQFP-44封装



GMS90C32/L32/C52/L52/97C52/97L52逻辑图

# 2. GMS90系列选择指南


器件	(EP) ROM	RAM	频率	工作电压	兼容于
	(字节)	(字节)	(MHz)	(V)	
GMS90C31	-	128	12/24/40	5	Intel 80C31
GMS90C51	4K	128	12/24/40	5	Intel 80C51
GMS97C51	4K EPROM	128	12/24	5	Intel 87C51
GMS90C32 (GMS80C301)	-	256	12/24/40	5	Intel 80C32
GMS90C52 (GMS80C501)	8K	256	12/24/40	5	Intel 80C52
GMS97C52 (GMS80C701)	8K EPROM	256	12/24	5	Intel 87C52
GMS90L31	-	128	12	2.7/5	Philips 80CL31
GMS90L51	4K	128	12	2.7/5	Philips 80CL51
*GMS97L51	4K EPROM	128	12	2.7/5	-
GMS90L32	-	256	12	2.7/5	Philips 80CL32
GMS90L52	8K	256	12	2.7/5	Intel 80L52
*GMS97L52	8K EPROM	256	12	2.7/5	Intel 87L52

注\*:97年第4季度开发。




# 二、引脚排列及引脚功能

### 1. 引脚排列




40-P-DIP 引脚排列 (顶视图)



3



# 44-MQFP引脚排列(顶视图)



### 2. 引脚功能

表1

符号		引脚号		输入/输出	功能
	P-LCC-44	P-DIP-40	P-MQFP-44	1	
P1.0-P1.7	2-9	1-8	40-44,1-3	I/O	端口1 端口1是带内部上拉的8位双向I/O端口。被写成1的端口1引脚由内部上拉电阻拉至高电平且可用作为输入。作为输入端时,被外部拉低的端口1引脚将由于上拉而提供电流(直流特性中IIL)。引脚P1.0和P1.1也如此。
	2 3	1 2	40 41	I I	在程序存储器校验期间端口1也接收低地址字节。端口1也提供定时器2的另外功能。 P1.0/T2:定时器/计数器2外部计数输入 P1.1/T2EX:定时器/计数器2触发输入

表2

12.2				1	
符号		引脚号		输入/输出	功能
	P-LCC-44	P-DIP-40	P-MQFP-44		
P3.0-P3.7	11,13-19	10-17	5,7-13	I/O	端口3是带内部上拉的8位双向I/O端口。被写
					成1的端口3引脚由内部上拉电阻拉至高电
					平且可用作为输入。作为输入端时,被外部
					拉低的端口3引脚将由于上拉而提供电流
	11	10	5		(直流特性中Ⅰ፲)。如下所列,端口3也提供
	11	10	3		80C51系列的特有性能。
	13	11	7		P3.0/RxD接收器数据输入(异步)或串行接
	10		•		口0数据输入输出(同步)
	14	12	8		P3.1/TxD 发送器数据输出(异步)或串行
	15	13	9		接口0时钟输出(同步)
	16	14	10		P3.2/INT0 中断0输入/定时器0选通控制
	17	15	11		P3.3/INT1 中断1输入/定时器1选通控制
	18	16	12		P3.4/T0 计数器0输入
	4.0		4.0		P3.5/T1 计数器1输入
	19	17	13		P3.6/WR 写控制信号把来自端口0的数据
					字节锁入外部数据存储器
					P3.7/RD 读控制信号允许外部数据存储器
					至端口0
XTAL2	20	18	14		XTAL2
					来自反相振荡器放大器的输出



# 表3

符号		引脚号		输入/输出	功能
	P-LCC-44	P-DIP-40	P-MQFP-44		
XTAL1	21	19	15		XTAL1 至反相振荡器放大器的输入和至内部时钟产生电路的输入。 要从外部时钟源驱动器件,应驱动XTAL1,同时XTAL2保持不连接。因为至内部时钟电路的输入被除2(divide-by-two)触发器分低,所以对外部时钟信号的占空比没有要求。必须遵守交流特性中规定的最小和最大高低电平时间以及上升下降时间。
P2.0-P2.7	24-31	21-28	18-25	I/O	端口2是带内部上拉的8位双向I/O端口。被写成1的端口2引脚由内部上拉电阻拉至高电平且可用作为输入。作为输入端时,被外部拉低的端口2引脚将由于上拉而提供电流(直流特性中I <sub>IL</sub> )。在从外部程序存储器取出的期间和访问使用16位地址的外部数据存储器期间(MOVX @ DPTR),端口2发送高位地址字节。在此应用中,当发送1时它使用强内部上拉。在访问使用8位地址的外部数据存储器期间(MOVX @ Ri),端口2发送P2特殊功能寄存器的内容。
PSEN	32	29	26	0	Program Store Enable(程序存储使能) 当器件执行来自外部程序存储器的代码时, 读选通外部程序存储器。除了在每次访问外 部数据存储器的期间两次PSEN激活被跳过 外,每个机器周期PSEN被激活两次。在从 内部程序存储器取出的期间内PSEN不激 活。
RESET	10	9	4	I	RESET 当振荡器工作时,此引脚上高电平达两个机器周期将复位器件。至Vss的内部扩散电阻允许只使用接至Vcc的外部电容便可上电复位。



### 表4

符号		引脚号		输入/输出	功能
	P-LCC-44	P-DIP-40	P-MQFP-44		
ALE/PROG	33	30	27	O	Address Latch Enable/Program pulse(地址锁存允许/编程脉冲)在访问外部存储器期间内输出用于锁存低地址字节的脉冲。在正常工作方式下,ALE以振荡器频率1/6的不变速率发送,且可用于外部定时或时钟。注意,在每次访问外部数据存储器时跳过一个ALE脉冲。在EPROM编程期间,此引脚也作为编程脉冲输入端(PROG)
EA/Vpp	35	31	29	I	External Access Enable/Program Supply Voltage (外部访问允许/编程电源电压) 为了允许器件从位于0000H至1FFFH的外部程序存储器取出代码,EA必须外部保持低电平。如果EA保持高电平,那么除非程序计数器包含大于1FFFH(4K型式为0FFFH)的地址,否则器件将执行来自内部程序存储器的代码。在EPROM编程期间,此引脚也接收12.75V编程电源电压(Vpp)。
P0.0-P0.7	43-36	39-32	37-30	I/O	端口0 端口0是8位漏极开路双向I/O口。写成1的端口0引脚悬空且可用作高阻输入。在访问外部程序和数据存储器期间内,端口0也是多路复用的低位地址和数据总线。在此应用中,当发送1时它使用强内部上拉。在GMS87C51/80C701中,在编程校验期间内端口0也输出代码字节。在编程校验期间内,也需要外部上拉电阻。
Vss	22	20	16	-	电路地电位
Vcc	44	40	38	-	所有工作方式的电源端
N.C.	1,12,23,3 4	-	6,17,28,39	-	不连接

# 三、功能说明及方框图


### 1. 功能说明

GMS90系列与标准的8051微控制器系列完全兼容。

它与通用的8051系列兼容。同时保留通用的8051系列的所有结构和工作特性。

2. GMS90系列的方框图如图1所示





## 四、CPU及特殊功能寄存器

1. CPU

GMS90系列作为控制器和作为运算处理器都是有效的。它具有二进制和BCD运算的扩充能力以及良好的位处理 (bit-handling)能力。指令集能有效地使用程序存储器,该指令集包括44%的单字节、41%的双字节以及15%的三字节指令。晶体频率为12MHz时,58%的指令可在 $1.0~\mu$  s内执行。

#### 程序状态字寄存器PSW

	MSB							LSB	
位序号	7	6	5	4	3	2	1	0	
地址D0H	CY	AC	F0	RS1	RS0	OV	F1	P	PSW
PSW的复位	值是00	H.							

1:	立	功能
CY		进位标志
AC		辅助进位标志(用于BCD运算)
F0		通用 ( General Purpose ) 标志
RS1	RS0	寄存器组选择控制位
0	0	组0被选择,数据地址00H-07H
0	1	组1被选择,数据地址08H-0FH
1	0	组2被选择,数据地址10H-17H
1	I	组3被选择,数据地址18H-1FH
OV		溢出标志
F1		通用标志
P	•	奇偶校验标志 每一指令周期由硬件设置/清除以指示累加器中"1"位的奇/偶数,即偶校验

### 2. 特殊功能寄存器

除了程序计数器和四个通用寄存器组之外,所有的寄存器均归属于特殊功能寄存器的范围。

27个特殊功能寄存器(SFR)包括指针(pointer)以及在CPU与其它片内外围设备之间提供接口的寄存器。在SFR内还有128个可直接寻址的位。

所有的SFR列在表1、表2和表3中。

在表1中它们以其地址数字顺序列出。在表2中它们参照GMS90系列的功能块分组列出。表3说明SFR的内容。

#### 表1 按其地址数字顺序列出的特殊功能寄存器



Address	Register	Contents after Reset	Address	Register	Contents after Reset
80H 81H 82H 83H 84H 85H 85H	P0 <sup>1)</sup> SP DPL DPH reserved reserved reserved PCON	FFH 07H 00H 00H XXH <sup>2</sup> ) XXH <sup>2</sup> ) XXH <sup>2</sup> ) 0XXX000B <sup>2</sup> )	98 h 99 h 9 A h 9 B h 9 C h 9 D h 9 E h 9 F h	SCON <sup>1)</sup> SBUF reserved reserved reserved reserved reserved reserved	00H XXH <sup>2</sup> ) XXH <sup>2</sup> ) XXH <sup>2</sup> ) XXH <sup>2</sup> ) XXH <sup>2</sup> ) XXH <sup>2</sup> )
88H 89H 8AH 8BH 8CH 8DH 8EH 8FH	TCON <sup>1)</sup> TMOD TL0 TL1 TH0 TH1 reserved reserved	00 <sub>H</sub> 00 <sub>H</sub> 00 <sub>H</sub> 00 <sub>H</sub> 00 <sub>H</sub> 00 <sub>H</sub> XXH <sup>2)</sup> XXH <sup>2)</sup>	A0h A1h A2h A3h A4h A5h A6h	P2 <sup>1)</sup> reserved reserved reserved reserved reserved reserved reserved	FFH XXH <sup>2</sup> : XXH <sup>2</sup> : XXH <sup>2</sup> : XXH <sup>2</sup> : XXH <sup>2</sup> : XXH <sup>2</sup> : XXH <sup>2</sup> :
90H 91H 92H 93H 94H 95H 96H	P1 <sup>1)</sup> reserved reserved reserved reserved reserved reserved reserved	FFH 00H XXH <sup>2)</sup>	<b>A8</b> H A9H AAH ABH ACH ADH AEH AFH	reserved reserved reserved reserved reserved reserved reserved reserved	0X0000008 <sup>2)</sup> XXH <sup>2)</sup>

#### 续表1

Address	Register	Contents after Reset	Address	Register	Contents after Reset
ВОн	P3 <sup>1)</sup>	FFH	D8н	reserved	XXH <sup>2)</sup>
B1 <sub>H</sub>	reserved	XXH <sup>2)</sup>	D9н	reserved	XXH <sup>2)</sup> XXH <sup>2)</sup>
B2 <sub>H</sub>	reserved	XXH <sup>2)</sup>	DAH	reserved	XXH <sup>2)</sup>
ВЗн	reserved	XXH <sup>2)</sup>	DBH	reserved	XXH <sup>2)</sup>
В4н	reserved	XXH <sup>2)</sup>	DCH	reserved	XXH <sup>2)</sup>
В5н	reserved	XXH <sup>2)</sup>	DDH	reserved	XXH <sup>2)</sup>
В6н	reserved	XXH <sup>2)</sup>	DEH	reserved	XXH <sup>2)</sup>
В7н	reserved	FF <sub>H</sub> XXH <sup>2</sup> )	DFH	reserved	XXH <sup>2</sup> ) XXH <sup>2</sup> ) XXH <sup>2</sup> ) XXH <sup>2</sup> ) XXH <sup>2</sup> )
В8н	IP <sup>1)</sup>	XX0000008 <sup>2)</sup>	E0 <sub>H</sub>	ACC <sup>1)</sup>	00н
В9н	reserved	XX0000008	E1 <sub>H</sub>	reserved	00н ХХн <sup>2)</sup> ХХн <sup>2)</sup>
ВАн	reserved	XXH /	E2 <sub>H</sub>	reserved	XXH <sup>2)</sup>
ВВн	reserved	XXH20 XXH20 XXH20 XXH20 XXH20 XXH20 XXH20 XXH20	E3 <sub>H</sub>	reserved	XXH <sup>2</sup>
ВСн	reserved	XXH.2)	Е4н	reserved	XXH <sup>2)</sup>
ВОн	reserved	VV2)	Е5н	reserved	XXH <sup>2)</sup>
ВЕн	reserved	VV. (2)	Е6н	reserved	XXH <sup>2)</sup>
BFH	reserved	~~н	E7 <sub>H</sub>	reserved	XXH <sup>2</sup> ) XXH <sup>2</sup> ) XXH <sup>2</sup> ) XXH <sup>2</sup> ) XXH <sup>2</sup> )
СОн	reserved	XXH <sup>2)</sup> XXH <sup>2)</sup>	Е8н	reserved	XXH <sup>2)</sup> XXH <sup>2)</sup> XXH <sup>2)</sup> XXH <sup>2)</sup> XXH <sup>2)</sup> XXH <sup>2)</sup> XXH <sup>2)</sup> XXH <sup>2)</sup>
C1 <sub>H</sub>	reserved	XXH <sup>2)</sup>	Е9н	reserved	XXH <sup>2)</sup>
C2 <sub>H</sub>	reserved	XXH <sub>2</sub> )	EAH	reserved	XXH <sup>2)</sup>
C3 <sub>H</sub>	reserved	XXH2)	EBH	reserved	XXH <sub>2</sub> )
С4н	reserved	XXH <sub>2</sub> )	ECH	reserved	XXH2)
С5н	reserved	XXH <sub>21</sub>	ĘDн	reserved	XXH <sub>2</sub>
С6н	reserved	XXH2/	EEH	reserved	XXH <sub>2</sub> ,
С7н	reserved	XXH <sup>2</sup> ) XXH <sup>2</sup> ) XXH <sup>2</sup> ) XXH <sup>2</sup> ) XXH <sup>2</sup> ) XXH <sup>2</sup> ) XXH <sup>2</sup> )	EFH	reserved	XXH <sup>2)</sup>
С8н	T2CON	00н 3	F0 <sub>H</sub>	B <sup>1)</sup>	00H XXH <sup>2</sup> ) XXH <sup>2</sup> ) XXH <sup>2</sup> ) XXH <sup>2</sup> ) XXH <sup>2</sup> ) XXH <sup>2</sup> ) XXH <sup>2</sup> )
С9н	T2MOD	XXXXXXX0 <sub>B</sub> <sup>2)</sup>	F1 <sub>H</sub>	reserved	XXH <sup>2)</sup>
САн	RC2L	00н	F2 <sub>H</sub>	reserved	XXH2)
СВн	RC2H	00н	F3 <sub>H</sub>	reserved	XXH2)
CCH ·	TL2	00н	F4H	reserved	XXH2)
CDH	TH2	00H	F5 <sub>H</sub>	reserved	XXH2)
CEH	reserved	00H XXH <sup>2)</sup> XXH <sup>2)</sup>	F6 <sub>H</sub>	reserved	XXH2/
CFH	reserved	<u> </u>	F7 <sub>H</sub>	reserved	XXH <sup>2</sup>
D0 <sub>H</sub>	PSW <sup>1)</sup>	00 <sub>H</sub> XXH <sup>2)</sup> XXH <sup>2)</sup> XXH <sup>2)</sup> XXH <sup>2)</sup>	F8 <sub>H</sub>	reserved	XXH <sup>2)</sup>
D1 <sub>H</sub>	reserved	XXH2)	. F9н	reserved	XXH <sub>2</sub> )
D2 <sub>H</sub>	reserved	XXH2/	FAH	reserved	XXH2)
<b>D</b> 3н	reserved	XXH <sub>2</sub> /	FВн	reserved	XXH <sub>2</sub> )
D4н	reserved	XXH <sup>2</sup> /	FСн	reserved	XXH <sub>2</sub> )
D5 <sub>H</sub>	reserved	! XX⊔ <sup>2</sup> / !	FDH	reserved	XXH <sub>2</sub> )
D6 <sub>H</sub>	reserved	XXH <sup>2)</sup> XXH <sup>2)</sup>	FEH	reserved	XXH <sup>2)</sup>
D7 <sub>H</sub>	reserved	1 XX <sub>4</sub> ~/	FFH	reserved	XX <sub>11</sub> 2)



1):位可寻址(Bit-addressable)特殊功能寄存器

2):X表示数值不确定,地址被保留

表2 特殊功能寄存器

	6句行品			
功能块	符号	名称	地址	复位后的内容
CPU	ACC	累加器	E0H <sup>1)</sup>	00н
	В	B寄存器	F0H <sup>1)</sup>	00н
	DPH	数据指针,高字节	83н	00н
	DPL	数据指针,低字节	82н	00н
	PSW	程序状态字寄存器	D0H <sup>1)</sup>	00н
	SP	堆栈指针	81н	07н
中断系统	ΙE	中断允许寄存器	A8H <sup>1)</sup>	0X000000B <sup>2)</sup>
	IP	中断优先级寄存器	B8H <sup>1)</sup>	XX000000B <sup>2)</sup>
端口	P0	端口0	80H <sup>1)</sup>	FFн
	P1	端口1	90H <sup>1)</sup>	XXH <sup>3)</sup>
	P2	端口2	A0H <sup>1)</sup>	FFн
	Р3	端口3	B0H <sup>1)</sup>	FFн
串行通道	PCON <sup>2)</sup>	电源控制寄存器	87н	0XXX0000B <sup>2)</sup>
	SBUF	串行通道缓冲寄存器	99н	XXH <sup>3)</sup>
	SCON	串行通道0控制寄存器	98H <sup>1)</sup>	00н
定时器0/定时器1	TCON	定时器0/1控制寄存器	88H <sup>1)</sup>	00н
	TH0	定时器(),高字节	8Сн	00н
	TH1	定时器1,高字节	8DH	00н
	TL0	定时器(),低字节	8Ан	00н
	TL1	定时器1,低字节	8Вн	00н
	TMOD	定时器方式寄存器	89н	00н
定时器2	T2CON	定时器2控制寄存器	C8H <sup>1)</sup>	00н
	T2MOD	定时器2方式寄存器	С9н	00н
	RC2H	定时器2重装俘获(Reload Capture)寄存器,	СВн	00н
		高字节		
	RC2L	定时器2重装俘获寄存器,低字节	САн	00н
	TH2	定时器2,高字节	СДН	00н
	TL2	定时器2,低字节	ССн	00н
省电方式	PCON	电源控制寄存器	87н	0XXX0000B <sup>2)</sup>

1):位可寻址(Bit-addressable)特殊功能寄存器

2):因为其某些位也属于其他功能块,所以此特殊功能寄存器被重复列出

3):X表示数值不确定,地址被保留



### SFR的内容, SFR按数据顺序列出

	, , ,
Address	Register
80н	P0
81н	SP
82н	DPL
83н	DPH
87н	PCON
88н	TCON
89н	TMOD
8Ан	TLO
8Вн	TL1
8Сн	THO
8Dн	TH1
90н	P1
98н	SCON
99н	SBUF
АОн	P2
А8н	1E
В0н	P3
В8н	IP
С8н	T2CON
С9н	T2MOD

Bit7	6	5	4	3	2	. 1	0
		1	1	1		<u> </u>	<u></u>
	1	1		I		1	1
			1	!		I	
SMOD		· •	· •	GF1	GF0	PDE	IDLE
TF1	TR1	TFO	TR0	IE1	IT1	IE0	ITO
GATE	C/T	M1	MO	GATE	C/T	M1	MO
	I	1	1				1
	1		1	1		I	
			1	1		I	
	· · · · · · · · · · · · · · · · · · ·		1	·		l , ,	1
			·				
SM0	SM1	SM2	REN	TB8	RB8	· TI	RI
		1				l	
EA	-	ET2	ES	ET1	EX1	ET0	EX0
_	-	PT2	PS	PT1	PX1	PT0	PX0
TF2	EXF2	RCLK	TCLK	EXEN2	TR2	C/T2	CP/RL2
	-		•	-	•	·	DCEN

				SFR bit and byte addressable
1	 <del>-  </del>	<del></del>	 	SFR not bit addressable

-: this bit location is reserved

### 续表3

Address	Register
CAH	RC2L
СВн	RC2H
ССн	TL2
СДн	TH2
D0 <sub>H</sub>	PSW
ЕОн	ACC
F0н	В

Bit7	6	5	4	3	2	1	0
		· •	<u></u>	1			
		1	1	ļ			
		<u> </u>	1	-		L	
CY	AC	F0	RS1 .	RS0	OV	F1	P

SER not bit addressable								SFR bit and byte addressable
	5	<del></del>	 <del></del>	<del></del>		T	· ·	SFR not bit addressable

-: this bit location is reserved



### 五、定时器/计数器

### 1. 定时器/计数器0和1


可以按表4所列的四种工作方式使用定时器/计数器0和1:

表4 定时器/计数器0和1工作方式

方式	说 明		TMO	OD		输入时钟	
		Gate	C/T	M1	M0	内部	外部 ( max )
0	带除以32预定标器 (divide-by-32 prescaler)	X	X	0	0	$f_{OSC}/12\times32$	fosc/24×32
	的8位定时器/计数器						
1	16位定时器/计数器	X	X	0	1	$f_{OSC}/12$	f <sub>OSC</sub> /24
2	带8位自动重装的8位定时器/计数器	X	X	1	0	$f_{OSC}/12$	f <sub>OSC</sub> /24
	定时器/计数器0用作一个8位定时器/计数器						
3	和一个8位定时器	X	X	1	1	$f_{OSC}/12$	$f_{OSC}/23$
	定时器1停止						

在"定时器"功能中(C/T="0")寄存器每个机器周期被增量。因此计数速率是 $f_{OSC}/12$ 。

在"计数器"功能中,当其相应的外部输入引脚(P3.4/T0,P3.5/T1)上<u>有1至0的跳变</u>时,寄存器被增量。因为检测下降沿要两个机器周期,所以最大计数速率为 $f_{OSC}/24$ 。外部输入INTO和INTI(P3.2,P3.3)可被编程为起实现脉冲宽度测量作用的门。图2表示输入时钟逻辑。



#### 2. 定时器2

定时器2是具有增量/减量 ( up/down ) 计数特性的16位定时器/计数器。它可用作为定时器或事件计数器 ( event counter ) ,这由位C/T2 ( T2CON.1 ) 来选择。它具有如表5所示的三种工作方式。

表5 定时器/计数器2工作方式

হয় হ	是判备/II 数备/工作力式								
	7	T2CON		T2MOD	T2CON	P1.1/T2EX		斩	入时钟
方 式	RxCLK或	CP/RL2	TR2	DCEN	EXEN		注   释	内部	外部
	TxCLK								(P1.0/T2)
	0	0	1	0	0	X	溢出重装		
16位自动	0	0	1	0	1		重装触发器(下降沿)	f <sub>OSC</sub> /12	max
重装	0	0	1	1	X	0	减(Down)计数		f <sub>OSC</sub> /24
	0	0	1	1	X	1	增(Up)计数		
	0	1	1	X	0	X	16位定时器/计数器		
16位俘获							(仅增量计数)	f <sub>OSC</sub> /12	max
(capture)	0	1	1	X	1		俘获TH2,		f <sub>OSC</sub> /24
							TL2 RC2H, RC2L		
	1	X	1	X	0	X	无溢出(no overflow)		
波特率产							中断	f <sub>OSC</sub> /2	max
生器	1	X	1	X	1		要求(TF2)额外外部		f <sub>OSC</sub> /24
							中断("定时器2")		
关	X	X	0	X	X	X	定时器2停止	-	-

注: = 下降沿



### 六、串行接口

串行接口是全双工的且可用四种方式工作(一种同步方式,三种异步方式),如表6所示。利用表7给出的公式可以计算可能的波特率。

表6 USART工作方式

方式	SCON		波特率	说明			
	SM0 SM1						
0	0 0		f <sub>OSC</sub> /12	串行数据通过RxD出入。TxD输出移位时钟(shift			
				clock)。发送/接收8位(LSB在前)			
1	0	1	定时器1/2溢出速率	8位UART可发送(通过TxD)或接收(RxD)10位			
2	1 0		f <sub>OSC</sub> /32或f <sub>OSC</sub> /64	9位UART可发送(通过TxD)或接收(RxD)11位			
3	1 1		定时器1/2溢出速率	9位UART除可变波特率外,与方式2相同			

表7 计算波特率的公式

波特率来源于	接口方式	波特率
振荡器	0	f <sub>OSC</sub> /12
	2	$(2^{\text{SMOD}} \times f_{\text{OSC}})/64$
定时器1(16位定时器)	1,3	(2 <sup>SMOD</sup> ×定时器1溢出速率)/32
(带8位自动重装的8位定时器)	1,3	$(2^{\text{SMOD}} \times f_{\text{OSC}}) / (32 \times 12 \times (256 - \text{TH1}))$
定时器2	1,3	f <sub>OSC</sub> / (32 × (65536 - (RC2H, RC2L)))

### 七、中断系统

GMS90系列提供带有两个优先级的5或6个中断源。图3给出中断源的概述并说明请求与控制标志。




表8	中断源及其相应的中断矢量

源(请求标志)	矢量	矢量地址
RESET	复位	0000Н
IE0	外部中断0	0003H
TF0	定时器0中断	000BH
IE1	外部中断1	0013H
TF1	定时器1中断	001BH
R1+T1	串行口中断	0023H
TF2+EXF2	定时器2中断	002BH

低优先级中断本身可被高优先级中断所中断,但不会被另一个低优先级中断所中断。高优先级中断不会被任何其它中断源所中断。

如果同时接收到两个不同优先级别的请求,那么高优先级的请求将被响应。如果同时接收到相同优先级别的请求,那么内部的询问序列(polling sequence)将决定响应哪一个请求。于是如表9所示在每一个优先级别内具有由询问序列决定的次优先级结构(second priority structure)。

表9 中断优先内部级(Interrupt Priority-Within-Level)

	•	
中断源	优先级	
外部中断0,	IE0	盲
定时器0中断,	TF0	
外部中断1	IE1	
定时器1中断,	TF1	
串行通道 ,	R1+T1	$\downarrow$
定时器2中断	TF2 EXF2	低

### 八、省电方式

两种省电方式可供使用,即空闲方式(Idle Mode)和掉电方式(Power Down Mode)。

寄存器PCON的PDE和IDLE位分别选择掉电(Power Down)方式或空闲(Idle)方式。如果同时设置掉电方式和空闲方式,那么掉电方式优先。表10给出省电方式的综述。

表10 省电方式综述

方式	输入指令举例	通过下述方法退出	注释
空闲(Idle)方式	ORL PCON, #01H	— 允许中断	CPU选通关闭
		— 硬件复位	CPU状态寄存器保持其数据
			外围设备处于激活状态
掉电 ( Power-Down )	ORL PCON, #02H	硬件复位	振荡器停止 , 片内RAM和SFR的内容
方式			被保留(退出掉电方式意味着重新定
			义SFR的内容)

在掉电方式工作期间内可以减少Vcc以便使功耗为最小。但是,在调用掉电方式之前必须确保不减小Vcc;在结束掉电方式之前必须把Vcc恢复到其正常工作电平。结束掉电方式的复位信号也重新启动振荡器。在Vcc恢复到其正常工作电平之前复位不应当被激活,复位必须保持有效足够长以便允许振荡器重新启动并稳定(与上电复位相似)。

### 九、特性参数表及时序图

### 极限参数

偏置情况下的环境温度(TA)

储存温度(T<sub>ST</sub>)

Vcc引脚相对于地 (Vss)的电压

-40至+85

-65至+150

-0.5V至6.5V



-0.5V至Vcc+0.5V

-10mA至+10mA

|100mA|

任何引脚相对于地 (Vss)的电压

在过载情况期间任何引脚的输入电流

在过载情况期间所有输入电流的绝对和

的电压必须不超过极限参数所规定的值。

功耗

TBD 注释:强度超出所列的极限参数可能导致器件的永久性损坏。这些仅仅是极限参数,并不意味着在极限 参数条件下或在任何其他超出本手册工作条件一节中所示参数的情况下器件能有效地工作。延长在极限参数 条件下的工作时间会影响器件的可靠性。在过载情况( $V_{IN}>Vcc$ 或 $V_{IN}< Vss$ )期间,Vcc引脚相对于地(Vss)

### GMS9XLXX(低电压型)的直流特性

工作电压: Vcc=2.7V至5.5V

Vcc=3.3V+0.3V, -0.6V; Vss=0V;  $T_A=0$  **至**70

Parameter	Symbol	Limi	t Values	Unit	Test Condition
raiainetei	Зуппоог	min.	max.	- Oint	rest Condition
Input low voltage	V <sub>IL</sub>	-0.5	0.8	V	÷
Input high voltage	ViH	2.0	Vcc + 0.5	V	•
Output low voltage Port 1,2,3 Port 0,EA,RESET Port 1,2,3 Port 0,EA,RESET	VOL 1 VOL 2 VOL 3 VOL 4	- -	0.45 0.45 0.3 0.3	V V V	IOL = 1.6mA 1) IOL = 3.2mA 1) IOL = 100 µA 1) IOL = 200 µA 1)
Output high voltage Port 1,2,3 Port <u>0 in ext</u> ernal bus mode, ALE,PSEN	Vон 1 Vон 2 Vон 3 Vон 4	2.0 0.9 V <sub>CC</sub> 2.0 0.9 V <sub>CC</sub>		>>>>	$l_{OH} = -20\mu^{A}$ $l_{OH} = -10\mu^{A}$ $l_{OH} = -800\mu^{A}$ $l_{OH} = -80\mu^{A}$
Logic 0 input current (ports 1, 2, 3)	ΛL	-1	-50	μΑ	V <sub>IN</sub> = 0.45V
Logical 1-to-0 transition current (ports 1, 2, 3)	ħι	-25	-250	μΑ	V <sub>IN</sub> = 2.0V
Input leakage current (port 0, EA)	/Li	-	±1	μА	0.45 < Vin < Vcc
Pin capacitance	Cio	•	10	pF	f <sub>C</sub> = 1MHz T <sub>A</sub> = 25 °C
Power supply current: Active mode, 12 MHz <sup>6)</sup> Idle mode, 12 MHz <sup>6)</sup> Power Down Mode	lac lac led	- - -	TBD TBD 10	mA mA μA	$V_{\text{CC}} = 3.6V^{4}$ $V_{\text{CC}} = 3.6V^{5}$ $V_{\text{CC}} = 2 \dots 5.5V^{3}$



# GMS9XCXX的直流特性

Vcc=5V+10%, -15%; Vss=0V; T<sub>A</sub>=0 **至**70

Parameter	Symbol	Limit	Values	Unit	Test Condition
Farameter	Symbol	min.	max.	Office	rest Condition
Input low voltage (except EA, RESET)	V <sub>IL</sub> ·	-0.5	0.2 Vcc - 0.1	V	-
Input low voltage (EA)	VIL 1	-0.5	0.2 Vcc - 0.3	V	-
Input low voltage (RESET)	V <sub>IL 2</sub>	-0.5	0.2 Vac + 0.1	٧	-
Input high_voltage (except XTAL1, EA, RESET)	ViH	0.2 <i>V</i> cc + 0.9	Vcc + 0.5	٧	. <u>-</u>
Input high voltage to XTAL1	ViH 1	0.7 <i>V</i> cc	Vcc + 0.5	V	-
Input high voltage to $\overline{EA}$ , RESET	VIH 2	0.6 <i>V</i> cc	Vcc + 0.5	v	•
Output low voltage (ports 1, 2, 3)	Vol		0.45	٧	lo <sub>L</sub> = 1.6mA <sup>1)</sup>
Output high voltage (port 0, ALE, PSEN)	Vol 1	_	0.45	v	lo <sub>L</sub> = 3.2mA <sup>1)</sup>
Output high voltage (ports 1, 2, 3)	Vон	2.4 0.9 <i>V</i> cc	•	v	юн = - 80 дА юн = - 10 дА
Output high voltage (port 0 in <u>external</u> bus mode, ALE, PSEN)	<i>V</i> он 1	2.4 0.9 <i>V</i> cc		V	Юн = - 800 дА <sup>2)</sup> Юн = - 80 дА <sup>2)</sup>
Logic 0 input current (ports 1, 2, 3)	ħL	-10	-50	μА	Vin = 0.45V
Logical 1-to-0 transition current (ports 1, 2, 3)	hι	-65	-650	μА	V <sub>IN</sub> = 2V
Input leakage current (port 0, EA)	lu	-	±1	<i>μ</i> A .	0.45 < V <sub>IN</sub> < V <sub>CC</sub>
Pin capacitance	Cio	-	10	pF	fc = 1MHz T <sub>A</sub> = 25 °C
Power supply current: Active mode, 12MHz <sup>7</sup> ) Idle mode, 12MHz <sup>7</sup> ) Active mode, 24 MHz <sup>7</sup> ) Idle mode, 24MHz <sup>7</sup> ) Active mode, 40 MHz <sup>7</sup> ) Idle mode, 40 MHz <sup>7</sup> ) Power Down Mode	lac lac lac lac lac lac lac		21 4.8 36.2 8.2 56.5 12.5	mA mA mA mA mA mA μA	Vcc = 5V 4) Vcc = 5V 5) Vcc = 5V 4) Vcc = 5V 5) Vcc = 5V 4) Vcc = 5V 5) Vcc = 5V 5) Vcc = 5V 3)



#### GMS97C51/97C52的直流特性

Vcc=5V+10%, -15%; Vss=0V; T<sub>A</sub>=0 **至**70

Parameter	Śymbol	Limit	Values	Unit	Test Condition
Parameter	Sylliooi	min.	max.	. Office	rest condition
Input low voltage (except EA, RESET)	V <sub>IL</sub>	-0.5	0.2 Voc - 0.1	V	
Input low voltage (EA)	VIL 1	-0.5	0.1 Vac - 0.1	. V	-
Input low voltage (RESET)	VIL 2	-0.5	0.2 V <sub>CC</sub> + 0.1	٧٠	-
Input high voltage (except XTAL1, EA, RESET)	Viн	0.2 <i>V</i> cc + 0.9	V <sub>CC</sub> + 0.5	V	
Input high voltage to XTAL1	<b>V</b> iH 1	0.7 <i>V</i> cc	<i>V</i> cc + 0.5	٧	-
Input high voltage to $\overline{EA}$ , RESET	ViH 2	0.6 <i>V</i> cc	Vcc + 0.5	٧	•
Output low voltage (ports 1, 2, 3)	<b>V</b> ol	-	0.45	v	loL = 1.6mA <sup>1)</sup>
Output high voltage (port 0, ALE, PSEN)	Vol 1	-	0.45	V	lo <sub>L</sub> = 3.2mA <sup>1)</sup>
Output high voltage (ports 1, 2, 3)	Vон	2.4 0.9 <i>V</i> cc	-	V	юн = - 80 μA loн = - 10 μA
Output high voltage (port 0 in external bus mode, ALE, PSEN)	Von 1	2.4 0.9 <i>V</i> cc	-	٧	Юн = - 800 дА <sup>2)</sup> Юн = - 80 дА <sup>2)</sup>
Logic 0 input current (ports 1, 2, 3)	/ιL	-10	-50	μΑ .	V <sub>IN</sub> = 0.45V
Logical 1-to-0 transition current (ports 1, 2, 3)	ħι	-65	-650	μA	Vin = 2V
Input le <u>akag</u> e current (port 0, EA)	lu	•	±1 .	μA	0.45 < Vin < Vcc
Pin capacitance	Cio	· <u>-</u>	10	pF	fc = 1MHz T <sub>A</sub> = 25℃
Power supply current: Active mode, 12MHz <sup>7)</sup> Idle mode, 12MHz Active mode, 24 MHz <sup>7)</sup> Idle mode, 24MHz Power down mode	/cc /cc /cc /cc	-	20.97 18 36:21 20 50	mA mA mA mA μA	Vcc = 5V 4) Vcc = 5V 5) Vcc = 5V 4) Vcc = 5V 5) Vcc = 5V 3)

- 1. 端口0和2上的电容性负载可能产生叠加在ALE和端口3上的V<sub>OL</sub>上的寄生噪声脉冲。噪声是由于总线操作期间内端口0和端口2引脚作1至0跳变时外部总线电容向这些引脚放电而引起的。在最差的情况下(电容性负载3.3V时>50pF,5V时>100pF)ALE线上的噪声脉冲可以超过0.8V。在这样的情况下,需要把斯密特触发器(schmitt-trigger)用于ALE或者使用带斯密特触发器选通输入的地址锁存器。
- 2. 端口0和2上的电容性负载可能导致当地址线正在稳定时ALE和PSEN上的V₀н瞬时降至VⅢ指标之下。
- 3. I<sub>PD</sub> (掉电方式)在下列条件下测量: EA=端口 0=Vcc; RESET=Vss; XTAL2=N.C.; XTAL1=Vss; 所有其他引脚不连接。
- 4. Icc (激活方式) 在下列条件下测量: XTAL1用t<sub>CLCH</sub>, t<sub>CHCL</sub>=5ns驱动, V<sub>IL</sub>=Vss+0.5V, V<sub>IH</sub>=Vcc-0.5V; XTAL2=N.C.; EA=端口 0=RESET=Vcc; 所有其他引脚不连接。如果使用晶体振荡器,那么 Icc将稍大(约 1mA)。
- 5. Icc(空闲方式)在所有输出引脚不连接,所有外围设备被禁止的情况下测量;XTAL1用tclcH,tcHcl=5ns驱动.VII=Vss+0.5V.VIH=Vcc-0.5V;XTAL2=N.C.;RESET=EA=Vss;Port0=Vcc;所有其他引脚不连接;
- 6. 12MHz时Icc典型值为:

激活方式:8mA 空闲方式:3mA

其他频率下Icc的最大值为TBD。

7. 在其他频率下Icc的最大值由下式给出:

激活方式:Icc=1.27 × f<sub>OSC</sub>+5.73

空闲方式: Icc=0.28 x fosc+1.45 (除GMS97C51/L51/C52/L52之外)



其中fosc是以兆赫计的振荡器频率。Icc值以mA为单位且在Vcc=5V条件下测量。

GMS90系列(12MHz型)的交流特性

Vcc=5V: Vcc=5V+100%, -15%; Vss=0V; T<sub>A</sub>=0 至70 (端口0、ALE和PSEN输出端的C<sub>L</sub>=100pF;

所有其他输出端的 $C_L=80pF$ )

Vcc=3.3V: Vcc=3.3V+0.3V, -0.6V; Vss=0V; T<sub>A</sub>=0 至70 (端口0、ALE和<del>PSEN</del>输出端的C<sub>L</sub>=50pF;

所有其他输出端的 $C_L=50pF$ )

可变时钟:Vcc=5V:1/t<sub>CLCL</sub>=3.5MHz至12MHz

 $Vcc=3.3V: 1/t_{CLCL}=1MHz$ 至12MHz

#### 程序存储器特性

				Limit Values	}	
Parameter	Symbol	12 MHz Clock		Variable Clock		Unit
		min.	max.	min.	max.	
ALE pulse width	1LHLL	127	-	2fcLcL - 40	-	ns
Address setup to ALE	tavll	43	-	tolol - 40	-	ns
Address hold after ALE	1LLAX	30	-	folici -53	-	ns
ALE low to valid instr in	<b>Į</b> LLIV	-	233	-	4fcLcL - 100	ns
ALE to PSEN	1LLPL	58		touch - 25	-	ns
PSEN pulse width	<i>t</i> PLPH	215	-	3fcLCL - 35	-	ns
PSEN to valid instr in	<b>İ</b> PLIV	-	150	-	3fcLcL - 100	ns
Input instruction hold after PSEN	fexox.	0	-	0	-	ns
Input instruction float after PSEN	fexiz")		63	-	tolol 20	ns
Address valid after PSEN	(PXAV*)	75	-	fc.c 8	-	ns
Address to valid instr in	taviv	-	302	-	51cLCL - 115	ns
Address float to PSEN		0	-	0		ns

<sup>\*)</sup> GMS90系列与设备接口浮空时间高达75ns是允许的。这种受限制的总线竞争将不会导致对端口0 驱动器的任何损害。

GMS90系列(12MHz型)的交流特性

外部数据存储器特性



			Limit Values					
Parameter	Symbol	12 MHz Clock		Variable Clock		Unit		
		min.	max.	min.	max.			
RD pulse width	<i>t</i> alah	400	-	6tcLcL - 100	•	. ns		
WR pulse width	<i>t</i> wLwH	400	-	6tcLcL - 100	-	ns		
Address hold after ALE	flax2	30	-	tolol -53	-	ns		
RD to valid data in	<b>İ</b> RLDV	-	252	-	5toLoL - 165	ns		
Data hold after RD	<i>t</i> ahox	0		0		ns -		
Data float after RD	tandz	-	97	-	2tclcl - 70	ns		
ALE to valid data in	<b>ALDV</b>	-	517	-	8toLot - 150	ns		
Address to valid data in	tavdv	-	585	-	9 toLoL - 165	ns		
ALE to WR or RD	<b>LLWL</b>	200	300	3 <i>t</i> clcl - 50	3 toLot +50	ns		
Address valid to WR or RD	<i>t</i> avwl	203	-	4 <i>t</i> cLcL - 130	-	ns		
WR or RD high to ALE high	WHLH	43	123	tolol - 40	toloL+40	ns		
Data valid to WR transition	fovwx .	33		tolot - 50	-	ns		
Data setup before WR	<i>t</i> avwн	433	-	7tcLcL - 150		ns		
Data hold after WR	<b>t</b> wнax	33	-	folce - 50	-	ns		
Address float after RD	<i>Î</i> RLAZ	-	0	-	0	ns		

### 外部时钟驱动(12MHz型)

		Lin		
Parameter	Symbol	Var	Unit	
		min.	max.	
Oscillator period(Vcc=5V) Oscillator period(Vcc=3.3V)	tolol tolol	83.3 83.3	285.7	ns us
High time	<i>t</i> onex	20	tolot - t olox	ns
Low time	toLox	20	toLot - t chex	ns
Rise time	toloh	-	20	ns
Fall time	toncl	-	20	ns

# GMS90系列(24MHz型)交流特性

Vcc=5V+10% , -15% ; Vss=0V ;  $T_A=0$  至70 (端口0 , ALE和PSEN输出端的 $C_L=100pF$  ; 所有其他输 出端的C<sub>L</sub>=80pF)

# 程序存储器特性



				Limit Value	S	
Parameter	Symbol	24 MHz Clock		Variable Clock 1/tclcl = 3.5 MHz to 24 MHz		Unit
		min.	max.	min.	max.	
ALE pulse width	1.HLL	43	-	21clcL - 40	-	ns
Address setup to ALE		17 ·	-	folol - 25	-	ns
Address hold after ALE	<b>BLAX</b>	17	-	tc.c 25		ns
ALE low to valid instr in	åLiv	-	80	-	41clcl - 87	ns
ALE to PSEN	ALPL	22	-	tolol - 20	-	ns
PSEN pulse width	tРLРН	95	-	3fcLcL - 30	-	ns
PSEN to valid instr in	<i>t</i> PLIV	-	60	-	3fcLcL - 65	ns
Input instruction hold after PSEN	<i>t</i> exix	0	-	0	-	ns
Input instruction float after PSEN	texiz*)	-	32	-	tolol - 10	ns
Address valid after PSEN	fpxav*)	37	-	facat - 5		ns
Address to valid instr in	taviv	-	148	-	51cLCL - 60	ns
Address float to PSEN	<i>t</i> AZPL	0	-	0	-	ņs

<sup>\*)</sup> GMS90系列与设备接口浮空时间高达35ns是允许的。这种受限制的总线竞争将不会导致对端口0 驱动器的任何损害。

# GMS90系列(24MHz型)的交流特性 外部数据存储器特性

			Limit Values				
Parameter	Symbol	24 MHz Clock		Varia 1/tclcl = 3.5	Unit		
		min.	max.	min.	max.		
RD pulse width	talah	180	-	6tclcl - 70	-	ns	
WR pulse width	tw.wh	180	-	6tclcl - 70	•	ns	
Address hold after ALE	t.LAX2	15	-	folol - 27	-	ns	
RD to valid data in	<i>t</i> RLDV	-	118	-	5/cLCL - 90	ns	
Data hold after RD	<i>t</i> RHDX	0		0	-	ns	
Data float after RD	<i>t</i> RHDZ	-	63	. <b>.</b>	21cLcL - 20	ns	
ALE to valid data in	<i>t</i> LLDV	-	200		8tclcl - 133	ns	
Address to valid data in	tavov	-	220	-	9toLot - 155	ns	
ALE to WR or RD	<i>I</i> LLWL	75	175	3tclcl - 50	3toLoL + 50	ns	
Address valid to WR or RD	tavwl	67	-	4toLot - 97	•	ns	
WR or RD high to ALE high	<b>M</b> HLH	17	67	tolol - 25	toLoL + 25	ns	
Data valid to WR transition	tovwx	5	-	tc.c 37	-	ns	
Data setup before WR	<i>t</i> ovwh	170	-	71cLCL - 122		ns	
Data hold after WR	(WHQX	15	-	toLoL - 27	-	ns	
Address float after RD.,	TRLAZ	-	0	-	.0	ns	



### 外部时钟驱动(24MHz型)

	-	Lin	nit Values		
Parameter	Symbol	Var Freq. = 3.5	Unit		
		min.	max.		
Oscillator period	tolol	41.7	285.7	ns	
High time	<i>t</i> onex	12	tolol - t olox	ns	
Low time	fcLcx	12	tolal-tanex	ns	
Rise time	<i>t</i> clch	•	12	ns	
Fall time	<i>t</i> cHCL		12	ns	

# GMS90系列(40MHz型)交流特性

Vcc=5V+10% , -15% ; Vss=0V ;  $T_A=0$  至70 (端口0,ALE和PSEN输出端 $C_L=100pF$  ; 所有其他输出 端C<sub>L</sub>=80pF)

### 程序存储器特性

		Limit Values					
Parameter	Symbol	40 MHz Clock		Variable Clock 1/t <sub>CLCL</sub> = 3.5 MHz to 40 MHz		Unit	
		min.	max.	min.	max.		
ALE pulse width	t.HLL	35	-	2tclc1 - 15	-	ns	
Address setup to ALE	tavll	10	-	foloL - 15	-	ns	
Address hold after ALE	t.LAX	10	-	toLoL - 15	-	ns	
ALE low to valid instr in	tuv	-	55	-	4toLot - 45	ns	
ALE to PSEN	1LLPL	10	-	toLot - 15	-	ns	
PSEN pulse width	<i>t</i> PLPH	60	-	3tcLcL - 15	-	ns	
PSEN to valid instr in	<i>t</i> PLIV	-	25		3toLoL - 50	ns	
Input instruction hold after PSEN	<i>t</i> PXIX	0	-	0	-	ns	
Input instruction float after PSEN	tpxiz*)	-	15	-	tolol - 10	ns	
Address valid after PSEN	tpxav")	20	-	tolol - 5	-	ns	
Address to valid instr in	taviv	-	65	-	5tolol - 60	ns	
Address float to PSEN	tazpl	-50	-	- 5	-	ns	

<sup>\*)</sup> GMS90系列与设备接口浮空时间高达35ns是允许的。这种受限制的总线竞争将不会导致对端口0 驱动器的任何损害。



# GMS90系列(40MHz型)的交流特性 外部数据存储器特性

				Limit Values	3	
Parameter	Symbol	40 MHz Clock		Varia	Unit	
		min.	max.	min.	max.	]
RD pulse width	æLÄH	120		6 tolol - 30	-	ns
WR pulse width	<b>WLWH</b>	120	-	6 <i>t</i> c.c 30	-	ns
Address hold after ALE	fLLAX2	10	-	2toLot - 15	•	ns
RD to valid data in	<i>t</i> aldv	-	75	-	5 toLot - 50	ns
Data hold after RD	<i>t</i> anox	0	•	0	-	ns
Data float after RD	frendz	-	38	-	2tclcl - 12	ns
ALE to valid data in	1LLOV	-	150	•	8 tcLcL - 50	ns
Address to valid data in	tavov	-	150	-	9tclcl - 75	ns
ALE to WR or RD	1LLWL	60	90	3fcLcL - 15	3tcLcL + 15	ns
Address valid to WR or RD	tavwl.	70	-	4tclcl - 30	•	ns
WR or RD high to ALE high	WHLH	10	40	folce - 15	toloL + 15	ns
Data valid to WR transition	łavwx	5	-	folce - 20	-	ns
Data setup before WR	favwн	125		7 toLot - 50	-	ns
Data hold after WR	₹whox	5	-	tolol - 20	•	ns
Address float after RD	<i>Î</i> RLAZ	-	0	•	0 -	ns

### 外部时钟驱动(40MHz型)

Parameter		Limi		
	Symbol	Varia Freq. = 3.5 I	Unit	
		min.	max.	
Oscillator period	tolol	25	285.7	ns
High time	<i>t</i> chcx	10	folol- folox	ns
Low time	toLox	10 .	falat - f ahax	ns
Rise time	<i>t</i> clch	•	10	ns
Fall time	<i>t</i> cHcL	-	10	ns






图4 程序存储器读周期




图5 数据存储器读周期







图6 数据存储器写周期

### GMS90C51/L51/C52/L52 ROM校验特性

#### ROM校验方式1

参数	符号	极限值		单位
		min.	max.	
地址至有效数据	t <sub>AVQV</sub>	ı	$48t_{CLCL}$	ns
ENABLE(使能)至有效数据	$t_{ELQV}$	ı	$48t_{CLCL}$	ns
在ENABLE(使能)之后数据浮空	$t_{EHQZ}$	0	$48t_{CLCL}$	ns
振荡器频率	$1/t_{CLCL}$	4	6	MHz



Address: P1.0 - P1.7 = A0 - A7

P2.0 - P2.4 = A8 - A12

Data: P0.0 - P0.7 = D0 - D7

Inputs: P2.5 - P2.6, PSEN=Vss ALE, EA = ViH

RESET = ViH1 ,

ROM校验方式1 图7





图8 交流测试:输入,输出波形





### EPROM特性

GMS97C51/L51/C52/L52可以用修正的快速脉冲编程(modified Quick-Pulse Programming<sup>™</sup>)算法编程。它在所使用的Vpp(编程电源电压)值及ALE/PROG脉冲宽度与个数上与旧方法不同。GMS97C51/L51/C52/L52包含两个特征字节,它们可以被读出且可被EPROM编程系统用来识别器件。特征字节识别出器件为LGS所制造。表11示出读特征字节的逻辑电平,用于对程序存储器编程的逻辑电平,加密表以及保密位。用于快速脉冲编程的电路接法和波形示于图12和图13。图14表示用于正常程序存储器校验的电路接法。

## 十、编程及校验

#### 1. 快速脉冲编程

微控制器快速脉冲编程的建立示于图13。注意,GMS97C51/L51/C52/L52用4至6MHz振荡器工作。需要振荡器工作的原因是器件要执行内部地址与程序数据的传送。如图12所示,被编程的EPROM单元的地址加至端口1和2。被编程入该单元的代码字节加至端口0,表11中RST,PSEN以及端口2和3的引脚保持在表11所示的"编程数据(Program Data)"电平。如图13所示,ALE/PROG变为脉冲低电平25次。要编程加密表,可使用"Pgm Encryption Table(编程加密表)"电平,对地址0至1FH重复25个脉冲编程序列。记住在加密表被编程之后校验周期将仅产生加密的数据。要编程保密位,可以在一个保密位被编程之后,使用"Pgm Security Bit(编程保密位)"电平,重复25个脉冲编程序列,禁止对代码存储器和加密表的再次编程。但是,其他保密位仍可被编程。注意,无论多长时间,EA/Vpp引脚都不允许升高至最大规定Vpp电平之上。即使是超出该电压的窄闪变也可能导致器件的永久性损坏。Vpp电源应当经良好的稳压并无闪变和过冲。

### 2. 编程校验

如果保密位2未被编程,那么片内程序存储器可以被读出供编程校验。如图15所示,被读出的程序存储器单元的地址加至端口1和2。其他引脚保持在表11所示的 "Verify Code Data(校验代码数据)"电平。对于此操作,地址单元的内容将在端口0发送。如果加密表已被编程,那么呈现在端口0的数据将是编程字节与

加密字节之一的"同"或(exclusive NOR)为了正确地对校验数据解码,用户必须知道加密表的内容。加密表本身不能被读出。

#### 3. 程序存储器锁定位

两级程序锁定(Program Lock)系统包括2个锁定(Lock)位和32字节的加密阵列(Encryption Array),它们可用于保护程序存储器以防止软件被非法复制。

#### 4. 加密阵列 (Encryption Array)

在EPROM阵列中有32个字节初始未被编程(全1)的加密阵列。在校验期间内,每当字节被寻址时,地址线被用来选择加密阵列字节。然后该字节和代码字节"同"或(exclusive-NORed,XNOR),产生加密的校验字节(Encrypted Verify byte)。

在阵列处于未编程状态(全1)的情况下,该算法将以其原先未修改的形式返回代码。我们建议,每当使用加密阵列时,至少有一个锁定位(Lock Bit)被编程。

#### 锁定位保护方式

	程序锁定位		保护类型	
	LB1	LB2		
1	U	U	无程序锁定特性	
2	P	U	禁止对EPROM再编程	
3	P	P	与方式2相同,校验也被禁止	

U:未被编程,P:已被编程

#### 5. 读特征字节 (Signature Bytes)

除了P3.6和P3.7需要被拉至逻辑低电平外,利用与正常的030H和031H单元校验相同的步骤可以读出特征字节。其值为:

(030H)=表示由LGS制造

(031H)=表示GMS97C51/L51/C52/L52

#### 6. 编程/校验算法

任何符合表11所列条件且满足定时性能指标的算法都是合适的。

表11 EPROM编程方式

方 式	RST	PSEN	ALE/PROG	EA/Vpp	P2.7	P2.6	P3.7	P3.6
读特征	1	0	1	1	0	0	0	0
编程代码数据	1	0	0	Vpp	1	0	1	1
校验代码数据	1	0	1	1	0	0	1	1
编程加密表	1	0	0	Vpp	1	0	1	0
编程保密位1	1	0	0	Vpp	1	1	1	1
编程保密位2	1	0	0	Vpp	1	1	0	0

注释:1. "0"=该引脚为有效低电平, "1"=该引脚为有效高电平。

- 2. Vpp=12.75V±0.25V<sub>o</sub>
- 3. 在编程和校验期间Vcc=5V±10%。
- 4. ALE/PROG接收25个编程脉冲同时Vpp保持在12.75。每一个编程脉冲低电平时间为100  $\mu$  s (  $\pm 10 \, \mu$  s ) 而高电平时间的最小值为10  $\mu$  s。







图12 编程接法



Vcc PGM DATA A0~A7 EA /Vpp RST ALE/PROG P3.6 P3.7 PSEN - 0 - 0 ENABLE P2.7 XTAL2 P2.6 - 0 P2.0~P2.4 A8~A12 XTAL1 Vss


### 7. EPROM编程和校验特性

T<sub>A</sub>=21 至27 , Vcc=5V±10% , Vss=0V (见图15)

1A-21 ±27 , VCC-3 V±10/0 , VSS-1	o ( /b四15 /			
		极限值		
参数	符号	min.	max.	单位
编程电源电压	Vpp	12.5	13.0	V
编程电源电流	Ipp	-	50	mA
振荡器频率	1/t <sub>CLCL</sub>	4	6	MHz


编程校验

图14





地址建立至PROG为低	$t_{ m AVGL}$	48t <sub>CLCL</sub>	-	-
PROG之后地址保持	$t_{ m GHAX}$	48t <sub>CLCL</sub>	-	-
数据建立至PROG为低	$t_{ m DVGL}$	48t <sub>CLCL</sub>	-	-
PROG之后数据建立	$t_{ m GHDX}$	48t <sub>CLCL</sub>	-	-
P2.7 (ENABLE,使能)为高至Vpp	$t_{ m EHSH}$	48t <sub>CLCL</sub>	-	-
Vpp建立至PROG为低	$t_{ m SHGL}$	10	-	μs
PROG之后Vpp保持	$t_{ m GHSL}$	10	-	μs
PROG宽度	$t_{ m GLGL}$	90	110	μs
地址至数据有效	$t_{ m AVQL}$	-	48t <sub>CLCL</sub>	-
ENABLE(使能)为低至数据有效	$t_{ m ELQZ}$	-	48t <sub>CLCL</sub>	-
ENABLE ( 使能 ) 之后数据浮空	$t_{ m EHQZ}$	0	48t <sub>CLCL</sub>	-
PROG为高至PROG为低	$t_{ m GHGL}$	10		μs



关于编程校验参见图12。 关于校验条件参见图14。 图15 EPROM编程和校验