# 基于 FPGA 的全数字锁相环路的设计

衡阳南华大学电气工程学院(421001) 单长虹清华大学电子工程系(100084) 孟宪元


摘 要:介绍了应用 VHDL 技术设计嵌入式全数字锁相环路的方法。详细叙述了其工作原理和设计思想,并用可编程逻辑器件 FPGA 予以实现。

关键词: VHDL语言 全数字锁相环路(DPLL) 片上系统(SOC) FPGA

数字锁相环路已在数字通信、无线电电子学及电力系统自动化等领域中得到了极为广泛的应用。传统的全数字锁相环路(DPLL)是由中、小规模 TTL 集成电路构成。这类 DPLL 工作频率低,可靠性较差。随着集成电路技术的发展,不仅能够制成频率较高的单片集成锁相环路,而且可以把整个系统集成到一个芯片上去,实现所谓片上系统 SOC(System on a chip)。因此,可以把全数字锁相环路作为一个功能模块嵌入SOC,构成片内锁相环。下面介绍采用 VHDL 技术设计DPLL 的一种方案。

#### 1工作原理


全数字锁相环路的结构框图如图 1 所示。其中数字鉴相器由异或门构成,数字环路滤波器由变模可逆计数器构成,数控振荡器由加/减脉冲控制器和除 N 计数器组成。可逆计数器和加/减脉冲控制器的时钟频率分别为  $Mf_0$  和  $2Nf_0$ 。这里  $f_0$  是环路的中心频率,一般情况下 M 和 N 为 2 的整数幂。时钟  $2Nf_0$  经除 H (=M/2N) 计数器得到。



异或门鉴相器用于比较输入信号  $u_1$  与数控振荡器输出信号  $u_2$  的相位差,其输出信号  $u_a$  作为可逆计数器的计数方向控制信号。当  $u_a$  为低电平时( $u_1$  和  $u_2$  有同极性时),可逆计数器作"加"计数。反之,当  $u_a$  为高电平时,可逆计数器作"减"计数。

异或门鉴相器在环路锁定时和相位误差达到极

限时的相应波形如图 2 所示。当环路琐定时, $u_1$ 和  $u_2$ 正交,鉴相器的输出信号  $u_a$ 为 50% 占空比的方波,此时定义相位误差为零。在这种情况下,可逆计数器的 k 值足够大 (k>M/4),其输出端就不会产生进位或借位脉冲。这时,加/减脉冲控制器只对其时钟  $2N_0$ 。进位脉冲,超足够定,在环路未锁定的情况下,若  $u_a$ =0 时,它使可逆计数器向上加计数,并导致进位脉冲产生,进位脉冲作用到加/减脉冲控制器的"加"控制端 i,该控制器便在二分频过程中加入半个时钟周期。反之,若  $u_a$ =1,可逆计数器减计数,并将发出借位脉冲到加/减脉冲控制器的"减"输入端



(e) -π/2 相差情况下鉴相器的工作波形 图 2 异或门鉴相器的工作波形

《电子技术应用》2001年第9期

58

d、于是,该控制器便在二分频的过程中减去半个周期。这个过程是连续发生的。加/减脉冲控制器的输出经过除N计数器后,使得本地估算信号 $u_2$ 的相位受到调整控制,最终达到锁定状态。

## 2 环路部件的设计

这里重点介绍数字环路滤波器的设计。数字环路滤波器是由变模可逆计数器构成。在 $u_a$ 的控制下,当j=0时,对时钟  $Mf_0$ 进行"加"计数;当j=1时,进行"减"计数。可逆计数器的计数容量(模数 k)可以利用 A、B、C、D 四位进行预置,从而方便地改变模数。其预置模数的范围为,当 D、C、B、A 在 0001~1111 取值时,相应模数的变化范围是  $2^3 \sim 2^{10}$ 。可见,可逆计数器的长度能够根据模数 k 值的大小来实现数字编程控制。取 D、C、B、A 为 0001 时, $K=2^3$ ,计数器长度只有三级,因而可以扩大捕捉带,缩短锁定时间。在 D、C、C、B、A 取 1111 时, $K=2^{17}$ ,计数器长度变为十七级,这时捕捉带缩小,缩定时间延长。变模可逆计数器的VHDL设计程序如下:

```
mo <="0000000000000001111" when "0001",
    "00000000000001111" when "0010",
    "00000000000011111" when "0101",
    "00000000000111111" when "0101",
    "0000000001111111" when "0110",
    "000000011111111" when "0111",
    "000000111111111" when "1001",
    "000001111111111" when "1010",
    "000011111111111" when "1010",
    "000111111111111" when "1101",
    "0011111111111111" when "1101",
    "01111111111111" when "1101",
    "01111111111111" when "1101",
    "11111111111111" when "1111",
    "01111111111111" when "1111",
    "011111111111111" when "1111",
    "01100000000000000111" when others;
```

```
begin 《电子技术应用》 2001 年第 9 期
```

process(clk,en,j,k,cq)

```
clk'event and clk='1' then
         k < - mo:
     if en ≈ '1' then
         if i = 0 then
              if cq < k then cq < = cq + 1;
                   else cq \le (others = > '0'):
                  end if;
         else
              if eq > 0 then eq < = eq -1;
                            else cq<=k;
                  end if:
               end if:
              else cq \le (others = > '0'):
              end if:
    end if
end process;
process (en, j, cq, k)
begin
     if en='1'
                 then
         if i = '0' then
               cq = k
                      then cao 1 <= 1';
                      else
                             cao 1 <= 10^{\circ};
            end if
            cao 2 < = '0';
         else
              else cao 2 \le 10^{\circ};
              end if:
              cao 1 <= '0':
        end if;
     else cao 1 <= '0'; cao 2 <= '0';
     end if:
end process;
                   r1 \le cao1; r2 \le cao2;
end behave:
```

根据对其他环路部件的功能分析,也可以设计出 相应的 VHDL 程序。

## 3 设计实现

本设计中全数字锁相环路采用 XILINX 公司的 Foundation 3.1 版本进行设计,并用 Spartan 2 系列的 FPGA 予以实现。下面分别给出变模可逆计数器和加/减脉冲控制器的仿真波形如图 3、图 4 所示。从图 3 中可见,当j=0 时,可逆计数器做加计数,若取模  $k=2^4$ ,则当计数值 cq=0000FH 时,计数器产生进位脉冲(r1=1);当j=1 后,在下一个时钟的上升沿到来时,可逆计数器开始做减计数,当 cq=00000H 时,产生借位脉冲(r2=1)。改变模 k 便可延长或缩短可逆计数器产生进位脉冲和借位脉冲的时间。同时,由图 1 可知,可逆计数的加/减计数信号 j 是由鉴相器的输出信号  $u_a$  控制的,而其进位脉冲 r1 和借位脉冲 r2 又分别与加/减脉冲控制器的 i 和 d 相接,用于控制其输出脉冲的序列。




图 3 变模可逆计数器(取 k=24)的仿真被形图




图 4 加/减脉冲控制器的伤真波形图

由图 4 可知,在无进位和借位脉冲时,加/减脉冲 控制器对 2 M。时钟进行二分频。一旦可逆计数器有 进位脉冲或借位脉冲输出时,作用到加/减脉冲控制 器 i 或 d 端, 便使其输出脉冲序列发生了变化。当可 逆计数器输出一个进位脉冲时,使 i=1,则在 i 的下降 沿到来之后,加/减脉冲控制器的输出端 q 插入一个 脉冲,即在其输出序列中加入了半个周期;反之,当可 逆计数器输出 个借位脉冲时,使 d=1,则在 d 的下 降沿到来之后, q端删除一个脉冲, 即在加/减脉冲控 制器的输出序列中删去了半个周期。由以上对图 3、4 仿真波形的分析可知, 少模可逆计数器和加/藏脉冲 控制器的逻辑功能符合设计要求。把全数字锁相环路 的各部件连接起来进行系统仿真,可得其仿真波形如 图 5 和图 6 所示。其中图 5 是取 k-25 时的系统仿真 波形,由图中可见,u,和 u2达到锁定状态时的伤真时 间是 175μs。图 6 是取 k=28 时的系统仿真波形, 在这种 情况下,u1和u2达到锁定状态时的仿真时间是1.04ms。 显然,模 k 愈大,环路进入锁定状态的时间愈长。

值得指出的是,在环路锁定状态下,由于可逆计数器的连续计数,或在噪声的十批下,会产生进位和借位脉冲。如果 k 值取得太小,则可逆计数器因频繁地循环计数而产生进位或借位脉冲,这就导致了在环路的输出端出现相位抖动。为了减少这种相位抖动,k 值必须取大于 M/4。

由以上分析可知,模k的取值要适当。k取得大,对抑制噪声,减少相位抖动有利,但同时又加大了环路进入锁定状态的时间。反之,k取得小,可以加速环路的锁定,而对噪声的抑制能力却随之降低。




图 5 环路锁定(取 k=25)时的仿真波形图




图 6 环路锁定(取 k=2\*)时的伤真波形图

采用 VHDL 设计全数字锁相环路, 具有设计灵活、修改方便和易丁实现的优点, 并能够制成嵌入式片内锁相坏。该类数字锁相环路中计数器的模数可以随意修改。这样, 就能够根据不同情况最大限度地, 灵活地设计环路。

## 参考文献

- 1 孟宪元.可编程 ASIC 设计及应用.成都;电子科技大学 出版社,2000.11
- 2 胡华春,石 玉.数字锁相环路原理与应用.上海;上海 科技出版社,1990 (收稿日期;2001-04-17)



《电子技术应用》2001年第9期