



锁相的意义是相位同步的自动控制,能够完成两个电信号相位同步的自动控制闭环系统叫做锁相环,简称 PLL.它广泛应用于广播通信、频率合成、自动控制及时钟同步等技术领域.锁相环主要由相位比较器(PC)、压控振荡器(VCO)、低通滤波器三部分组成,如图 1 所示.

压控振荡器的输出  $U_o$  接至相位比较器的一个输入端,其输出频率的高低由低通滤波器上建立起来的平均电压  $U_d$  大小决定.施加于相位比较器另一个输入端的外部输入信号  $U_i$  与来自压控振荡器的输出信号  $U_o$  相比较,比较结果产生的误差输出电压  $U_e$  正比于  $U_i$  和  $U_o$  两个信号的相位差,经过低通滤波器滤除高频分量后,得到一个平均值电压  $U_d$ .这个平均值电压  $U_d$  朝着减小 VCO 输出频率和输入频率之差的方向变化,直至 VCO 输出频率和输入信号频率获得一致.这时两个信号的频率相同,两相位差保持恒定(即同步)称作相位锁定.

当锁相环入锁时,它还具有“捕捉”信号的能力,VCO 可在某一范围内自动跟踪输入信号的变化,如果输入信号频率在锁相环的捕捉范围内发生变化,锁相环能捕捉到输入信号频率,并强迫 VCO 锁

定在这个频率上.锁相环应用非常灵活,如果输入信号频率  $f_1$  不等于 VCO 输出信号频率  $f_2$ ,而要求两者保持一定的关系,例如比例关系或差值关系,则可以在外部加入一个运算器,以满足不同工作的需要.过去的锁相环多采用分立元件和模拟电路构成,现在常使用集成电路的锁相环,CD4046 是通用的 CMOS 锁相环集成电路,其特点是电源电压范围宽(为 3V-18V),输入阻抗高(约  $100M\Omega$ ),动态功耗小,在中心频率  $f_0$  为 10kHz 下功耗仅为 600 $\mu$ W,属低功耗器件.图 2 是 CD4046 的引脚排列,采用 16 脚双列直插式,各引脚功能如下:

1 脚相位输出端,环路入锁时为高电平,环路失锁时为低电平.2 脚相位比较器 的输出端.3 脚比较信号输入端.4 脚压控振荡器输出端.5 脚禁止端,高电平时禁止,低电平时允许压控振荡器工作.6、7 脚外接振荡电容.8、16 脚电源的负端和正端.9 脚压控振荡器的控制端.10 脚解调输出端,用于 FM 解调.11、12 脚外接振荡电阻.13 脚相位比较器 的输出端.14 脚信号输入端.15 脚内部独立的齐纳稳压管负极.

图 3 是 CD4046 内部电原理框图,主要由相位比较器、压控振荡器(VCO)、线性放大器、源跟随器、整形电路等部分构成.比较器 采用异或门结构,当两个输入端信号  $U_i$ 、 $U_o$  的电平状态相异时(即一个高电平,一个为低电平),输出端信号  $U_{i\cdot}$  为高电平;反之, $U_i$ 、 $U_o$  电平状态相同时(即两个均为高,或均为低电平), $U_{i\cdot}$  输出为低电平.当  $U_i$ 、 $U_o$  的相位差  $\Delta\phi$  在  $0^\circ$ - $180^\circ$  范围内变化时, $U_{i\cdot}$  的脉冲宽度  $m$  亦随之改变,即占空比亦在改变.从比较器 的输入和输出信号的波形(如图 4 所示)可知,其输出信号的频率等于输入信号频率的两倍,并且与两个输入信号之间的中心频率保持  $90^\circ$  相移.从图中还可知, $f_{out}$  不一定是对称波形.对相位比较器 ,它要求  $U_i$ 、 $U_o$  的占空比均为 50%(即方波),这样才能使锁定范围为最大.

相位比较器 是一个由信号的上升沿控制的数字存储网络.它对输入信号占空比的要求不高,允许输入非对称波形,它具有很宽的捕捉频率范围,而且不会锁定在输入信号的谐波.它提供数字误差信号和锁定信号(相位脉冲)两种输出,当达到锁定时,在相位比较器 的两个输入信号之间保持  $0^\circ$  相移.

对相位比较器 而言,当 14 脚的输入信号比 3 脚的比较信号频率低时,输出为逻辑“0”;反之则输出逻辑“1”.如果两信号的频率相同而相位不同,当输入信号的相位滞后于比较信号时,相位比较器 输出的为正脉冲,当相位超前时则输出为负脉冲.在这两种情况下,从 1 脚都有与上述正、负脉冲宽度相同的负脉冲产生.从相位比较器 输出的正、负脉冲的宽度均等于两个输入脉冲上升沿之间的相位差.而当两个输入脉冲的频率和相位均相同时,相位比较器 的输出为高阻态,则 1 脚输出高电平.上述波形如图 5 所示.由此可见,从 1 脚输出信号是负脉冲还是固定高电平就可以判断两个输入信号的情况了.

CD4046 锁相环采用的是 RC 型压控振荡器,必须外接电容  $C_1$  和电阻  $R_1$  作为充放电元件.当 PLL 对跟踪的输入信号的频率宽度有要求时还需要外接电阻  $R_2$ .由于 VCO 是一个电流控制振荡器,对定时电容  $C_1$  的充电电流与从 9 脚输入的控制电压成正比,使 VCO 的振荡频率亦正比于该控制电压.当 VCO 控制电压为 0 时,其输出频率最低;当输入控制电压等于电源电压  $V_{DD}$  时,输出频率则

线性地增大到最高输出频率,VCO 振荡频率的范围由  $R_1$ 、 $R_2$  和  $C_1$  决定.由于它的充电和放电都由同一个电容  $C_1$  完成,故它的输出波形是对称方波.一般规定 CD4046 的最高频率为 1.2MHz( $V_{DD}=15V$ ),若  $V_{DD}<15V$ ,则  $f_{max}$  要降低一些.

CD4046 内部还有线性放大器和整形电路,可将 14 脚输入的 100mV 左右的微弱输入信号变成方波或脉冲信号送至两相位比较器.源跟踪器是增益为 1 的放大器,VCO 的输出电压经源跟踪器至 10 脚作 FM 解调用.齐纳二极管可单独使用,其稳压值为 5V,若与 TTL 电路匹配时,可用作辅助电源.

综上所述,CD4046 工作原理如下:输入信号  $U_i$  从 14 脚输入后,经放大器 A1 进行放大、整形后加到相位比较器 1、2 的输入端,图 3 开关 K 拨至 2 脚,则比较器 1 将从 3 脚输入的比较信号  $U_o$  与输入信号  $U_i$  作相位比较,从相位比较器输出的误差电压  $U_e$  则反映出两者的相位差. $U_e$  经  $R_3$ 、 $R_4$  及  $C_2$  滤波后得到一控制电压  $U_d$  加至压控振荡器 VCO 的输入端 9 脚,调整 VCO 的振荡频率  $f_2$ ,使  $f_2$  迅速逼近信号频率  $f_1$ .VCO 的输出又经除法器再进入相位比较器 1,继续与  $U_i$  进行相位比较,最后使得  $f_2 = f_1$ ,两者的相位差为一定值,实现了相位锁定.若开关 K 拨至 13 脚,则相位比较器工作,过程与上述相同,不再赘述.下面介绍 CD4046 典型应用电路.

图 6 是用 CD4046 的 VCO 组成的方波发生器,当其 9 脚输入端固定接电源时,电路即起基本方波振荡器的作用.振荡器的充、放电电容  $C_1$  接在 6 脚与 7 脚之间,调节电阻  $R_1$  阻值即可调整振荡器振荡频率,振荡方波信号从 4 脚输出.按图示数值,振荡频率变化范围在 20Hz 至 2kHz.

图 7 是 CD4046 锁相环用于调频信号的解调电路.如果由载频为 10kHz 组成的调频信号,用 400Hz 音频信号调制,假如调频信号的总振幅小于 400mV 时,用 CD4046 时则应经放大器放大后用交流耦合到锁相环的 14 脚输入端.环路的相位比较器采用比较器 1,因为需要锁相环系统中的中心频率  $f_0$  等于调频信号的载频,这样会引起压控振荡器输出与输入信号输入间产生不同的相位差,从而在压控振荡器输入端产生与输入信号频率变化相应的电压变化,这个电压变化经源跟随器隔离后在压控振荡器的解调输出端 10 脚输出解调信号.当  $V_{DD}$  为 10V, $R_1$  为 10k $\Omega$ , $C_1$  为 100pF 时,锁相环路的捕捉范围为  $\pm 0.4$ kHz.解调器输出幅度取决于源跟随器外接电阻  $R_3$  值的大小.

图 8 用 CD4046 与 BCD 加法计数器 CD4518 构成的 100 倍频电路.刚开机时, $f_2$  可能不等于  $f_1$ ,假定  $f_2$  [回复 1 帖](#)