# 苏州大学 VHDL 语言及应用 课程试卷 (A)卷 共 10 页 考试形式 开 卷 2020年 06 月

院系	电子信息学院	年级_	2018 级	_专业	
学号_		姓名_		成绩	

总 分	题 号	1	11	111	四	五	六	七
	题 分	60	20	20				
合分人	得 分							

得分

# 一. 课程教学目标1(共60分)

了解大规模可编程逻辑器件的基本知识和工作原理,掌握 VHDL 语言的基本语法


#### 1. 阅读如下程序:

```
library ieee;
use ieee.std_logic_1164.all;
entity test1 is
port ( s : in std_logic_vector(1 downto 0);
      a,b,c,d : in std_logic;
      y : out std_logic);
end test1;
architecture behav of test1 is
begin
     process(s, a, b, c, d)
     begin
          case s is
               when "00"=> y<=a;
               when "01" => y \le b;
               when "10" => y<=c;
               when others => y <= d;
          end case;
     end process;
end behav;
```

(1)	分别用 if	when-else	with-select 语句进行改	文写其结构体部分。	(每个3分,	共9分)
(2)	小小形字钮	<b>克</b> 索和 的 具 4	1合电路还是时序电路,	光級怒判將法提	(2 A)	
(4,	7 光明 区性	万头处的连续	1日 电断处定的 厅 电断,	<b>开册中华于107门队10日。</b>	(37)	
(2)			W (0.11)			
(3,	)与出该程	序实现的功能	艺。(3分)			

- 2. 可编程查找表是 FPGA 器件中常用的可编程单元:
- (1) 阐述其内部组成和实现可编程逻辑功能的原理;(5分)

(2) 若其单元内部结构如下所示,填写实现 $Y = ABCD + \overline{A}BCD$  的逻辑时其 RAM 中 (1) ~ (16) 保存的内容; (5分)



# 3. 四位移位寄存器的代码如下所示:

# (1) 完成程序中的空白部分(每空1分,共10分)

library ieee;
use ieeeall;
entity test2 is
port (clk, load, d:in;
input : in std_logic_vector();
q: buffer std_logic_vector(3 downto 0));
end;
architecture of test2 is
begin
process(clk, load, d, input)
if rising_edge() then
if (load = '1') then
<= input;
else
q(3) <=;
$q(2) \le q(3);$
$q(1) \le q(2);$
$q(0) \le q(1);$
·;
end if;
end process;
end behav;

(2)	若将端口 q 的模式改为 out,	写出修改后的结构体部分。	(3分)

(3) 使用 for.loop 语句实现该移位寄存器。(2分)

#### 4. 阅读如下 VHDL 程序:

```
01 LIBRARY IEEE
02 USE IEEE.STD_LOGIC.1164.ALL;
03 ENTITY decoder3_8 IS
04 PORT( d0, d1, d2, en :IN STD_LOGIC;
         Y:OUTSTD_LOGIC_VECTOR(7TO0));
05
06 END decoder3_8;
07
   ARCHITECTURE rtl OF decoder3_8 IS
       VARIABLE indata: STD_LOGIC_VECTOR ( 2 DOWNTO 0 );
08
09
   BEGIN
10
       Indata := d2 \& d1 \& d0 ;
11
       PROCESS (indata, en, Y)
12
       BEGIN
           IF (en= 1) THEN
13
14
               CASE indata IS
15
                   WHEN
                          "000"
                                  => Y <= "11111110"
16
                   WHEN
                          "001"
                                 => Y <= "11111101"
                          "010"
17
                   WHEN
                                  => Y <= "11111011"
18
                   WHEN
                          "011" => Y <= "11110111"
                          "100"
19
                   WHEN
                                  => Y <= "11101111"
                          "101" => Y <= "11011111"
20
                   WHEN
21
                   WHEN
                          "110" => Y <= "101111111"
22
                   WHEN
                          "111" => Y <= "011111111";
23
                   WHEN OTHERS=> NULL;
24
               END WHEN;
25
           ELSE
               Y <= '111111111';
26
27
           END IF;
28
       END PROCESS:
29 END decoder3_8;
```

### (1) 该程序中有十个语法错误,给出错误所在的行号及修改方法。(每个1分,共10分)

1)

2)

3)

4)	
5)	
3)	
7)	
3)	
10)	
(2) 尽量完整的描述该程序实现的功能。(5分)	
(3) 自行设计仿真的输入信号波形,并画出输出信号的仿真结果。(5分)	

得分

# 二. 课程教学目标1(每题10分,共20分)

掌握使用 VHDL 语言设计数字系统的方法

1. 设计一个带计数允许的异步清零的十二进制计数器。计数器的真值表如下:

	输)	输出端	
clr	en	clk	Q(30)
1	X	X	0000
0	0	X	不变
0	1	上升沿	计数值加 1


2. 设输入的时钟频率为 100MHz, 写出实现输出为 50MHz 和 25MHz 的 VHDL 程序。

得分

# 三、课程教学目标1(共20分)

能够针对设计要求完成模块和系统的设计

1. 某锁相环位同步电路的控制模块逻辑图为



(1) 其中 monostable 模块为单稳态触发器, 其功能为: rst 为异步复位引脚, 高电平有效, 复位时 dout 输出低电平; clk4 为时钟信号, 若在 clk4 上升沿时检测到 din 引脚为高电平时,则 dout 输出 4 个 clk4 时钟周期的高电平,完成该模块程序的编写。(10 分)

(2)	完成控制模块顶层电路程序	(monostable 模块采用元件例化方式进行调用)。(10 分)