

化简逻辑代数:

1. 并项法 $x\bar{y} + x\bar{y} = x$

2. 吸收法 $x + x\bar{y} = x(1 + \bar{y}) = x$

3. 消去法 $x + \bar{x}y = x + y$

4. 消项法 $x\bar{y} + \bar{x}z + yz = x\bar{y} + \bar{x}z + yz(x + \bar{x})$
 $= (x\bar{y} + x\bar{y}z) + (\bar{x}z + \bar{x}zy)$
 $= x\bar{y} + \bar{x}z$

5. 配项法: $A + \bar{A} = 1$ $x + \bar{x} = 1$

卡诺图

- ① 相邻变量仅有一值不同
- ② 单元格可重复使用
- ③ 找最大的合并
- ④ 左右首尾相接, 四角相接
- ⑤ 边长为2的整数幂

蕴含: "与或"式中的每个"与"项

蕴含: 卡诺图中最多数目的相邻"与"项
(即没有蕴含能包含它)

必要蕴含: 一个最小项只被一个蕴含项所包含, 则称该蕴含项为必要蕴含项

无关项 (d或x): 取值不影响函数功能
可用卡诺图化简

用卡诺图求出的是"与-或"表达式, 则:

若想求"或-与"式, 可:

① 在F的卡诺图中圈"0"得 $\bar{F}$, 取反

② 在 $\bar{F}$ 的卡诺图中圈"1"得 $\bar{F}$, 取反

奇函数: 奇数个输入变量=1时, 输出值才=1

例: 三变量及以上的 $\oplus$ 运算


多输出函数需考虑公共项

组合电路

分析、设计: 输入与输出的关系


模块:

① 复用器 MUX



实现任一函数

② 分配器 DMUX



③ 译码器、编码器: 将输入对应到相应输出上

↓ 或门
任意函数


↓ 优先/普通

④ 移位器


⑤ 数据校验器

⑥ 比较器: 优先比较 全相等时看级联输入 (a=b时必设)

⑦ 加法器: 半加器



全加器



超前进位加法器: 进位与低位进位无关

$$C_i = A_i B_i \quad A_i = A_i \oplus B_i \Rightarrow C_i = C_{i-1} + A_i B_i$$

⑧ 减法器: 区别



有符号数溢出规律: ① 相加两数同号, 结果与它们异号, 则溢出
② 符号位进位与最高位进位不等, 则溢出

⑨ 乘法器

⑩ BCD: 移位+3算法 (移位3次后, 哪型 ≥ 5 就+3)

⑪ 逻辑门: $\begin{matrix} 1 \\ \downarrow \\ 0 \end{matrix} \rightarrow C=1 \text{ 通, } 0 \text{ 断}$

逻辑阵列: 打上"x"代表熔丝完整, 即该项存在

时序逻辑电路: 包含锁存器/触发器
记忆

双稳态电路: 有0/1两种逻辑 进入其一, 长期保持

SR锁存器 $Q^{n+1} = S + \bar{R}Q^n$
 $\begin{matrix} \text{set/reset} \\ 1 \quad 0 \end{matrix}$ 11 禁用 $S \cdot R = 0$
 $\begin{matrix} 0 \quad 0 \end{matrix}$ 保持

$\bar{S}\bar{R}$ 锁存器 $Q^{n+1} = \bar{S} + \bar{R}Q^n$ $\bar{S} + \bar{R} = 1$ 置1后, 若 $\bar{R}$ 为1, $\bar{S}$ 抖动无效
 非使能: E_n 为1时才起效

SR触发器: 使能端接成了CLK (由沿触发器)

D触发器: 基于S, R, D给S, $\bar{D}$ 给R $Q^{n+1} = D$ (连续异步置0)

JK触发器: $Q^{n+1} = J\bar{Q}^n + \bar{K}Q^n$

T触发器: 0保持 1翻转 $Q^{n+1} = T\bar{Q}^n + \bar{T}Q^n$

Mealy型: 输出依靠当前状态+输入

Moor型: 输出依靠当前状态

写出激励方程 (图中输入)、输出方程 (输出值)

↓
 写出特征方程 (触/锁原理) $\Rightarrow$ 写出状态方程 (原理代入实际)
 (特征表) ↓
 分析输入/出的关系 画出表/图

同步: 时钟偏移

有限状态机: 有限内部状态转换

状态化简: 状态表 替换等价状态

↓
 对所有可能输入 输出相同
 次态相同或等效

等效状态: 若a, b等效, 则对于所有可能的输入序列, 从a/b出发得到的输出响应序列完全相同

等效判断：输出相同，次态

- 相同
- 交错
- 循环

原则

- 次态相同，现态相同 $\Delta \Delta \Delta$
- 同一现态，次态相同
- 输出相同，现态相同

分析电路类型 $\Rightarrow$ 确定输入、输出 $\Rightarrow$ 状态编码

检查 $\Leftarrow$ 选触发器

寄存器：存储数据 大多由D触发器构成 并行预置

带并行预置端：load=1时输入D中数据写入寄存器中

带输出使能端

移位寄存器

- 串入
- 串出
- 并出

计数器 “模”：一次循环所包含的状态总数

在输入信号作用下依次通过预定状态

74LS163

P.T: 使能端 CLR 清零 CO 进位 $\overline{LD}$ 预置输入

存储器：存 $m \times n$ 位

- 字宽 m (行)
- 位宽 n (列)

容量 = 字数 $\times$ 字长

SRAM: 6 晶体管
DRAM: 1 晶体管 + 1 电容
ROM: 只读存储器

结构：地址输入线 $\xrightarrow{\text{译码}}$ 字线 $\xrightarrow{\text{每个字线}}$ 位线

RAM 随机读写存储器

存储体 多个存储单元 (字) 多个存储元 (位)

单译码结构

双译码结构 (行、列)

存储器

- 位拓展：地址、控制线共用 数据线分离 低位
- 字拓展：数据线共用 地址线最高位取反连接到第2个的控制线 (多个译码器)

数字系统设计

有控制部件
自上而下设计过程

数字逻辑功能部件：无控制部件 自下而上

总线：多个信息源 分时传数据到多个目的地的传输通路
数据通路：各个子系统经数据总线连接形成的数据传送路径