

上海大学 计算机学院

《数字逻辑实验》报告 2

姓名 严昕宇

学号 20121802

时间 周四 10-12

机位 24

指导教师 刘学民

实验名称: 组合电路（一）

一、实验目的

1. 测试异或门 74LS86 芯片的逻辑功能;
2. 使用分立元件的异或门 74LS86 和与非门 74LS00 分别构成半加器和一位全加器, 并进行测试;
3. 学习使用可编程逻辑器件的开发工具 Quartus II, 设计二位全加器, 并下载到 FPGA 中测试。

二、实验原理

依据《数字逻辑》理论课教材——第三章 组合逻辑电路的相关内容与《数字逻辑实验指导书》3-第二部分的实验一和实验四中的实验原理。

三、实验内容

1. 实验任务一（异或门逻辑功能测试）

(1) 实验步骤

- ① 将 74LS86 的引脚 1、2（输入端）连接到开关，引脚 3（输出端 Y）连接到发光二极管。引脚 7 接“GND 地线”插孔；引脚 16 接电源插孔；
- ② 拨动开关，观察二极管的变化，填表 1；

(2) 实验现象

两个开关开启情况相反（一开一关）时，下方的红灯亮起；开启情况相同，上方的绿灯亮起。

(3) 数据记录、分析与处理

表 1（上灯为绿灯，下灯为红灯）

输入		输出	现象
A	B	Y	灯亮现象
0	0	0	红灯亮
0	1	1	绿灯亮
1	0	1	绿灯亮
1	1	0	红灯亮

(4) 实验结论

根据实验数据可知, 74LS86 与异或运算相一致, 基本完成异或门逻辑功能测试 (实验目的的第一项), 可为之后的实验提供基础元件。

2. 实验任务二 (分立元件构成一位全加器)

(1) 实验步骤

① 列出一位全加器的理论真值表, 写出函数表达式

A_i	B_i	C_{i-1}	C_i	S_i
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1

$$S_i = A_i \oplus B_i \oplus C_{i-1}$$

$$C_i = \overline{(A_i \oplus B_i)C_{i-1}} \overline{A_i B_i}$$

表 2 一位全加器理论真值表

其中:

- (1) A_i 、 B_i 为两个一位二进制数, C_{i-1} 为来自第 $i-1$ 位的进位; 共有 8 组输入数据;
- (2) S_i 为两数相加之和, C_i 为两数相加之后的“进位”位。

② 选择器件类型 (选用异或门和与门), 画出用 74LS00 与非门和 74LS86 异或门芯片构成一位全加器的逻辑电路图;




图 1 一位全加器逻辑电路图

③ 按照电路图连接各元件, 拨动开关, 观察二极管的变化, 填表 3。

(2) 实验现象

当 A 、 B 、 C_{i-1} 输入为

- ① 都为 0 时, S 与 C_i 均亮绿灯, 输出均为 0;
- ② 只有一个为 1 时, S 亮红灯输出为 1, C_i 亮绿灯输出为 0;
- ③ 两个为 1 时, S 亮绿灯输出为 0, S 亮红灯输出为 1;
- ④ 三个均为 1 时, S 和 C_i 都亮绿灯输出为 1。

(3) 数据记录、分析与处理

表 3 一位全加器真值表（实际）

输入			输出		现象
A	B	C_{i-1}	S	C_i	灯亮现象
0	0	0	0	0	左灯绿，右灯绿
0	0	1	1	0	左灯红，右灯绿
0	1	0	1	0	左灯红，右灯绿
0	1	1	0	1	左灯绿，右灯红
1	0	0	1	0	左灯红，右灯绿
1	0	1	0	1	左灯绿，右灯红
1	1	0	0	1	左灯绿，右灯红
1	1	1	1	1	左灯红，右灯红

(4) 实验结论

根据实验数据可知，用 74LS00 与非门和 74LS86 异或门芯片成功构成了一位全加器。

3. 实验任务三（二位全加器设计）

(1) 实验步骤

- ① 在 Quartus II 中创建文件夹与工程文件，创建一个图形文件，按照图 2 画出电路图，如图 3；




图 2 二位全加器逻辑理论电路图




图 3 用 Quartus II 画出的二位全加器逻辑电路图

- ② 选择器件型号，定义 FPGA 的 IO 管脚功能，如定义输入端 A_1 、 A_2 为 133、132，输入端 B_1 、 B_2 为 131、130，输出端 S_1 、 S_2 、 C_1 为 18、19、17；
- ③ 用模拟软件对步骤 1 创建的图像文件进行模拟测试；
- ④ 连接数据线，下载设计的电路到 FPGA；
- ⑤ 根据附录 B 中的 DICE-SEM II 实验箱与 EP1K10、EP1K30 引脚对照表， A_1 、 A_2 、 B_1 、 B_2 依次对应 5、6、3、4 为输入端，将输入端连接开关； S_1 、 S_2 、 C_1 对应 15、16、14 为输出端，将输出端发光二极管。用开关和发光二极管测试 FPGA 的功能；

(2) 实验现象

在 **Complier** 编译成功并将文件下载到 FPGA 实验模板后，可以通过开关向上拨动输入 1，向下输入 0，而电路会根据输入给出一个稳定的输出，并用二极管的亮暗表示。且实际结果与理论真值表中的数据相符合。

(3) 数据记录、分析与处理

表 4 二位全加器真值表（实际）

输入				输出		
A_2	A_1	B_2	B_1	C_i	S_1	S_2
0	0	0	0	0	0	0
0	0	0	1	0	0	1
0	0	1	0	0	1	0
0	0	1	1	0	1	1
0	1	0	0	0	0	1
0	1	0	1	0	1	0
0	1	1	0	0	1	1
0	1	1	1	1	0	0
1	0	0	0	0	1	0
1	0	0	1	0	1	1
1	0	1	0	1	0	0
1	0	1	1	1	0	1
1	1	0	0	0	1	1
1	1	0	1	1	0	0
1	1	1	0	1	0	1
1	1	1	1	1	1	0

(4) 实验结论

使用 **Quartus II** 软件设计二位全加器，可以简化了外部连线，也实现了加法计算法则。

四、建议和体会

1. 建议

在实验开始之前，我们应该首先对 DICE-SEMII 实验箱进行基础测试，例如测试其中的集成芯片和连接用的导线是否有损坏，避免因其导致实验结果产生误差

在数字逻辑实验中，插拔器件必须在关闭+5V 电源的情况下进行，不能带电插、拔器件，以防短路引发的爆炸（课堂上也有同学遇到了此类情况）。

2. 体会

在上课之前做的预习是十分重要的，可以从数字逻辑的课本或者数字逻辑实验指导书中寻找逻辑电路图以及逻辑表达式。从书中自学原理，了解半加器和全加器的原理和搭建方法，可以帮助自己更好的掌握知识。例如搭建两个二位全加器是书本上没有的，但是可以通过在了解半加器和一位全加器的功能原理后，可以推广而出。这虽然简单，但是锤炼了我们类比、组合、推导的能力，学以致用，并将所学知识变成实际操作，这点让人受益匪浅。通过 2 次实验，能感受到自己渐渐从入门到略懂一二，每一次都有一些收获，让我觉得这门课十分有意义。