


数字SoCi设计






该二维码7天内(9月25日前)有效, 重新进入将更新





课程目的

· 通过一年的课程让大家初步了解数字 设计,能独立完成一个小规模SoC设计





课程安排

- · 每周一次,每次1~2小时
- 需要课后花一些时间
- 前三次课直播播放录像的形式
- 周中有答疑





课程内容


- 计算机原理
- 数字电路
- Verilog语言
- The C programming language







课程结构体系


- 计算机原理
 - 解释芯片的架构
- 数字电路
 - 底层实现的物理原理
- Verilog语言
 - 。 实现数字电路的编程手段





- 前端
 - · 指从用户输入的代码转变为网表的过程
- ・后端
 - · 指从网表变成GDS(版图)的过程
- ・ 流片 (代工厂)
 - · 从GDS(版图)到芯片实物的过程







我们这堂课的设计目标

紫光同创杯

"杯赛题目:基于紫光同创PGL22G芯片的嵌入式系统

"参赛组别:A组、B组

"赛题内容:

利用PGL22G可编程逻辑平台上构建片上系统,实现图像信号的采集和处理具体要求如下:

1. 运行软核: Arm M1或Risc-V, 跑简单的操作系统;


使用ArmCortex-M1或 Risc-V 在指定的FPGA平台上构建简单的片上系统。系统应至少包含:

- 1) 处理器;
- 2) 与芯片外部引脚连接的GPIO外设。

使用Keil工具编写并生成软件程序,实现GPIO输出引脚跟随GPIO输入引脚变化。将对应的输入、输出引脚连接至板上开 关与LED,确认程序正确运行。

- 2. 实现文件或图片的TF卡存储
 - 1) 片上操作系统实现对平台上TF卡的访问: 包括文件或图片的读操作和写操作;
 - 2) 需要有TF卡的空间坏区检测程序;
- 3. 将TF卡的内容通过RJ45网口远传到电脑并显示;
 - 1) 采用UDP实现内容的传输到电脑;
 - 2) 在电脑上位机显示;

"系统整体框图:



"作品提交:

1. 设计报告:

- 1) 作品展板(团队介绍、项目心得体会、项目研发情况、技术创新点、后续工作)
- 2) 作品PPT (团队介绍、项目心得体会、项目研发情况、技术创新点、后续工作)
- 3) 系统设计方案(系统功能介绍、系统架构图、软硬件功能划分等)
- 4) 功能仿真及测试结果图
- 5) 系统展示图片、视频

2. 设计数据:

- 系统原理框图;
- 2) 软硬件代码;
- 3) 仿真和测试结果;

3. 现场答辩和演示

- 1) 系统设计方案
- 2) 软硬件任务划分
- 3) 仿真图等验证结果
- 4) 现场功能演示

· 评分规则:

内容	分值	评分依据			
1.完成嵌入式软核系统设计	20	1. 在硬件平台上实现Arm M1或Risc-V系统,并正确编译、下载软件程序,			
	分	现场编程调试,通过按键改变LED等的闪烁方式或频率证实系统运行情况;			
2.完成嵌入式软核读写TF卡的	10	1. 详实规范的设计文档			
控制器	分	2. 编写软件成功实现TF卡读写;			
		3.接口设计的功能仿真结果等可视化成果;			
3.实现网口 (UDP或TCP/IP)	20	1. 详实设计方案			
数据传输	分	2. 设计的功能仿真结果等可视化成果			
		3. 通过网口读取TF卡数据,并在PC机上显示			
4. 系统展示 (根据PPT、文档	20	1. 系统的完整性和鲁棒性			
和视频)	分	2. 系统的创新性和市场潜力			
5. 系统优化分析	10	1. 针对SoC功耗、面积、成本等进行优化,给出优化前后的进行了对比结果			
	分	2. 指出目前设计的不足和可以进一步优化的方向			
6.答辩和现场演示	20	1. 答辩和问答表现			
	分	2. 系统功能和性能演示			



获奖证书

参赛单位:北京理工大学 指导老师:任仕伟、王卫江

参赛队员: 李泽英、贾振宙、朱翔宇

参赛题目:紫光同创杯-基于紫光同创PGL22G芯片的嵌入式系统

在第五届(2020-2021)全国大学生集成电路创新创业大赛中,荣获全国

总决赛一等奖,特此表彰!



证书编号: HJCICC202108002982





参赛单位:北京理工大学 指导老师:高巍、王晓华 参赛队员:滕广泽、彭坤、王冰

参赛题目: 紫光同创杯-基于紫光同创PGL22G芯片的嵌入式系统

在第五届(2020-2021)全国大学生集成电路创新创业大赛中,荣获全国

总决赛二等奖,特此表彰!



证书编号: HJCICC202108002991

参赛单位: 北京理工大学 指导老师: 王卫江、王晓华 参赛队员: 张爱京、姚皓薰、程实 参赛题目: 紫光同创杯-基于紫光同创PGL22G芯片的嵌入式系统 在第五届 (2020-2021) 全国大学生集成电路创新创业大赛中,荣获华北 赛区三等奖,特此表彰!

获奖证书

参赛单位: 北京理工大学

指导老师: 马越 参赛队员: 高放、王珂、

参赛队员:高放、王珂、李凌宇

参赛题目: 紫光同创杯-基于紫光同创PGL22G芯片的嵌入式系统

在第五届(2020-2021)全国大学生集成电路创新创业大赛中,荣获华北赛区三等奖,特此表彰!

证书编号: HJCICC202108000085






系统方案设计


- 摄像头高清实时采集与显示屏本地显示
- TF卡坏区检测、图像存储与读取
- UDP网络传输、图传显示与网络控制
- FreeRTOS多任务调度与轻量级文件系统
- 以DDR为数据中心的高速DMA数据交换
- 高速神经网络数字识别协处理器
- 高度模块化IP设计方式







- ARM Cortex-M1处理器子系统
- AHB及APB总线控制互联
- AXI高速总线数据互连
- 硬件外设
 - > GPIO, LED, KEY
 - > UART
 - ➤ TF卡控制器
 - ➤ HDMI控制器
 - > 摄像头控制器
 - ➤ UDP加速器
 - ➤ DDR控制器






一点点背景介绍






- 布尔代数
 - 二进制域上的逻辑运算
 - ・ 与(&)、或(|)、非(!~)
- 运算可以使用布尔代数来代替
 - · 比如两个1bit数A和B相加,有四种情况
 - 0+0=0; 0+1=1; 1+0=1; 1+1=0
 - 输出X= (~A & B) | (~B & A)







- · Verilog以及Modelsim使用
- 一位半加器
 - 半加器:不能处理进位的加法器



- 首先我们定义组合电路
 - · Combination Circuits是输出仅仅于输入有关,当输入改变时, 输出立即改变的电路
- · 假设我们需要计算123(1234+5678)



· 当我们需要计算1234(123(1234+5678))时



• 显然,无限制的叠加是不可行的




组合电路与时序电路

- · 我们需要一个有"记忆效应" |
 - 这个器件的值应该仅在我们
 - · ---只在特定的时间计算
 - 输出变化最好不要受到信号
 - ---在控制信号不满足领

PTFDFCNDx

Always-On D Flip-Flop with Async Clear for Footer Type



Truth Table


IN	PUT	OUTPUT		
CDN	CP	D	Q	QN
0	X	X	0	1
1	~	0	0	1
1	~	1	1	0
1	0	X	Q	QN
1	1	X	Q	QN



- · D触发器
- ・二分频


PTFDFCNDx

Always-OnDFlip-Flop with Async Clear for Footer Type



Truth Table

IN	PUT	OUTPUT		
CDN	CP	D	Q	QN
0	x	X	0	1
1	~	0	0	1
1	~	1	1	0
1	0	X	Q	QN
1	1	X	Q	QN






通用异步收发传输器(Universal Asynchronous Receiver/Transmitter,通常称为UART)

start bit bit 0 bit 1 bit 2 bit 3 bit 4 bit 5 bit 6 bit 7 stop bit

- · Asynchronous:两个系统间的时钟是任意频率/相位关系
 - · 时钟: D触发器的时钟
 - 频率: 指时钟震荡的速度
 - 相位: 指相位
- · 一个Byte由8个bit组成,分别是bit7->bit0,例如0xAC=10101100
- 波特率
- · 在uart中,发送顺序应为00110101
- · 分为空闲状态, 起始位, 数据位、停止位





- · Verilog语法,需要看一些。
- ・ 下次课预告:
 - ・下次我们将写一个
 - · 可以更改发送数据。
 - 可控的发送起始时间
 - 可查看的发送状态
 - 可配置的波特率
 - 的发射模块



- · Verilog语法,需要看一些。
- ・ 下次课预告2:
 - ・下次我们还将写一个
 - 可以接收数据
 - · 给出接收有效信号
 - 可配置波特率
 - 的接收模块