

**Cache**  
mapped Cache: 位数计算  
#index =  $\log_2(\#block) \times \#byte\text{-}ofs = \log_2(block\ size)$   
(都是 bit 为单位)  
#tag = #Address - #index - #byte-ofs  
#data = ? bits  
#blocks =  $2^n$  个  
总大小:  $2^n \times (\#tag + \#data + \#valid + \#dirty)$

write through: 立即把更改写入内存 (慢)

write back: 不立即写入, 有 dirty bit 总需要更小 (要脏数据时才写入)

write through 可引入 write buffer, 但高

CPU 产生 write 速率 < 内存写入速率  
miss 时: write allocate - 对应 write back: 先写 cache  
write back - 对应 write through: 直接写入内存  
- can allocate

set associative: 1 个 set 多个 block (可任意选 1 个)

#index =  $\log_2(\#set) = \log_2(\frac{cache\ blocks}{associativity})$   
index 代表 set 编号  
byte-ofs 还是看 1 个 block 大小

block size 增加, 可减小 miss, 但 miss

次数增加 (解决: 减小内存容量)

假设内存容量 word miss:  $1 + 4(1 + \frac{t_{mem}}{62})$   
cache 4 word

set associativity  $\uparrow$ , miss  $\downarrow$ , 但比较占用 tag 长度

direct map 相当 asso=1, full asso=

CPU 计算: 先读 N 条指令, 无 miss:  $N \times CPI$

有 miss:  $N \times CPI + N \times \text{Ins cache miss rate} \times \text{Penalty}$

+  $N \times \text{Load/store} \% \times \text{Data cache miss} \% \times \text{Penalty}$

读写带宽 (RAM 到 Cache)

write allocate: write miss 时写入内存和 cache

read:  $(\text{Ins miss} + \text{Read miss} + \text{Write miss}) / \text{cycles}$

write:  $\text{Write miss} / \text{cycle}$

write back:  $(\text{Read miss} + \text{Write miss}) \times \text{miss rate} \times \text{dirty} \% / \text{cycles}$

虚拟内存: 1 个 page 大小  
#page offset =  $\log_2(\text{page size})$   
#page num = 虚拟地址位数 - #page offset

① 页表: 每个虚拟 page num 对应页表中 1 项

\* 页表 entry 数 =  $2^n / \text{pagesize}$

\* 每个 entry 大小 = 物理地址位数 - #offset

(2 是 valid 和 dirty)

② TLB: 页表的 Cache

TLB TAG index page offset vir address

virtual page num

valid TAG phy page num

Page Table

valid phy address

valid phy page / disk addr

TLB: PT cache

H H M

M H M

M H H

M M M (PF)

virtual page num 对应 PT 的 index

TLB 如果是 full associative, tag = virtual page num

否则还要把 tag 和 index

I/O Amdahl's law  $T_{tot} = T_{pov}/100 + T_{seq}$

Spurup =  $1/(1 - F_{pov} + F_{pov}/100)$   $F_{pov}$  是并行部分比例

time =  $t_s + \frac{0.5}{x \times RPM} + t_r + \text{control}$

MTTF 不故障时间 A: 替换 Tol: 容忍 For: 预见

MTTR 修复 可用性 =  $MTTF / (MTTF + MTTR)$

RAID: Redundant Arrays of Inexpensive Disk

RAID 允许坏的 Data disk Check disk (数据外的盘)

0 允许坏的 0 (数据) 0 (数据) 0 (数据)

1 1 8 (数据) 8 (数据) 8 (数据)

2 2 8 (数据) 8 (数据) 8 (数据)

3 3 8 (数据) 8 (数据) 8 (数据)

4 4 8 (数据) 8 (数据) 8 (数据)

5 5 8 (数据) 8 (数据) 8 (数据)

6 6 8 (数据) 8 (数据) 8 (数据)

bandwidth = x bytes/时间

Bus ① processor-memory: short, high speed, custom

② backplane: high speed (PCI)

③ I/O: lengthy (SCSI) 最多 7 级

同步 (有 clock skew) 异步

lock ① ② ③

Readreq

Data

Ack

DataRdy

1- Mem 看到 Readreq, 读 Address, 同时 Ack=1

2- I/O 看到 Ack=1, Readreq=0

3- Mem 看到 Readreq=0, Ack=0

4- Mem 准备 data, DataRdy=1

5- I/O 看到 DataRdy, Ack=1

6- Mem 看到 Ack, DataRdy=0

7- I/O 看到 Ack=0, DataRdy=0

handshake 40ns 内存 200ns: 1:40 2:3.4 内存并行

mb/s (40x3, 200) = 200 5.6.7: 40x3

增大 bus 带宽: ① 增大 data ② addr 与 data 分开 ③ 多线

① Polling: 处理器定期 check status bit

缺点: 浪费 CPU 时间

Interrupt: I/O 的中断 (数据准备好)

CPU 可以在数据准备好时再执行

DMA: direct memory access. I/O 设备直接和内存交互

每个直接和内存交互

冗余: 冗余的盘, 冗余的盘

mirror, 每个盘有一个备份, 与慢

ECC 及

Byte interleaved: 奇偶校验

每个 block 有自己的校验位

多级页表: outer page inner page byte offset

P1 P2

外层可以不满的:  $\frac{2^{32}}{2^{inner} + \text{offset}} \times 2^{13}$

= 二级页表个数

mul rd, r1, r2: rd = r1 \* r2 低位 b

mulh rd, r1, r2: rd = r1 \* r2 >> 6

div rd, r1, r2: rd = r1 / r2

divu

rem

rd = r1 % r2

mulhu: mulh, 无符号 x 无符号

mulhsu: mulh, 无符号 x 有符号



