

model.6 FPGA 하드웨어 검증 — 원인·수정·결과

PPE 검출 YOLOv8n / KV260 (XCK26) · 구성 SW(model.0~5) + HW(model.6) + SW(cv2 + model.7~22) · 2026-08-08

결론. model.6이 FPGA에서 돌고, 소프트웨어 단독과 같은 검출을 낸다. 경계 텐서 y0/y1은 1600픽셀 204,800바이트 중 **불일치 0**. 보드 카메라로 실시간 동작(0.77 fps) 까지 확인했다. 막고 있던 원인은 모두 규명되어 수정됐다.

1. 근본 원인

A 파라미터 메모리의 주소 규약이 어긋나 있었다 (핵심). HLS가 INTERFACE bram 포트로 내보내는 주소는 **바이트 주소**인데, Block Memory Generator는 그것을 **워드 주소**로 읽는다. 원소가 float(4바이트)이므로 채널 c의 계수를 부르면 실제로는 4c번 칸이 읽히고, 주소선이 8비트라 256에서 되감긴다.

읽히는 칸 = (4 × c) mod 256 → c = 0 일 때만 우연히 제자리

- 영입력(모든 값 0)으로 규칙을 세우고 **실제 이미지**로 검증 — 128/128 채널, 100.00% 재현.
- Vivado가 CRITICAL WARNING [BD 41~237] MASTER_TYPE ... (OTHER) vs (BRAM_CTRL)으로 내내 경고하고 있었다.
- 8비트 가중치 BRAM은 바이트 주소 = 원소 번호라 **무사했다**. conv1x1의 곱셈·누적이 처음부터 정확했던 이유.
- 깊이 2인 스케일 BRAM은 4·set mod 2 = 0이라 항상 슬롯0을 읽어 **우연히** 맞았다.
- C 시뮬레이션은 배열 인덱스로 돌기 때문에 이 층이 존재하지 않는다. 그래서 여기까지 살아남았다.

B PS↔PL 버스 폭이 부팅 설정에 묶여 있었다. FPD_SLCR.AFI_FS (0xFD615000)는 FSBL이 부팅 때 psu_init으로 설정한다. PYNQ로 .bit만 바꾸면 적용되지 않아 PS는 32비트인 채로 남고, 이때 주소가 16으로 나눈 나머지 8인 레지스터 쓰기가 조용히 버려진다. DMA의 SA/LENGTH가 바로 거기라 전송 자체가 불가능했다. 또 AFIFM2 (0xFD380000)의 HPO 폭이 어긋나 DDR 쓰기가 16바이트마다 4바이트만 들어갔다.

C DMA 한 번에 보낼 수 있는 길이가 모자랐다. c_sg_length_width 기본값 14 → 16,383 B. 한 프레임 출력은 409,600 B다. HLS 스트림에 **TLAST가 없어** 나눠 받으면 첫 조각 직후 DMAIntErr로 멈춘다. 즉 나눠 받기는 원리상 불가능하고, 한 번에 받는 수밖에 없다.

D bottleneck_router가 82픽셀에서 교착했다. 스트림을 소비하는 쪽이 생산이 끝난 뒤에 도는 순차 구조라, C 시뮬레이션에서는 hls::stream의 깊이가 무한이라 드러나지 않는다. DATAFLOW로 재작성했다.

E 2프레임째부터 틀리는 문제가 숨어 있었다. bn_silu_128의 call_counter는 static인데 설계에서 cv2가 삭제되어 프레임당 1회만 불린다. 그래서 **2프레임째에 슬롯 1(cv2 값)**을 읽는다. 단일 프레임 시험으로는 절대 잡히지 않는 종류다.

2. 수정 내역

대상	내용	파일
파라미터 BRAM	32비트 메모리 깊이를 4배 로 (256→1024 등), .coe 값을 0·4·8... 칸에 배치	hw/build_fix2.tcl:207 hw/coe_stride4.py
bn128 슬롯1	슬롯0(cv1) 값으로 덮음 — cv2가 삭제됐으므로	hw/coe_stride4.py
DMA 길이	c_sg_length_width 14 → 26 (67 MB). 409,600 B를 한 번에	hw/build_fix2.tcl
PS/PL 폭	실행 시 AFI_FS=0xA00, AFIFM2 HPO=32bit 교정	sw/run_model6.py
DMA 구동	길이 한도를 레지스터에 써보며 알아내지 않는다 — 그 쓰기가 곧 전송 시작 명령이라 쓰레기가 주입된다. 완료 판정은 Idle0이 아니라 IOC 비트 로(10.0초 → 0.05초)	sw/run_model6.py
출력 해석	경계 배열은 픽셀 우선(HWC) . 인수인계 문서의 "CHW"는 오류 — 테스트벤치가 규약을 못박고 있다	sw/sw_model7up.py

3. 검증 결과

항목	결과	자원 / 타이밍	값	여유
y0/y1 정수기준 일치 (1600픽셀)	100.00%	LUT	69,502	59.3%
불일치 바이트 / 204,800	0	FF	135,086	57.7%
전체 256채널 vs float 모델	상관 0.999	BRAM 타일	124.5	86.5%
±1 이내	95.6%	URAM	60 / 64	93.8%
검출 재현 (6장, 90건 중)	88건 97.8%	DSP	476	38.1%
상자 IoU (최소)	0.98 이상	WNS	+0.462 ns	위반 0
12프레임 연속, 2바퀴째	비트 동일			

실제 카메라 검출 예 (보드, 실시간): 순수 SW Person 0.854 [379,314,461,526] ↔ FPGA Person 0.850 [379,313,460,526] — 상자 동일, 신뢰도 차 0.01 이내.

4. 남은 것 · 팀에 확인 요청

항목	내용
BD 원본 부재	.xpr/.bd/BD tcl이 어느 브랜치에도 없다. 지금 쓰는 비트스트림은 .hwh에서 역으로 재구성한 build_fix2.tcl 산물이다. 원본을 버전 관리에 올려 주세요.
동일 결함 확인	위 원인 A 는 HLS bram 포트를 blk_mem_gen에 직접 붙이면 어느 설계에서나 생긴다. 팀 원본 BD에도 같은지 확인이 필요하다. 단서는 합성 로그의 MASTER_TYPE ... BRAM_CTRL 경고.
부팅 설정	PYNQ로 .bit만 바꾸는 방식은 PS 설정을 적용하지 않는다. 최종 배포는 XRT(xmutil loadapp + xlnx,afi-fpga 노드)로 가는 편이 구조적으로 안전하다.
속도	레이어별 실효 결과 model.6은 전체의 6.5% 다. FPGA로 옮겨 아끼는 시간은 전송·양자화를 빼면 약 1.7%. 한 블록만 빼는 구조로는 속도가 오르지 않는다 . C2f 8개 합이 약 50%이며 구조가 모두 같으므로, 여러 블록을 연속으로 FPGA에 두고 중간 결과를 PS로 왕복시키지 않는 것이 유일한 방향이다.