SHA-256 Verification Plan Summary & Reference Guide

1. Domain-Level Verification Plan Summary

Domain (Sheet)	Test ID Range	Item Breakdown (Total: 107)	Target UVM Test & Primary Verification Scope
1. AXI4-Lite (axil)	[AXIL-01] ~ [AXIL-38]	Total: 38 (Active: 30, Partial Waiver: 7, Waiver: 1)	sha256_axil_test — AXI4-Lite Master VIP 프로토콜 SVA(24종) 및 32-bit 정상/에러 기능 커버리지(14종) 독립 검증
2. AXI4-Stream (axis)	[AXIS-01] ~ [AXIS-26]	Total: 26 (Active: 8, Partial Waiver: 6, Waiver: 12)	sha256_axis_test — AXI4-Stream Master VIP 프로토콜 SVA/EOS(12종) 및 핸드셰이크/배압/패턴 기능 커버리지(14종) 독립 검증
3. Core (core)	[CORE-01] ~ [CORE-19]	Total: 19 (Active: 15, Partial Waiver: 0, Waiver: 4)	sha256_core_test — 68사이클 고정 레이턴시 제어/파이프라인 SVA, 512-bit 데이터패스 스트레스 및 0~68사이클 전 구간 비동기 리셋 복구 검증
4. CSR (csr)	[CSR-01] ~ [CSR-09]	Total: 9 (Active: 6, Partial Waiver: 2, Waiver: 1)	sha256_csr_test — PeakRDL RAL 기반 리셋 초기값, R/W Bit-bash, W1P/W1C 펄스 소멸, PROT 방화벽/Busy 충돌/미할당 주소 예외 응답(SLVERR/DECERR) 검증
5. Overall (overall)	[OA-01] ~ [OA-15]	Total: 15 (Active: 15, Partial Waiver: 0, Waiver: 0)	sha256_overall_test & sha256_sanity_test — Endian 변환, 55/56/64B 하드웨어 패딩, Auto/Manual Chaining, TKEEP 에러 보호 및 Soft Reset 복구 E2E 통합 검증
6. Directed & FPGA (direct)	[DIR-01]~[DIR-03], [FPGA-01]~[FPGA-09]	Supplemental: 12 (Static TB: 3, FPGA SoC: 9)	tb_sha256_tkeep & Zynq-7000 Bare-Metal FW — UVM Waiver 종결용 Null/Invalid TKEEP 27종 정적 검증 및 NIST CAVP 129종/Data Abort 펌웨어 검증
Waiver & Note (waiver_list)	[WV-*] / [NOTE-*]	Total: 33 Waivers (15 Partial, 18 Full) & 3 Notes	5개 도메인 통합 Waiver 사유서(DUT 포트/폭 제약, 등록형 출력 지연, 상위 도메인 위임 검증) 및 SVA memo

2. Reference Specifications & Documents

Reference Tag	Document Title / Standard ID	Source / URL	Verification Relevance
[FIPS 180-4]	NIST FIPS PUB 180-4: Secure Hash Standard (SHS)	https://nvlpubs.nist.gov/nistpubs/FIPS/NIST.FIPS.180-4.pdf	SHA-256 해시 알고리즘, 표준 IV 상수, 512-bit 블록 패딩 규칙 및 DPI-C Golden Reference(sha256_ref_model.cpp) 기준
[ARM IHI0022]	AMBA AXI and ACE Protocol Specification	https://support.arm.com/documentation/ihi0022/latest	AXI4-Lite 관련 항목 기준
[ARM DUI0534]	AMBA 4 AXI4, AXI4-Lite, and AXI4-Stream Protocol Assertions User Guide	https://support.arm.com/documentation/dui0534/b/Protocol-Assertions-Descriptions	AXI4-Lite 및 AXI4-Stream 관련 SVA 항목 기준
[AMD UG1037]	Vivado Design Suite AXI Reference Guide (Table 4-1)	Xilinx / AMD Official Documentation	AXI 인터페이스 최소 리셋 유지 시간(16 Cycles, p_min_reset_duration) 기준
[MAS]	Micro Architecture Specification	Micro_Architecture_Specification.pdf	검증 대상 DUT(sha256_axi_wrapper 및 sha256_core)의 설계문서
[Verif_Spec]	SHA-256 Verification Specification	SHA256_Verification_Specification.pdf	검증 환경 구성 문서
[Verif_Rpt]	SHA-256 Verification Report	SHA256_Verification_Report.pdf	검증 결과 통합 보고서
[FPGA_Rpt]	SHA-256 FPGA Verification Report	SHA256_FPGA_Verification_Report.pdf	FPGA Firmware test 보고서

3. Verification Type & Status Legend

Category	Abbreviation / Notation	Full Name	Description
Verification Type	SVA	SystemVerilog Assertion	*_if.sv, *_bfm.sv, *_sva.sv에 작성된 Assertion 검증 항목
Verification Type	CG	Functional Coverage (Covergroup)	Functional Coverage 기준
Verification Type	Seq	UVM Sequence (Self-Checking)	Virtual Sequence 또는 VIP/RAL 시퀀스 내부에서 명시적으로 수행하는 검증 항목
Verification Type	SB	UVM Scoreboard (DPI-C Reference Model)	수집된 입출력 트랜잭션을 C++ Golden Reference(c_sha256_digest) 결과와 대조하는 데이터 무결성 채점기
Plan Status	Active / Enabled	Fully Verified in Target Domain	Waiver 없이 해당 도메인의 SVA, Covergroup, Sequence, Scoreboard를 통해 100% 검증 완료된 항목
Plan Status	Partial Waiver / Partially Enabled	Verified with Scoped Exclusion	Description 중, 환경 제약등의 이유로 일부 조건만 제외 판정한 항목 (waiver_list 참조)
Plan Status	Waiver / Disabled	Excluded or Delegated Item	Description 중, 환경 제약등의 이유로 전체를 제외 판정한 항목 (waiver_list 참조)
Coverage Notation	cg.{a, b, c}	Multiple Coverpoints / Bins Grouping	동일한 상위 Covergroup(또는 Coverpoint) 내에 속한 복수의 하위 Coverpoint/Bin 항목들을 묶어서 표기
Coverage Notation	cr_name (bin_name)	Target Cross Bin Specification	Cross coverage 내에서 해당 테스트 케이스가 달성 목표로 하는 특정 유효 Bin(또는 교차 조건)을 명시

4. Domain Target Files & Prefix Mapping

Domain	Column / Prefix	Target File Path	Prefix Usage & Role Description
AXI4-Lite (axil)	SVA / CG / Seq	axi4lite_if.sv / axi4lite_coverage_monitor.svh / sha256_axil_vseq.svh	AXI4-Lite VIP 내장 프로토콜 SVA, 커버리지 모니터 및 커버리지/에러 주입 시퀀스 구동
AXI4-Stream (axis)	SVA / CG / Seq	axis_if.sv / axis_coverage.svh / sha256_axis_vseq.svh	AXI4-Stream VIP 내장 프로토콜 SVA(axis_monitor::check_phase 포함), 커버리지 및 5-Phase 스트리밍 시퀀스 구동
Core (core)	SVA: sva.* / if.*	sha256_core_sva.sv (sva.*) / core_if.sv (if.*)	sva.*는 코어 내부 컨트롤러/데이터패스 바인딩 SVA(9종), if.*는 코어 인터페이스 내장 리셋/Unknown SVA(3종)를 의미
Core (core)	CG / Seq / SB	core_coverage.svh / sha256_core_vseq.svh / sha256_scoreboard.svh	512-bit 데이터패스 스트레스 및 0~68사이클 리셋 복구 커버리지, 코어 버추얼 시퀀스 및 DPI-C 스코어보드
CSR (csr)	SVA: sva.* / bfm.*	sha256_wrapper_sva.sv (sva.*) / intr_bfm.sv (bfm.*)	sva.*는 Wrapper 내부 W1P/W1C 펄스 자동 소멸 SVA(3종), bfm.*는 리셋 시 인터럽트 초기화 SVA(p_rst_irq)를 의미
CSR (csr)	Seq: vseq.* / uvm.*	sha256_csr_vseq.svh (vseq.*) / uvm_reg_*_seq (uvm.*)	vseq.*는 사용자 정의 CSR 예외/권한 검증 태스크, uvm.*는 UVM 표준 내장 레지스터 시퀀스(hw_reset, bit_bash)를 의미
CSR (csr)	CG	sha256_csr_coverage.svh	RAL 주소 역참조 및 미러 캐싱 기반 CSR 프로토콜/방화벽 커버리지(cg_csr_protocol) 및 완료 전이 커버리지(cg_hw_update)
Overall (overall)	CG: oa_cov.* / csr_cov.*	sha256_overall_coverage.svh (oa_cov.*) / sha256_csr_coverage.svh (csr_cov.*)	oa_cov.*는 패딩 경계/정렬 및 Soft Reset 문맥 커버리지, csr_cov.*는 [CSR-08]에서 이관된 STATUS.DONE 갱신 커버리지를 의미
Overall (overall)	SVA / Seq / SB	sha256_wrapper_sva.sv / sha256_overall_vseq.svh / sha256_scoreboard.svh	Wrapper 라이프사이클/레이턴시/제로화/복구 SVA(5종), Overall 통합 버추얼 시퀀스 및 DPI-C 해시 비교 스코어보드
Directed TB (direct)	SVA / Self-Check Log	dv/static_tb/tb_sha256_tkeep.sv	UVM VIP 및 AXI DMA 제약으로 제외된 Null Beat(TKEEP=4'b0000) 및 27종 비정상 (TLAST, TKEEP) 진리표 전수 스윕/복구 검증 (31/31 PASS)
FPGA SoC (direct)	Bare-Metal C / IRQ	fpga/firmware/src/main.c	Zynq Cortex-A9 + AXI DMA 연동 NIST CAVP 골든 벡터 전수 대조, Data Abort 예외 검증 및 Global Timer 기반 성능 벤치마크 ([FPGA-01]~[FPGA-09])

AXI4-Lite Test Plan

System-Verilog Assertion List

Test ID	Category	VIP Implemented SVA	ARM Official SVA Reference	Description (Generic AXI4-Lite Spec)	Waiver
[AXIL-01]	Reset	p_min_reset_duration	[AMD UG1037] Table 4-1	리셋(reset_n)이 최소 16 사이클 이상 Low로 유지되는지 감시	Enabled
[AXIL-02]	Reset	p_valid_low_during_reset	[ARM DUI0534] Figure A3-1, AXI4_ERRM_*VALID_RESET	리셋 인가(!reset_n) 동안 모든 채널(AW, W, AR, B, R)의 VALID가 0인지 감시	Enabled
[AXIL-03]	Reset	p_valid_low_after_reset	[ARM DUI0534] Figure A3-1, AXI4_ERRM_*VALID_X	리셋 해제($rose(reset_n)) 당일 사이클에 모든 채널의 VALID가 0인지 감시	Enabled
[AXIL-04]	X/Z Check	p_valid_not_unknown	[ARM DUI0534] Section A3.1.2, AXI4_ERRM_*VALID_X	리셋 해제 후 모든 채널의 VALID 신호에 X/Z가 없는지 감시	Enabled
[AXIL-05]	X/Z Check	p_ready_not_unknown	[ARM DUI0534] Section A3.1.2, AXI4_ERRM_*READY_X	리셋 해제 후 모든 채널의 READY 신호에 X/Z가 없는지 감시	Enabled
[AXIL-06]	X/Z Check	p_addr_not_unknown	[ARM DUI0534] Section A3.2.2, AXI4_ERRM_A*ADDR_X	AWVALID / ARVALID 인가 시 주소 버스에 X/Z가 없는지 감시	Enabled
[AXIL-07]	X/Z Check	p_prot_no_unknown	[ARM DUI0534] Section A3.2.2, AXI4_ERRM_A*PROT_X	AWVALID / ARVALID 인가 시 PROT 신호에 X/Z가 없는지 감시	Enabled
[AXIL-08]	X/Z Check	p_wstrb_no_unknown	[ARM DUI0534] Section A3.2.2, AXI4_ERRM_WSTRB_X	WVALID 인가 시 WSTRB 신호에 X/Z가 없는지 감시	Enabled
[AXIL-09]	X/Z Check	p_wdata_lane_not_unknown	[ARM DUI0534] Section A3.2.2, AXI4_ERRM_WDATA_X	WSTRB[i]==1로 활성화된 WDATA 바이트 레인에 X/Z가 없는지 감시	Enabled
[AXIL-10]	X/Z Check	p_rdata_not_unknown	[ARM DUI0534] Section A3.2.2, AXI4_ERRM_RDATA_X	RVALID 인가 시 활성 데이터 폭(rdata[31:0])에 X/Z가 없는지 감시	Enabled
[AXIL-11]	Stability	p_aw_stability	[ARM DUI0534] Section A3.2.1, AXI4_ERRM_AW*_STABLE	AWVALID && !AWREADY 대기 중 AWADDR, AWPROT, AWVALID 유지 감시	Enabled
[AXIL-12]	Stability	p_w_stability	[ARM DUI0534] Section A3.2.1, AXI4_ERRM_W*_STABLE	WVALID && !WREADY 대기 중 WDATA, WSTRB, WVALID 유지 감시	Enabled
[AXIL-13]	Stability	p_ar_stability	[ARM DUI0534] Section A3.2.1, AXI4_ERRM_AR*_STABLE	ARVALID && !ARREADY 대기 중 ARADDR, ARPROT, ARVALID 유지 감시	Enabled
[AXIL-14]	Stability	p_r_stability	[ARM DUI0534] Section A3.2.1, AXI4_ERRM_R*_STABLE	RVALID && !RREADY 대기 중 RDATA, RRESP, RVALID 유지 감시	Enabled
[AXIL-15]	Stability	p_b_stability	[ARM DUI0534] Section A3.2.1, AXI4_ERRM_B*_STABLE	BVALID && !BREADY 대기 중 BRESP, BVALID 유지 감시	Enabled
[AXIL-16]	Protocol	p_addr_alignment_32	[ARM DUI0534] AXI4LITE_AUX_DATA_WIDTH	cfg_data_width==32일 때 주소 하위 2비트(addr[1:0]==2'b00) 정렬 감시	Partially Enabled
[AXIL-17]	Protocol	p_addr_alignment_64	[ARM DUI0534] AXI4LITE_AUX_DATA_WIDTH	cfg_data_width==64일 때 주소 하위 3비트(addr[2:0]==3'b000) 정렬 감시	Disabled
[AXIL-18]	Protocol	p_resp_no_exokay	[ARM DUI0534] Section B1.1.1, AXI4LITE_ERRS_*RESP_EXOKAY	BRESP 및 RRESP에서 EXOKAY(2'b01) 응답이 발생하지 않는지 감시	Enabled
[AXIL-19]	Protocol	p_addr_bounds	Custom (Address Range)	인가된 주소가 설정된 주소 대역(cfg_addr_width)을 초과하지 않는지 감시	Enabled
[AXIL-20]	Timeout	p_[aw/w/b/ar/r]_timeout	[ARM DUI0534] AXI4_RECS/M_*READY_MAX_WAIT	각 채널 VALID 인가 후 100 사이클 이내 READY 응답 도달 여부 감시	Partially Enabled
[AXIL-21]	Dependency	p_bvalid_dependency	[ARM DUI0534] Section A3.3.1, AXI4_ERRS_BRESP_WLAST	BVALID가 반드시 AW 및 W 핸드셰이크 완료(outstanding > 0) 후 발생하는지 감시	Enabled
[AXIL-22]	Dependency	p_rvalid_dependency	[ARM DUI0534] Section A3.3.2	RVALID가 반드시 AR 핸드셰이크 완료(outstanding > 0) 후 발생하는지 감시	Enabled
[AXIL-23]	Dependency	p_write_one_to_one	AXI4_ERRS_BRESP_ALL_DONE_EOS	누적 B 채널 응답 수가 AW 및 W 완료 수를 초과하지 않는지 감시	Enabled
[AXIL-24]	Dependency	p_read_one_to_one	AXI4_ERRS_RLAST_ALL_DONE_EOS	누적 R 채널 응답 수가 AR 완료 수를 초과하지 않는지 감시	Enabled

Functional Coverage List

Test ID	Covergroup	Coverpoint / Cross Name	Type	Standard Target Bins (Generic VIP)	Description	Coverage Status (Sequence)
[AXIL-25]	cg_axi4lite_32b_normal	DIR	Coverpoint	write, read	32-bit 트랜잭션의 읽기/쓰기 방향 도달 여부	Active (protocol_cov_seq, err_inject_seq)
[AXIL-26]	cg_axi4lite_32b_normal	RESP	Coverpoint	okay = {2'b00}	정상 접근 시 OKAY 응답 도달 여부	Active (Default Traffic)
[AXIL-27]	cg_axi4lite_32b_normal	WSTRB_32B	Coverpoint	all_zeros {4'h0} all_ones {4'hF} partial {[4'h1:4'hE]}	Write 트랜잭션 시 4-bit 바이트 스트로브 패턴 조합	Active (protocol_cov_seq, err_inject_seq)
[AXIL-28]	cg_axi4lite_32b_normal	PROT	Coverpoint	3'b000 ~ 3'b111 (8 bins)	Privileged / Secure / Instruction 3-bit 보호 속성 전 조합	Active (err_inject_seq)
[AXIL-29]	cg_axi4lite_32b_normal	ALIGN_32B	Coverpoint	aligned = {2'b00}	4바이트 워드 정렬 주소 접근 도달 여부	Active (Default Traffic)
[AXIL-30]	cg_axi4lite_32b_normal	AW_DELAY W_DELAY AR_DELAY	Coverpoint	back_to_back = {0} delayed = {[1:20]}	요청 채널(AW, W, AR)의 핸드셰이크 완료 대기 사이클 분포	Partial Waiver(Default Traffic)
[AXIL-31]	cg_axi4lite_32b_normal	B_DELAY R_DELAY	Coverpoint	back_to_back = {0} delayed = {[1:20]}	응답 채널(B, R)의 핸드셰이크 완료 대기 사이클 분포	Partial Waiver(Default Traffic)
[AXIL-32]	cg_axi4lite_32b_normal	CROSS_DIR_RESP CROSS_WRITE_WSTRB_32B CROSS_DIR_ALIGN32	Cross	DIR × RESP DIR × WSTRB_32B DIR × ALIGN_32B	트랜잭션 방향과 응답, 스트로브, 주소 정렬 간의 교차 검증	Active (Default Traffic)
[AXIL-33]	cg_axi4lite_32b_normal	CROSS_AW_W_DELAY	Cross	AW_DELAY × W_DELAY	Write 주소(AW)와 데이터(W) 채널의 도착 지연 타이밍 교차 검증	Partial Waiver(Default Traffic)
[AXIL-34]	cg_axi4lite_32b_error	DIR	Coverpoint	write, read	에러 트래픽의 읽기/쓰기 방향 도달 여부	Active (err_inject_seq)
[AXIL-35]	cg_axi4lite_32b_error	ERR_RESP	Coverpoint	slverr = {2'b10}, decerr = {2'b11}	슬레이브 에러(SLVERR) 및 디코드 에러(DECERR) 응답 도달 여부	Partial Waiver (err_inject_seq)
[AXIL-36]	cg_axi4lite_32b_error	ERR_ALIGN_32B	Coverpoint	unaligned = {[2'b01:2'b11]}	비정렬 주소(force_unaligned_addr=1) 인가 도달 여부	Active (err_inject_seq)
[AXIL-37]	cg_axi4lite_32b_error	CROSS_DIR_ERR_RESP	Cross	DIR × ERR_RESP	읽기/쓰기 방향별 에러 응답(SLVERR, DECERR) 교차 검증	Partial Waiver (Default Traffic)
[AXIL-38]	cg_axi4lite_32b_error	CROSS_DIR_ERR_ALIGN32	Cross	DIR × ERR_ALIGN_32B	읽기/쓰기 방향별 비정렬 주소 접근 교차 검증	Active (Default Traffic)

AXI4-Stream Test Plan

System-Verilog Assertion List

Test ID	Category	VIP Implemented SVA / Check	ARM Official SVA Reference	Description	Waiver
[AXIS-01]	Reset	p_err_tvalid_reset	[ARM DUI0534] Page 2-11, AXI4STREAM_ERRM_TVALID_RESET	aresetn이 High로 해제된 직후 첫 사이클에 TVALID == 0인지 감시	Enabled
[AXIS-02]	Stability	ASSERT_STABLE (TDATA, TKEEP, TLAST, TVALID)	[ARM DUI0534] Page 2-3, AXI4STREAM_ERRM_T*_STABLE	TVALID=1 && TREADY=0 대기 중 유효 페이로드 및 제어 신호 유지 감시	Enabled
[AXIS-03]	Stability	ASSERT_STABLE (TID, TDEST, TSTRB, TUSER)	[ARM DUI0534] Page 2-3, AXI4STREAM_ERRM_T*_STABLE	TVALID=1 && TREADY=0 대기 중 라우팅 및 사이드밴드 신호 유지 감시	Disabled
[AXIS-04]	Timeout	p_rec_tready_max_wait	[ARM DUI0534] AXI4STREAM_RECS_TREADY_MAX_WAIT	TVALID 인가 후 MAXWAITS(기본 1000클록) 이내 TREADY 응답 감시	Enabled
[AXIS-05]	X/Z Check	ASSERT_X_WHEN_VALID (TDATA, TKEEP, TLAST)	[ARM DUI0534] AXI4STREAM_ERRM_TDATA_X, TKEEP_X, TLAST_X	TVALID == 1일 때 데이터 및 패킷 경계 신호에 X/Z가 없는지 감시	Enabled
[AXIS-06]	X/Z Check	ASSERT_X_WHEN_VALID (TID, TDEST, TSTRB)	[ARM DUI0534] AXI4STREAM_ERRM_TID_X, TDEST_X, TSTRB_X	TVALID == 1일 때 라우팅 및 스트로브 신호에 X/Z가 없는지 감시	Disabled
[AXIS-07]	X/Z Check	ASSERT_X_NOT_IN_RESET (TVALID, TREADY)	[ARM DUI0534] AXI4STREAM_ERR*_(TVALID/TREADY)_X	리셋 해제 구간(aresetn == 1)에서 핸드셰이크 신호에 X/Z가 없는지 감시	Enabled
[AXIS-08]	X/Z Check	ASSERT_X_NOT_IN_RESET (TUSER)	[ARM DUI0534] AXI4STREAM_ERRM_TUSER_X	리셋 해제 구간에서 TUSER 신호에 X/Z가 없는지 감시	Disabled
[AXIS-09]	Protocol	p_err_tkeep_tstrb	[ARM DUI0534] Table 2-2 on Page 2-9, AXI4STREAM_ERRM_TKEEP_TSTRB	TKEEP == 0인 바이트 레인에 TSTRB == 1이 인가되지 않는지 감시	Disabled
[AXIS-10]	Protocol	N/A (Config Rule)	[ARM DUI0534] AXI4STREAM_AUXM_TID_TDEST_WIDTH	ID_WIDTH + DEST_WIDTH 합이 24를 초과하지 않는지 감시	Disabled
[AXIS-11]	End of Stream	axis_monitor::check_phase	[ARM DUI0534] AXI4STREAM_ERRM_STREAM_ALL_DONE_EOS	시뮬레이션 종료 시점에 TLAST로 닫히지 않은 잔여 스트림이 없는지 확인	Enabled
[AXIS-12]	Tie-off	Unsupported in VIP	[ARM DUI0534] AXI4STREAM_ERRM_*_TIEOFF	각 신호 폭(Width)이 0일 때 신호가 안정적으로 Tie-off 되는지 감시	Disabled

Functional Coverage List

Test ID	Covergroup	Coverpoint / Cross Name	Type	Standard Target Bins (Generic VIP)	Description	Coverage Status (Sequence)
[AXIS-13]	cg_handshake	cp_valid_wait cp_ready_wait cr_handshake_matrix	Coverpoint & Cross	(valid: zero{0}, short{[1:5]}, long{[6:20]}, extreme{[21:100]}) × (ready: ready_first{0}, short{[1:5]}, long{[6:20]}, extreme{[21:100]})	Master TVALID 인가 지연과 Slave TREADY Back-pressure 대기 사이클 교차 검증	Partial Waiver (single_seq, basic_seq, short_delay_seq, slow_seq)
[AXIS-14]	cg_packet_boundary	cp_transfer_type cp_ipg cr_packet_timing	Coverpoint & Cross	(single_transfer{1}, burst_transfer{0}) × (back_to_back{0}, short_gap{[1:5]}, long_gap{[6:100]})	단일 Beat(1-Beat) 및 다중 Beat(Burst) 패킷과 패킷 간 유휴 간격(IPG) 교차 검증	Partial Waiver (single_seq, basic_seq, Default Traffic)
[AXIS-15]	cg_reset	cp_reset_valid	Coverpoint	clean_reset = {0}, active_transfer_reset = {1}	정상 전송 완료(OK) 및 스트림 전송 진행 중 리셋(INCOMPLETE) 도달 여부	Active (err_inject_seq, Default Traffic)
[AXIS-16]	cg_null_transfer	cp_tkeep_all_zero cp_tlast cr_null_tlast	Coverpoint & Cross	(normal = {0}, null_transfer = {1}) × (not_last = {0}, last = {1})	모든 바이트 스트로브가 0(tkeep == 4'b0000)인 Null Beat 및 패킷 경계(TLAST) 교차 검증	Waiver
[AXIS-17]	cg_backpressure_corner_type	cp_stall_near_tlast cp_ready_stall_length cr_stall_tlast	Coverpoint & Cross	(away_from_tlast = {0}, near_tlast = {1}) × (short = {READY_STALL_SHORT}, long = {READY_STALL_LONG})	패킷 종료(TLAST) 인접 구간에서의 TREADY backpressure 발생 여부 및 backpressure 길이 교차 검증	Partial Waiver (slow_seq, short_delay_seq)
[AXIS-18]	cg_byte_qualifier_type_partial	cp_tkeep_state cp_tlast cp_tlast_tkeep_cross	Coverpoint & Cross	tlast_0_all_1 = {0}, tlast_1_all_1 = {1}, tlast_1_partial = {2}	패킷 중간(TLAST=0) 및 마지막 Beat(TLAST=1)에서의 TKEEP 바이트 스트로브 조합 검증	Partial Waiver (stream_seq, Default Traffic)
[AXIS-19]	cg_tkeep_tstrb_type_partial	cp_tkeep cp_tstrb cp_keep_strb_cross	Coverpoint & Cross	all_1_match = {0}, partial_match = {1}	활성 바이트 폭 내 TKEEP과 TSTRB의 상태 일치 여부 검증	Partial Waiver (stream_seq, Default Traffic)
[AXIS-20]	cg_data_pattern_type	cp_tdata_pattern cp_tlast cr_pattern_tlast	Coverpoint & Cross	(all_0 = {DATA_ALL_0}, all_1 = {DATA_ALL_1}, toggle = {DATA_TOGGLE}) × (not_last = {0}, last = {1})	32-bit 활성 데이터 폭 내 극단적 데이터 패턴(All-0, All-1, Toggle 32'h5555_5555)과 패킷 경계 교차 검증	Active (stream_seq in axis_test & core_test)
[AXIS-21]	cg_routing_matrix_type	cp_tid cp_tdest cr_routing	Coverpoint & Cross	(active_ids[] = {[0:max_id]}) x (active_dests[] = {[0:max_dest]})	다중 스트림 환경의 라우팅 ID(TID) 및 목적지(TDEST) 신호 상태 확인	Partial Waiver (Default Traffic)
[AXIS-22]	cg_routing_change_type	cp_tlast cp_id_change cp_dest_change cr_change_at_last	Coverpoint & Cross	(at_last = {1}) × (id_changed: changes[] = {[0:can_id_change]}) × (dest_changed: changes[] = {[0:can_dest_change]})	패킷 종료 경계(TLAST=1) 시점에서의 이전 패킷 대비 TID 및 TDEST 라우팅 변경 여부 교차 검증	Waiver
[AXIS-23]	cg_sideband_type_mixed	cp_tuser_state cp_tlast cr_tuser_tlast	Coverpoint & Cross	(user_state: all_0{USER_ALL_0}, mixed{USER_MIXED}) × (tlast: {0, 1})	sideband 활성 모드(USER_WIDTH > 0)에서 TUSER 데이터 상태(All-0 vs Mixed)와 패킷 경계(TLAST) 교차 검증	Waiver
[AXIS-24]	cg_sideband_type_no_mixed	cp_tuser_state cp_tlast cr_tuser_tlast	Coverpoint & Cross	(user_state: all_0{USER_ALL_0}) × (tlast: {0, 1})	sideband 비활성 모드(USER_WIDTH == 0)에서 TUSER 기본 상태(All-0)와 패킷 경계(TLAST) 교차 검증	Waiver
[AXIS-25]	cg_byte_qualifier_type_no_partial	cp_tkeep_state cp_tlast cr_tlast_tkeep	Coverpoint & Cross	(keep_state: all_1{KEEP_ALL_1}, all_0{KEEP_ALL_0}) × (tlast: tlast_0{0}, tlast_1{1})	단일 바이트 버스(DATA_WIDTH <= 8) 모드에서 패킷 경계(TLAST)와 TKEEP 상태(All-1/All-0) 교차 검증	Waiver
[AXIS-26]	cg_tkeep_tstrb_type_no_partial	cp_tkeep cp_tstrb cr_keep_strb	Coverpoint & Cross	(cp_tkeep: all_1{KEEP_ALL_1}, all_0{KEEP_ALL_0}) × (cp_tstrb: all_1{KEEP_ALL_1}, all_0{KEEP_ALL_0})	단일 바이트 버스(DATA_WIDTH <= 8) 모드에서 TKEEP과 TSTRB 상태(All-1/All-0) 일치 교차 검증	Waiver

SHA-256 CORE Test Plan

Test ID	Category	Section	Description	Spec Ref	Verif Type	SVA	Covergroup	Sequence	Scoreboard	Status
[CORE-01]	Control	ctrl_start	ready_o=1일 때 start_i가 인가되면 다음 사이클에 ready_o=0, busy_o=1로 전환되는지 확인	MAS 5.2	SVA	sva.p_ctrl_start	-	-	-	Active
[CORE-02]	Control	ctrl_busy	busy_o=1로 유지되는 동안에는 ready_o와 done_o가 모두 0을 유지하는지 확인	MAS 5.2	SVA	sva.p_ctrl_busy	-	-	-	Active
[CORE-03]	Control	ctrl_done	done_o 펄스가 발생한 직후 다음 사이클에 busy_o=0, ready_o=1 상태로 정상 복귀하는지 확인	MAS 5.2	SVA	sva.p_ctrl_done	-	-	-	Active
[CORE-04]	Control	ctrl_latency	start_i && ready_o 핸드셰이크 다음 클록(|=>)부터 코어 연산(INIT 1 + PRE_ROUND 1 + ROUND 64 + UPDATE 1 + DONE 1 = 총 68사이클)을 거쳐 done_o=1이 출력되는지 확인	MAS 5.2	SVA	sva.p_ctrl_latency	-	-	-	Active
[CORE-05]	Control	ctrl_mutex	ready_o와 busy_o 신호가 동시에 1이 될 수 없음(상호 배타성 유지)을 확인	MAS 5.1, 5.2	SVA	sva.p_ctrl_mutex	-	-	-	Active
[CORE-06]	Control	ctrl_stable	busy_o=1로 유지되는 동안 코어 입력 데이터(block_i, state_in_i)가 흔들림 없이 유지($stable)되는지 확인	MAS 5.1, 5.2	SVA	sva.p_ctrl_stable	-	-	-	Active
[CORE-07]	Control	ctrl_done_pulse	done_o 완료 신호가 발생 시 정확히 1 클록 사이클 동안만 활성화(High)되는지 확인	MAS 5.2	SVA	sva.p_ctrl_done_pulse	-	-	-	Active
[CORE-08]	Control	ctrl_no_x	리셋이 해제된 정상 동작 구간에서 제어 신호(start_i, ready_o, busy_o, done_o)에 미상 상태(X/Z)가 발생하지 않는지 확인	MAS 5.1	SVA	if.p_ctrl_no_x	-	-	-	Active
[CORE-09]	Control	ctrl_ignore	busy_o=1 상태에서 들어오는 중복 start_i 요청이 무시되는지 확인	MAS 4.3.2, 5.1	Waiver	-	-	-	-	Waiver
[CORE-10]	Datapath	dp_fips	FIPS 180-4 공식 테스트 벡터(단일 및 다중 블록) 주입 시 해시 결과가 공식 정답과 일치하는지 확인	MAS 1.1, 7	Waiver	-	-	-	-	Waiver
[CORE-11]	Datapath	dp_rand	무작위 메시지 블록 및 초기 상태를 주입하여 C++ 참조 모델 결과와 100% 일치하는지 확인	MAS 5.3, 5.4	Waiver	-	-	-	-	Waiver
[CORE-12]	Datapath	dp_chain	단일 블록(first_block=1)과 다중 체이닝 블록(first_block=0) 연산이 모두 발생하고 해시 결과가 일치하는지 확인	MAS 4.4.4, 5.1	CG, Seq, SB	-	cg_dp.cp_chain	do_core_dp_stress()	compare_hash()	Active
[CORE-13]	Datapath	dp_stress	512-bit block_i 버스에 All-0, All-1, Walking-1, Walking-0 스트레스 패턴을 주입하여 코어 입력 도달 및 연산 결과 무결성을 확인	MAS 5.3, 5.4	CG, Seq, SB	-	cg_dp.{cp_zero, cp_one, cp_w1, cp_w0}	do_core_dp_stress()	compare_hash()	Active
[CORE-14]	Reset	rst_basic	rst_n_i=0 인가 시 ready_o=1, busy_o=0, done_o=0으로 즉시 초기화되는지 확인	MAS 5.2	SVA	if.p_rst_basic	-	-	-	Active
[CORE-15]	Reset	rst_active	연속된 리셋 유지 구간(!rst_n_i ##1 !rst_n_i) 동안 제어 출력(ready_o, busy_o, done_o)이 흔들림 없이 IDLE 상태를 유지($stable)하는지 확인	MAS 5.2	SVA	if.p_rst_active	-	-	-	Active
[CORE-16]	Reset	rst_recovery	코어 연산 진행 구간(0~68 사이클, 0~63 라운드) 전 타이밍에 리셋을 인가하여 연산 중단(is_aborted=1)을 샘플링하고, 리셋 해제 후 다음 연산이 정상 완주 및 채점되는지 확인	MAS 5.2	CG, Seq, SB	-	cg_rst.{cp_is_aborted, cp_aborted_cycle, cp_aborted_round}	do_core_rst_recovery()	compare_hash()	Active
[CORE-17]	Reset	rst_async	비동기 리셋(Asynchronous Reset) 인가 시 즉각적인 초기화 지원 여부 확인	MAS 4.1.2	Waiver	-	-	-	-	Waiver
[CORE-18]	FSM	fsm_seq	코어 컨트롤러 내부 파이프라인 제어 신호가 init_o(1클록) → pre_round_o(1클록) → round_en_o(64클록) → update_o(1클록) → done_o(1클록) 순서로 전이하는지 확인	MAS 5.2	SVA	sva.p_fsm_sequence	-	-	-	Active
[CORE-19]	FSM	fsm_duration	ROUND 구간(round_en_o=1) 동안 라운드 인덱스(round_idx_o)가 0부터 63까지 매 사이클 1씩 단조 증가하는지 확인	MAS 5.2	SVA	sva.p_fsm_duration	-	-	-	Active

SHA-256 CSR Test Plan

Test ID	Category	Section	Description	Spec Ref	Verif Type	SVA	Covergroup	Sequence	Scoreboard	Status
[CSR-01]	Reset	csr_reset	하드웨어 리셋(rst_n_i=0) 시 외부 인터럽트(irq_o=0)가 즉시 초기화되고, 리셋 해제 후 전체 CSR 맵을 읽었을 때 사양서 초기값(ID, STATE_IN_0~7 표준 IV 등)과 일치하는지 확인	MAS 4.2.1, 4.2.2	Seq, SVA	bfm.p_rst_irq	-	vseq.do_csr_reset(), uvm.uvm_reg_hw_reset_seq	-	Partial Waiver
[CSR-02]	Access	csr_rw_access	R/W 속성 필드(STATE_IN_0~7, CTRL.EN, CTRL.IRQ_EN)의 모든 비트에 0과 1을 교차 쓰기 및 읽기 수행 시 기록한 값이 손실 없이 유지되는지 확인	MAS 4.2.1, 4.2.2	Seq, CG	-	cg_csr_protocol.{cp_addr, cp_dir, cp_resp}	vseq.do_csr_bit_bash(), uvm.uvm_reg_bit_bash_seq	-	Partial Waiver
[CSR-03]	Access	csr_ro_protect	RO 권한 레지스터(ID, STATUS, MSG_LEN_LO/HI, DIGEST_0~7)에 Write 시도 시 쓰기를 무시하고 기존 값을 유지하며 SLVERR(2'b10) 및 STATUS.ERR_PRT=1을 반환하는지 확인	MAS 4.2.1, 4.3.3	Seq, CG	-	cg_csr_protocol.{cp_addr, cp_dir, cp_resp}	vseq.do_addr_err_sweep()	-	Active
[CSR-04]	Access	csr_pulse_clear	W1P/W1C 필드(CTRL.START, CTRL.SOFT_RESET, INTCLEAR.CLR_DONE)에 1 기록 시 내부 하드웨어 펄스가 1클록 후 자동 소멸하고, CTRL 재읽기 및 INTCLEAR.CLR_ERR 소거 시 해당 비트가 0으로 확인되는지 검증	MAS 4.2.2	Seq, SVA	sva.p_start_pulse_clear, sva.p_soft_reset_clear, sva.p_clear_done_pulse	-	vseq.do_pulse_clear()	-	Active
[CSR-05]	Exception	csr_wo_err	쓰기 전용(WO)인 INTCLEAR(0x0C)에 Read 시도 시 0x00000000 데이터와 함께 DECERR(2'b11) 버스 에러를 반환하는지 확인	MAS 4.2.2, 4.3.3	Seq, CG	-	cg_csr_protocol.cr_wo_err (hit)	vseq.do_addr_err_sweep()	-	Active
[CSR-06]	Exception	csr_unmapped_err	디코더에 매핑되지 않은 미할당 주소 영역(예: 0x40~0x7F, 0xA0~0xFF)에 Read/Write 접근 시 버스 미응답(Hang) 없이 요청 핸드셰이크 후 1사이클 내 DECERR(2'b11)를 반환하는지 확인	MAS 4.2.1, 4.3.3	Seq, CG	-	cg_csr_protocol.cr_wo_err (others×decerr)	vseq.do_addr_err_sweep(), vseq.do_busy_sweep()	-	Active
[CSR-07]	Security	csr_busy_prot	코어 연산 중(STATUS.BUSY=1) CTRL(EN, IRQ_EN, START) 및 STATE_IN_0~7 쓰기 시도 시 SLVERR(2'b10) 반환 및 기존 값 보존(Atomicity) 확인 (단, CTRL.SOFT_RESET 쓰기 및 전 영역 읽기는 OKAY 허용)	MAS 4.3.2	Seq, CG	-	cg_csr_protocol.cr_busy_prot	vseq.do_busy_sweep()	-	Active
[CSR-08]	Status	csr_hw_update	코어 연산 완료 시 외부 제어 없이 STATUS(DONE=1, BUSY=0) 및 DIGEST_0~7이 자동 갱신되는지 확인	MAS 4.2.2, 4.4.4	Waiver	-	-	-	-	Waiver
[CSR-09]	Security	csr_secure_prot	Non-secure 트랜잭션(awprot[1]=1, arprot[1]=1) 인가 시 전 영역 Write 차단(STATUS.ERR_PRT=1), Read 데이터 0x00000000 마스킹 및 SLVERR(2'b10) 반환 확인	MAS 4.3.1, 4.3.5	Seq, CG	-	cg_csr_protocol.cr_secure_prot	vseq.do_secure_prot()	-	Active

SHA-256 OVERALL Test Plan

Test ID	Category	Section	Description	Spec Ref	Verif Type	SVA	Covergroup	Sequence	Scoreboard	Status
[OA-01]	Datapath	oa_byte_swap	AXI4-Stream으로 주입된 Little-Endian 바이트 스트림(s_axis_tdata, s_axis_tkeep)이 내부 버퍼에서 Big-Endian 512-bit 블록(core_block)으로 변환되어 해시 연산되는지 확인	MAS 4.4.4	CG, Seq, SB	-	oa_cov.cg_payload.{cp_last_align, cr_block_align}	do_oa_e2e_hash()	compare_hash()	Active
[OA-02]	Padding	oa_pad_edge	하드웨어 자동 패딩의 3대 경계 길이인 55B(단일 블록), 56B(0x80 삽입 후 2블록 분할), 64B(원본 1블록 + 패딩 전용 2블록) 주입 시 MSG_LEN_LO/HI 비트 길이(bytes×8) 누적 및 최종 해시 정합성 확인	MAS 4.2.2, 4.4.2	CG, Seq, SB	-	oa_cov.cg_payload.cp_msg_len.{len_55, len_56, len_64}	do_oa_pad_edge()	compare_hash()	Active
[OA-03]	Control	oa_lifecycle	CTRL(EN=1, IRQ_EN=1, START=1) 설정 → 스트림 수신 → 연산 완료(STATUS.DONE=1, irq_o=1) → DIGEST_0~7 읽기 → INTCLEAR.CLR_DONE 소거(irq_o=0, S_IDLE 복귀)의 전체 제어 수명주기 및 하드웨어 상태 자동 갱신 확인	MAS 4.2.2, 4.4	SVA, CG, Seq, SB	p_lifecycle_irq_behavior, p_lifecycle_irq_clear	csr_cov.cg_hw_update.cp_done	do_oa_lifecycle()	compare_hash()	Active
[OA-04]	Control	oa_latency	마지막 블록 연산 트리거(state==S_START_CORE && ret_state==S_DONE) 다음 사이클부터 71사이클 후 status_done=1이 출력되는지 확인	MAS 4.4.3, 4.4.4	SVA	p_oa_latency	-	-	-	Active
[OA-05]	Security	oa_zeroization	트랜잭션 완료 또는 리셋 후 S_IDLE(state==0) 상태에서 내부 512-bit 메시지 버퍼(block_b)가 0x00으로 소거되어 유지되는지 확인	MAS 4.4	SVA	p_oa_zeroization	-	-	-	Active
[OA-06]	Datapath	oa_chaining	64바이트를 초과하는 다중 블록 메시지 스트리밍 시, 이전 블록의 해시 결과(core_state_out_reg)가 다음 블록의 입력(core_state_in)으로 Auto-Chaining되는지 확인	MAS 4.4.4	CG, Seq, SB	-	oa_cov.cg_payload.{cp_msg_len.multi_block, cr_block_align}	do_oa_e2e_hash()	compare_hash()	Active
[OA-07]	Datapath	oa_manual_chain	STATE_IN_0~7 레지스터에 Custom IV가 설정되었을 때, 스트림 주입 시 변경된 IV가 코어 연산에 반영되어 정확한 다이제스트를 산출하고, 표준 IV 복원 시 정상 동작하는지 확인	MAS 4.2.2, 4.4.4	Seq, SB	-	-	do_oa_manual_chain()	compare_hash()	Active
[OA-08]	Datapath	oa_e2e_hash	단일 블록(1~54B) 및 다중 블록(65~512B)의 무작위 메시지 스트림에 대해 산출된 DIGEST_0~7이 표준 SHA-256 해시 결과와 일치하는지 확인	MAS 1.1, 4.4	CG, Seq, SB	-	oa_cov.cg_payload.{cp_msg_len.single_block, cp_msg_len.multi_block, cr_block_align}	do_oa_e2e_hash()	compare_hash()	Active
[OA-09]	Stress	oa_b2b_trans	하드웨어 리셋(rst_n_i) 없이 다수의 해시 트랜잭션을 Back-to-Back으로 연속 구동할 때 내부 카운터(byte_cnt, msg_len) 및 상태 플래그(first_block, status_done)의 잔류 오염 없이 정확히 연산되는지 확인	MAS 4.4	Seq, SB	-	-	do_oa_b2b_trans()	compare_hash()	Active
[OA-10]	Stress	oa_stress	스트림 Beat 간 TVALID long delay(10~100클록 Stall)와 AXI4-Lite STATUS 연속 읽기 접근이 교차하는 조건에서 데이터 유실 없이 해시 연산이 완료되는지 확인	MAS 4.4.1	Seq, SB	-	-	do_oa_stress()	compare_hash()	Active
[OA-11]	Control	oa_disable	CTRL.EN=0 설정 시 스트림 수신이 차단(s_axis_tready=0 유지)되는지 확인하고, CTRL.IRQ_EN=0 설정 시 연산 완료(STATUS.DONE=1) 후에도 외부 인터럽트(irq_o=0)가 마스킹되는지 확인	MAS 4.2.2, 4.4.1	SVA, Seq, SB	p_lifecycle_irq_behavior	-	do_oa_disable()	compare_hash()	Active
[OA-12]	Recovery	oa_timeout_recov	스트림 수신(S_RCV, 코어 Idle) 중 TLAST 누락으로 Starvation이 발생했을 때, CTRL.SOFT_RESET 인가 시 S_IDLE로 즉시 복구되어 후속 트랜잭션을 정상 처리하는지 확인	MAS 4.2.2, 4.4.1	CG, Seq, SB	-	oa_cov.cg_exception.cp_rst_status.rst_while_idle	do_oa_timeout_recov()	compare_hash()	Active
[OA-13]	Recovery	oa_busy_recov	코어가 68사이클 압축 연산을 수행하는 도중(S_WAIT_CORE, 코어 Busy) CTRL.SOFT_RESET을 인가하여 연산을 강제 중단시켰을 때, 코어 및 Wrapper가 즉시 초기화되어 후속 트랜잭션이 정상 처리되는지 확인	MAS 4.2.2, 4.3.2	CG, Seq, SB	-	oa_cov.cg_exception.cp_rst_status.rst_while_busy	do_oa_busy_recov()	compare_hash()	Active
[OA-14]	Exception	oa_tkeep_err	스트림 수신(S_RCV) 중 미지원 TKEEP(tlast=1 비연속 패턴 또는 tlast=0 부분 스트로브) 주입 시, 하드웨어가 적재를 차단하고 내부 버퍼 소거(0x00), S_IDLE(BUSY=0) 복귀 및 STATUS.ERR_PRT=1을 설정하며, INTCLEAR.CLR_ERR 소거 후 후속 연산이 정상 처리되는지 확인	MAS 4.3.4, 4.4.1	Seq, SB	-	-	do_oa_tkeep_err(), tb_sha256_tkeep.sv (27 Invalid Patterns Sweep)	compare_hash()	Active
[OA-15]	Recovery	oa_recovery	CTRL.SOFT_RESET 인가 시 다음 클록에 내부 FSM(S_IDLE), 상태 플래그(status_busy=0, status_done=0, first_block=1) 및 카운터(byte_cnt=0, msg_len=0)가 즉시 초기화되고, 후속 트랜잭션이 정상 처리되는지 확인	MAS 4.2.2, 4.3.2, 4.4	SVA, CG, SB	p_oa_recovery	oa_cov.cg_exception.cp_rst_status	-	process_axis_data(), process_core_data()	Active

SHA-256 Direct Test Plan

Test ID	Target Env	Category	Section	Description	Spec Ref	Verif Type	SVA / Target Function	Checking Mechanism (Log / Hardware Check)	Status
[DIR-01]	Static TB	Exception	dir_null_beat	UVM VIP 및 AXI DMA에서 생성이 제한되는 Null Beat(s_axis_tkeep == 4'b0000)를 패킷 중간(tlast=0), 종료(tlast=1), 단일 0B 패킷 조건으로 직접 인가하여 STATUS.ERR_PRT=1, 내부 버퍼(block_b) 및 msg_len 즉시 초기화, S_IDLE 복귀 확인 ([WV-AXIS-09] Closure)	MAS 4.3.4, 4.4.1	SVA, Task, Log	p_tkeep_invalid_decode, p_tkeep_err_abort_fsm, p_tkeep_err_zeroize_datapath	STATUS == 0x04, MSG_LEN == 0, core_block == 0	Active
[DIR-02]	Static TB	Exception	dir_tkeep_sweep	1-bit s_axis_tlast와 4-bit s_axis_tkeep의 32개 진리표 중 유효 5종을 제외한 27개 비정상 조합(패킷 중간 부분 스트로브 15종 + 마지막 Beat 비연속/Null 12종)을 정상 Beat 선적재(0xDEADBEEF) 후 전수 인가하여 선적재 데이터 완전 소거(BUF_WIPED=1) 및 코어 오구동 차단 확인 ([WV-AXIS-11], [OA-14] Closure)	MAS 4.3.4, 4.4.1	SVA, Task, Log	p_tkeep_err_no_core_trigger, p_w1c_clr_err, run_invalid_tkeep_case()	27 / 27 Cases PASS, STATUS == 0x04, CLR_ERR -> 0x00	Active
[DIR-03]	Static TB	Recovery	dir_err_recov	30회의 연속 TKEEP 프로토콜 위반 주입 및 INTCLEAR.CLR_ERR 소거 직후, 하드웨어 리셋 없이 "abc"(3B, tkeep=4'b0111, tlast=1) 정상 스트림을 주입하여 완료 인터럽트(irq_o=1) 및 Golden Digest 일치 확인	MAS 4.2.2, 4.3.4	SVA, Task, Log	verify_post_error_recovery_abc()	DIGEST == ba7816bf...f20015ad (31 / 31 PASS)	Active
[FPGA-01]	FPGA SoC	Datapath	fpga_basic_hash	Zynq-7000(xc7z020) 100 MHz 환경에서 AXI DMA 및 인터럽트를 연동하여 기본 벡터 3종(3B, 56B, 43B) 주입 시 Little-to-Big Endian 변환 및 해시 정합성 확인	MAS 4.4.4, FPGA 2.1	Bare-Metal SW, IRQ	test_basic_vectors()	DIGEST_0~7 CSR Read vs. PS C Ref-Model (sw_sha256_oneshot) 일치	Active
[FPGA-02]	FPGA SoC	Padding	fpga_pad_edge	최소 길이(1B) 및 하드웨어 자동 패딩 블록 분할 경계 길이(55B, 56B, 64B) 페이로드 DMA 주입 시 MSG_LEN_LO/HI 비트 길이(bytes×8) 누적 및 해시 결과 일치 확인	MAS 4.4.2, FPGA 2.1	Bare-Metal SW, IRQ	test_padding_and_chaining()	sha256_get_msg_bitlen() 확인 및 SW Ref-Model 대조 일치	Active
[FPGA-03]	FPGA SoC	Datapath	fpga_chaining	다중 블록(128B, 192B) 연속 DMA 스트리밍에 따른 하드웨어 Auto-Chaining과 STATE_IN_0~7 CSR에 Custom IV 적재 후 64B 연산을 수행하는 Manual Chaining 및 표준 IV 복원 확인	MAS 4.2.2, 4.4.4, FPGA 2.2	Bare-Metal SW, IRQ	test_padding_and_chaining()	sw_sha256_init_custom_iv() 대조 및 sha256_load_default_iv() 복원 확인	Active
[FPGA-04]	FPGA SoC	Dataset	fpga_cavp_suite	SD 카드(xilffs)에서 NIST CAVP 전처리 이진 벡터(SHORT_TV.BIN 65종, LONG_TV.BIN 64종, 최대 49,616 bits)를 로드하여 연속 검증함으로써 UVM 시뮬레이션 시간 제약 Waiver([WV-CORE-02, 03]) 및 msg_len[15:12] 상위 비트 토글 Sign-off 달성	MAS 1.1, FPGA 2.3	Bare-Metal SW, SD/DMA	run_sd_bin_suite()	128개 DMA 스트리밍 벡터 PL == PS == Golden 일치	Active
[FPGA-05]	FPGA SoC	Security	fpga_atomicity	sha256_start(0) 인가로 STATUS.BUSY == 1인 상태에서 STATE_IN_0 쓰기 시도 시 하드웨어 차단 및 에러 응답 확인 ([WV-CORE-01] Closure)	MAS 4.3.2, FPGA 3.1	Negative Exception	test_negative_exceptions()	Asynchronous Data Abort 1회 발생(Aborts=1) 및 STATUS == 0x00000005 확인	Active
[FPGA-06]	FPGA SoC	Recovery	fpga_soft_reset	STATUS.BUSY == 1 및 ERR_PRT == 1 상태에서 CTRL.SOFT_RESET 인가 시 예외 허용(OKAY) 및 즉각적인 상태 복구 확인	MAS 4.2.2, 4.3.2, FPGA 3.2	Negative Recovery	test_negative_exceptions()	Data Abort 미발생(Aborts=1 유지), STATUS.BUSY == 0 및 STATE_IN_0 == 0x6A09E667 확인	Active
[FPGA-07]	FPGA SoC	Exception	fpga_decode_perm	RO 레지스터(ID) 쓰기, WO 레지스터(INTCLEAR) 읽기, 미할당 주소(0x40) 읽기 시도 시 버스 에러 반환 및 레지스터 보호 확인	MAS 4.3.3, FPGA 3.3	Negative Exception	test_negative_exceptions()	Data Abort 3회 추가 발생(누적 Aborts=4) 및 ID == 0x41749591 보존 확인	Active
[FPGA-08]	FPGA SoC	Security	fpga_prot_firewall	PS영역을 Non-Secure(AxPROT[1]=1)로 설정 후 CSR 읽기/쓰기 시도 시 Zynq TrustZone 방화벽 선제 차단 확인	MAS 4.3.1, FPGA 3.4	Negative Security	test_negative_exceptions()	Data Abort 2회 추가 발생(누적 Aborts=6), Secure 복원 후 STATUS.ERR_PRT == 0 확인	Active
[FPGA-09]	FPGA SoC	Performance	fpga_ppa_bench	Cortex-A9 64-bit Global Timer(333.33 MHz)를 이용해 단문/장문 벡터의 PL 가속 시간과 PS 단독 연산 시간을 계측하고 실효 Throughput 및 가속비 산출	MAS 6.3, FPGA 4.1~4.3	Benchmark	run_sd_bin_suite()	LONG_TV.BIN 기준 PL 495.32 Mbps (이론 한계 대비 83.2%), PS 대비 16.61x 가속 확인	Active

SHA-256 WAIVER LIST

Waiver ID	Domain	Ref ID	Waived Target (SVA / Covergroup / Feature)	Waiver Level & Technical Justification
[WV-AXIL-01]	AXI4-Lite	[AXIL-16]	[SVA] p_addr_alignment_32	[Partial Waiver] 기본값은 disable_alignment_sva = 0(상시 감시)으로 운용하되, 비정렬 주소를 의도적으로 주입하는 에러 시퀀스(axil_vseq.err_inject_seq 및 csr_vseq 0x02 토글) 구간에서만 일시적으로 1로 마스킹 후 0으로 복구함
[WV-AXIL-02]	AXI4-Lite	[AXIL-17]	[SVA] p_addr_alignment_64	[Waiver] SHA-256 DUT의 AXI4-Lite 데이터 버스는 32-bit 고정 폭으로 설계되었으므로 해당 사항 없음
[WV-AXIL-03]	AXI4-Lite	[AXIL-20]	[SVA] p_[aw/w/b/ar/r]_timeout	[Partial Waiver] 기본값은 disable_timeout_sva = 0(상시 감시)으로 운용하되, 타임아웃 예외를 주입하는 시퀀스(axil_vseq.err_inject_seq) 구간에서만 일시적으로 1로 마스킹 후 0으로 복구함
[WV-AXIL-04]	AXI4-Lite	[AXIL-30]	[CG] cg_axi4lite_32b_normal (AW/W/AR_DELAY.back_to_back)	[Partial Waiver] DUT가 VALID 감지 후 플립플롭(always_ff)을 거쳐 READY를 출력하는 데 최소 1사이클이 소요되어 0-cycle 핸드셰이크는 구조적으로 발생 불가하므로 ignore_bins 처리
[WV-AXIL-05]	AXI4-Lite	[AXIL-31]	[CG] cg_axi4lite_32b_normal (B/R_DELAY.back_to_back)	[Partial Waiver] DUT가 요청 핸드셰이크 완료 후 다음 클록에 BVALID/RVALID를 출력하므로 0-cycle 응답은 구조적으로 발생 불가하여 ignore_bins 처리
[WV-AXIL-06]	AXI4-Lite	[AXIL-33]	[CG] cg_axi4lite_32b_normal (CROSS_AW_W_DELAY)	[Partial Waiver] [WV-AXIL-04]의 0-cycle 딜레이 제외에 따른 Cross Coverage 연동 Waiver
[WV-AXIL-07]	AXI4-Lite	[AXIL-35]	[CG] cg_axi4lite_32b_error (ERR_RESP.decerr)	[Partial Waiver] DECERR(2'b11)는 미할당 주소 및 WO 읽기 등 CSR 메모리 맵에 종속적인 에러이므로 CSR 도메인([CSR-05], [CSR-06])으로 이관하여 검증
[WV-AXIL-08]	AXI4-Lite	[AXIL-37]	[CG] cg_axi4lite_32b_error (CROSS_DIR_ERR_RESP)	[Partial Waiver] [WV-AXIL-07]의 DECERR 이관에 따른 읽기/쓰기 방향 교차 커버리지 연동 Waiver
[WV-AXIS-01]	AXI4-Stream	[AXIS-03]	[SVA] ASSERT_STABLE (TID, TDEST, TSTRB, TUSER)	[Waiver] SHA-256 DUT에 라우팅 및 사이드밴드 핀(TID, TDEST, TSTRB, TUSER) 미존재 (MAS 4.1.2)
[WV-AXIS-02]	AXI4-Stream	[AXIS-06]	[SVA] ASSERT_X_WHEN_VALID (TID, TDEST, TSTRB)	[Waiver] SHA-256 DUT에 TID, TDEST, TSTRB 핀 미존재
[WV-AXIS-03]	AXI4-Stream	[AXIS-08]	[SVA] ASSERT_X_NOT_IN_RESET (TUSER)	[Waiver] SHA-256 DUT에 TUSER 핀 미존재
[WV-AXIS-04]	AXI4-Stream	[AXIS-09]	[SVA] p_err_tkeep_tstrb	[Waiver] SHA-256 DUT에 TSTRB 핀 미존재
[WV-AXIS-05]	AXI4-Stream	[AXIS-10]	[Rule] ID_WIDTH + DEST_WIDTH <= 24	[Waiver] SHA-256 DUT에 TID, TDEST 핀 미존재
[WV-AXIS-06]	AXI4-Stream	[AXIS-12]	[SVA] AXI4STREAM_ERRM_*_TIEOFF	[Waiver] VIP 아키텍처상 Data Width 0(Zero-width) 구성을 검증 대상으로 지원하지 않으므로 제외
[WV-AXIS-07]	AXI4-Stream	[AXIS-13]	[CG] cg_handshake (cp_ready_wait.short/long)	[Partial Waiver] DUT 코어 연산 Back-pressure는 16 Beats마다 고정 69클록(extreme_backpressure)으로만 발생하므로 단기/중기 Back-Pressure(1~20클록)은 ignore_bins 처리
[WV-AXIS-08]	AXI4-Stream	[AXIS-14]	[CG] cg_packet_boundary (cp_ipg.back_to_back/short_gap)	[Partial Waiver] DUT 구조상 TLAST 수신 후 코어 연산 및 CSR 재시작(CTRL.START)이 선행되어야 다음 패킷 수신(S_RCV)이 가능하므로 0~5클록 이내의 IPG는 ignore_bins 처리
[WV-AXIS-09]	AXI4-Stream	[AXIS-16]	[CG] cg_null_transfer (cp_tkeep_all_zero.null_transfer)	[Waiver (Closed by Directed TB)] VIP 및 표준 AXI DMA에서 유효 바이트가 없는 Null Beat(TKEEP=4'b0000) 전송을 구동하지 않으므로 UVM 커버리지에서는 제외하고, 핀 레벨 정적 테스트벤치 (dv/static_tb/tb_sha256_tkeep.sv, [DIR-01])를 통해 tlast=0/1 조건 시 하드웨어 차단(STATUS.ERR_PRT=1)를 보완 검증함
[WV-AXIS-10]	AXI4-Stream	[AXIS-17]	[CG] cg_backpressure_corner_type (cp_ready_stall_length.short)	[Partial Waiver] DUT 코어 연산 Back-Pressure은 고정 69클록(READY_STALL_LONG)으로만 발생하므로 단기 Back-Pressure(READY_STALL_SHORT)은 ignore_bins 처리
[WV-AXIS-11]	AXI4-Stream	[AXIS-18]	[CG] cg_byte_qualifier_type_partial (TLAST=0 & Partial)	[Partial Waiver (Closed by Overall & Directed TB)] 0-Byte(KEEP_ALL_0) 및 패킷 중간 부분 스트로브(TLAST=0 && KEEP_PARTIAL)는 정상 프로토콜 커버리지에서는 제외하고, [OA-14](do_oa_tkeep_err) 및 정적 테스트벤치(dv/static_tb/tb_sha256_tkeep.sv, [DIR-02] 27종)에서 예외 차단 동작을 전수 검증함
[WV-AXIS-12]	AXI4-Stream	[AXIS-19]	[CG] cg_tkeep_tstrb_type_partial (cp_keep_strb_cross)	[Partial Waiver] SHA-256 DUT에 TSTRB 핀이 존재하지 않으므로 활성 바이트 폭 내 TKEEP과 TSTRB가 일치하는 조건만 수집
[WV-AXIS-13]	AXI4-Stream	[AXIS-21]	[CG] cg_routing_matrix_type (cr_routing)	[Partial Waiver] SHA-256 DUT에 TID, TDEST 핀이 존재하지 않으므로 기본 상태만 확인하고 교차 커버리지는 제외
[WV-AXIS-14]	AXI4-Stream	[AXIS-22]	[CG] cg_routing_change_type	[Waiver] SHA-256 DUT에 TID, TDEST 핀 미존재
[WV-AXIS-15]	AXI4-Stream	[AXIS-23]	[CG] cg_sideband_type_mixed	[Waiver] SHA-256 DUT에 TUSER 핀 미존재
[WV-AXIS-16]	AXI4-Stream	[AXIS-24]	[CG] cg_sideband_type_no_mixed	[Waiver] SHA-256 DUT에 TUSER 핀 미존재
[WV-AXIS-17]	AXI4-Stream	[AXIS-25]	[CG] cg_byte_qualifier_type_no_partial	[Waiver] 단일 바이트 버스(DATA_WIDTH <= 8) 전용 그룹으로 32-bit 고정 폭인 본 DUT에서는 미생성
[WV-AXIS-18]	AXI4-Stream	[AXIS-26]	[CG] cg_tkeep_tstrb_type_no_partial	[Waiver] 단일 바이트 버스(DATA_WIDTH <= 8) 전용 그룹으로 32-bit 고정 폭인 본 DUT에서는 미생성
[WV-CORE-01]	Core	[CORE-09]	[Feature] Redundant start_i during busy_o == 1	[Waiver (Handled on Wrapper & FPGA)] 상위 Wrapper FSM 및 Busy 방화벽([CSR-07] csr_busy_prot)과 FPGA 베어메탈 Atomicity 테스트([FPGA-05], STATUS.ERR_PRT=1 및 Data Abort 확인)를 통해 코어 연산/트랜잭션 중 중복 제어 및 상태 변경 차단을 검증함
[WV-CORE-02]	Core	[CORE-10]	[Feature] FIPS 180-4 Standard Test Vectors	[Waiver (Handled on Wrapper & FPGA)] core_agent는 Passive 구조이므로 상위 Wrapper 테스트(sanity 'abc' 벡터, [OA-02], [OA-08]) 및 FIPS 180-4 기반 DPI-C 참조 모델(compare_hash)에서 통합 검증하며 Test Vector는 FPGA에서 수행
[WV-CORE-03]	Core	[CORE-11]	[Feature] Random Block & State-in Datapath Check	[Waiver (Handled on Wrapper & FPGA)] core_agent는 Passive 구조이므로 상위 sha256_overall_test([OA-08] oa_e2e_hash) 무작위 스트리밍 및 FPGA NIST CAVP 129종 대용량 데이터셋([FPGA-04] SHORT_TV.BIN, LONG_TV.BIN) 전수 대조를 통해 통합 검증함
[WV-CORE-04]	Core	[CORE-17]	[Feature] Asynchronous Reset Immediate Initialization	[Waiver (Covered on Wrapper)] rst_bfm의 비동기 리셋 구동([CORE-14] rst_basic, [CORE-16] rst_recovery)을 통해 통합 검증됨
[WV-CSR-01]	CSR	[CSR-01]	[Seq] INTCLEAR (0x0C) in uvm_reg_hw_reset_seq	[Partial Waiver] WO 속성인 INTCLEAR(0x0C)는 리셋 초기값 확인을 위한 Read 수행 시 DECERR(2'b11)가 발생하므로 NO_REG_HW_RESET_TEST로 제외 (나머지 21개 레지스터 전수 검증)
[WV-CSR-02]	CSR	[CSR-02]	[Seq] RO / WO Registers in uvm_reg_bit_bash_seq	[Partial Waiver] RO 레지스터(ID, STATUS, MSG_LEN, DIGEST) Write 시 SLVERR 및 WO 레지스터(INTCLEAR) Read 시 DECERR를 반환하는 하드웨어 방화벽 특성상 RAL 오탐 방지를 위해 NO_REG_BIT_BASH_TEST로 제외하고 [CSR-03], [CSR-05]에서 검증
[WV-CSR-03]	CSR	[CSR-08]	[CG / Feature] STATUS.DONE & DIGEST Auto-Update (cg_hw_update.cp_done)	[Waiver (Handled on Overall)] 코어 연산 완료에 따른 하드웨어 상태 자동 갱신은 AXI4-Stream 데이터 주입이 선행되어야 하므로 Overall 도메인([OA-03] oa_lifecycle)으로 이관하여 통합 검증

SHA-256 NOTED LIST

Note ID	Domain	Ref ID	Target (SVA / Property)	Implementation Note & Engineering Justification
[NOTE-CORE-01]	Core	[CORE-15]	[SVA] if.p_rst_active	시뮬레이션 초기 클록 및 연산 중 동적 리셋 진입 첫 클록(초기화 전환 시점)의 $stable 오탐 방지를 위해 2사이클 연속 리셋(!rst_n_i ##1 !rst_n_i) 조건 적용
[NOTE-OA-01]	Overall	[OA-04]	[SVA] p_oa_latency	코어 연산 중 Soft Reset(do_oa_busy_recov) 인가 시 멀티사이클 시퀀스 오발화 방지를 위해 disable iff (!rst_n_i || ctrl_soft_reset) 조건 적용
[NOTE-OA-02]	Overall	[OA-05]	[SVA] p_oa_zeroization	매 클록 64바이트 전수 비교에 따른 시뮬레이션 부하 최적화를 위해 버퍼 양 끝단 경계 바이트(block_b[0] 및 block_b[63])를 상시 샘플링하여 검증