Design & Verification Portfolio

End-to-End RTL Design, UVM 1.2 Verification, and Zynq-7000 Sign-off for SHA-256 Hardware Accelerator

1. Project Overview & Key Achievements 1

1.1 Project Summary & Engineering Workflow 1

1.2 Technical Documentation & Deliverable Index 2

1.3 Hardware PPA & Verification Sign-off Summary 3

2. Hardware Micro-Architecture & PPA Optimization (`MAS`) 4

2.1 Target Specification & Wrapper-Core Decoupled Architecture 4

2.2 Hardware Auto-Padding FSM & Security Firewall 5

2.3 Core Datapath Area & Timing Optimization 7

3. UVM 1.2 Block-Level Verification Environment (`Verif_Spec`) 8

3.1 5-Domain Verification Strategy 8

3.2 Custom VIPs & White-Box Passive Agent 9

3.3 PeakRDL RAL Explicit Prediction & DPI-C Scoreboard 10

4. Zynq-7000 Integration & Directed Verification (`FPGA_Report` & `Static TB`) 11

4.1 Zynq-7000 System Integration & Bare-Metal Firmware 11

4.2 Hardware Firewall Verification in Firmware 12

4.3 Pin-Level Directed Testbench for Exhaustive `TKEEP` Verification 13

4.4 NIST CAVP Benchmark & Bottleneck Analysis 13

5. Final Verification Sign-off Closure & RTL Bug Analysis (`Verif_Plan` & `Verif_Report`) 15

5.1 3-Tier Cross-Verification Waiver Closure 15

5.2 Coverage & Assertion Closure Analysis 16

5.3 Critical RTL Bugs Found & Fixed 17


6. Competency Building Roadmap 18

6.1 Pre-Project Engineering Progression 18

1. Project Overview & Key Achievements

1.1 Project Summary & Engineering Workflow

본 프로젝트는 NIST FIPS 180-4 표준 기반의 SHA-256 암호화 하드웨어 가속기 IP 를 설계하고, UVM 검증과 FPGA 테스트를 통해 최종 Sign-off 를 달성한 프로젝트입니다. 설계 단계에서 마이크로아키텍처 사양서(MAS)를 먼저 작성하여 Test Plan 수립을 위한 명확한 근거 자료를 확보하고 검증 범위를 정의했습니다. 이를 바탕으로 검증 영역을 5 개 도메인으로 세분화하고, UVM 검증 철학에 부합하는 검증환경을 구축하여 각 항목을 검증했습니다. VIP 제약으로 인해 UVM 단독 검증이 불가능한 항목에 대해서는 정적 테스트벤치 기반의 ABV(Assertion-Based Verification)와 Zynq-7000 Firmware 테스트를 병행하여 Test Plan 전 항목을 달성한 후 Sign-off 했습니다. 전 과정의 아키텍처와 결과는 검증 사양서(Verif_Spec) 및 결과 보고서(Verif_Report, FPGA_Report)로 문서화하여 기록했습니다. **이는 github 의 docs/ 에서 확인 가능합니다.** Xcrg 를 통해 생성된 coverage report 는 docs/Coverage_rpt/ 에서 확인 가능합니다.



Top-Level Verification & DUT Architecture

- **Hardware Design (MAS):** 프로토콜 제어·보안 방화벽·하드웨어 패딩을 전담하는 AXI4 Wrapper 와 68 사이클 고정 지연 압축 연산을 수행하는 Core 를 분리

설계하여 재사용성을 높이고, 원형 큐 스케줄러와 파이프라인 분할을 통해 면적과 동작 주파수(100 MHz)를 최적화했습니다.

- **UVM 1.2 Verification (`Verif_Spec`):** Siemens 교육용 VIP 구조를 역설계하여 자체 개발한 AXI4-Lite/AXI4-Stream Master VIP, Core 내부 신호 관측용 Passive Agent, PeakRDL 기반 RAL(`Explicit Predictor`), DPI-C C++ Reference Model, 그리고 64 개 활성 SVA 를 결합한 Dual-Top 검증 환경을 구축했습니다.
- **System-Level Sign-off (`FPGA_Report` & `Verif_Report`):** UVM Regression(6 종 테스트), 핀 레벨 정적 테스트벤치(`TKEEP` 27 종 비정상 조합 스윕), Zynq-7000 베어메탈 펌웨어(NIST CAVP 표준 벡터 128 종 스트리밍 및 방화벽 예외 검증)의 3 단계 교차 검증을 통해 Test Plan 의 전 항목을 검증하고 Sign-off 를 완료했습니다.

1.2 Technical Documentation & Deliverable Index

본 프로젝트의 설계 및 검증 산출물은 현업 문서 표준에 맞춰 5 종의 독립 문서로 작성되었으며, 각 문서의 역할과 수록 범위는 다음과 같습니다.

Document	File Name (`docs/`)	Primary Scope & Engineering Role
1. Micro Architecture Spec	`Micro_Architecture_Specification.pdf`	시스템 핀 맵, CSR 레지스터 맵, 보안/예외 방화벽, 하드웨어 자동 패딩 FSM, Core 데이터패스 최적화 및 FPGA PPA 기술
2. Verification Plan	`Verification_Plan.xlsx`	5 대 UVM 도메인(`107` 개 항목), Directed/FPGA 보완 검증(`direct` 시트 `12` 개 항목), `33` 개 Waiver 사유서 및 SVA 노트 매트릭스
3. Verification Spec	`SHA256_Verification_Specification.pdf`	Dual-Top 테스트벤치 구조, AXIL/AXIS VIP, Core Passive Agent, PeakRDL RAL Explicit Predictor, DPI-C 스코어보드 기술
4. FPGA Verification Report	`SHA256_FPGA_Verification_Report.pdf`	Zynq-7000 시스템 통합, NIST CAVP 표준 벡터 검증, 펌웨어 방화벽 예외 검증, Global Timer 기반 PS vs. PL 성능/병목 분석
5. Verification Sign-off Report	`SHA256_Verification_Report.pdf`	6 종 UVM Regression 로그 집계, 기능/코드 커버리지 상세 분석, 3-Tier Waiver Closure 증빙, 5 대 RTL 버그 디버깅 리포트

1.3 Hardware PPA & Verification Sign-off Summary

설계 구현(PPA) 및 Zynq-7000 성능 측정 결과와 전체 검증 Sign-off 달성 지표는 다음과 같습니다.

1. Hardware Implementation (PPA) & FPGA Performance Summary (`xc7z020-clg400-1`)

Category	Metric	Measured Achievement
Timing (F_{max})	Target Clock / Worst Negative Slack	**`100.00 MHz`** (Timing MET, WNS: `+0.128 ns`)
Area (Resource)	Total Wrapper / Core-Only Utilization	**Total: `1,063 Slices`** (`3,420 LUTs`, `2,308 FFs`)**Core: `620 Slices`** (`1,753 LUTs`, `1,097 FFs`, `0 BRAM/DSP`)
Dynamic Power	PL IP Core Dynamic Power	**`0.037 W`** (전체 보드 전력 `1.441 W` 중 PS 영역 `1.404 W`)
Throughput	Theoretical Peak (Core / Wrapper)Zynq-7000 Measured (`LONG_TV.BIN`)	**Core: `752.94 Mbps`** (68 cyc) / **Wrapper: `595.35 Mbps`** (86 cyc)**Measured: `495.32 Mbps`** (스트리밍 한계 대비 `83.2%`, PS 대비 **`16.61x`** 가속)


2. Verification Sign-off Achievement Summary

Verification Stage	Sign-off Metric	Final Result
UVM Regression	6 Test Suites (`UVM_WARNING` / `ERROR` / `FATAL`)	**`0 Warnings / 0 Errors / 0 Fatals`** (`6 / 6 PASS`)
Scoreboard & RAL	DPI-C Hash Match & Built-in RAL Sequence Check	**`100% Match`** (41 Hash Matches / 21 Reset + 9 Bit-Bash Checks)
Assertion (SVA)	Active Protocol & White-Box SVA Violations	**`0 Violations`** (64 Active SVA Properties + 1 EOS Check Passed)
Coverage (`xcrg`)	Functional Coverage (19 Active Covergroups)RTL Code Coverage (15 Modules, 29 Instances)	**Functional: `100.00%` Condition: `100.00%`** (`76/76`), **Branch: `99.09%`** (`218/220`, Reachable `100%`)
Directed & FPGA	Exhaustive Invalid `TKEEP` Sweep (`tb_sha256_tkeep`)NIST CAVP Golden Vector Suite (`SHORT` / `LONG`)	**`31 / 31 Cases PASS`** (`0 SVA Fail`, Null Beat & 27 Invalid Patterns) **`128 / 128 Vectors PASS`** (`100%` Golden Digest Match on FPGA)

2. Hardware Micro-Architecture & PPA Optimization (MAS)

2.1 Target Specification & Wrapper-Core Decoupled Architecture

SHA-256 알고리즘은 입력 메시지를 끝에 `0x80` 바이트와 64-bit 비트 길이를 덧붙여 512-bit 블록 단위로 패딩한 뒤, 각 블록에 대해 64 라운드 압축 연산과 256-bit 해시 체이닝을 수행하는 구조입니다 (`MAS Appendix` 참조). 설계에 앞서 시스템 통합성과 연산 효율을 고려하여 다음과 같이 목표 스펙과 계층 구조를 정의했습니다 (`MAS 1.1, 4.1` 절 참조).




SHA-256 IP Block Diagram

- **목표 지연 시간 설정 (`64 ~ 70 Cycles/Block` → `68 Cycles` 확정):** 64 번 동일한 암호화 연산을 반복하는 알고리즘 특성상 최소 64 사이클에서 제어와 전처리 오버헤드로 최대 10%의 마진을 설정하였습니다. 이후 설계와 최적화 과정에서 68 사이클로 확정하였습니다.

- **목표 동작 주파수 설정 (100 MHz):** 타겟 검증 보드인 Zynq-7000 의 PS-PL AXI 인터커넥트 및 DMA 표준 구동 클록이 100 MHz 이므로, 별도의 비동기 CDC FIFO 없이 단일 클록 도메인으로 직결하기 위해 목표 주파수를 100 MHz 로 설정했습니다.
- **Wrapper-Core 계층 분리 설계:** AMBA AXI4 프로토콜 제어, Little-to-Big Endian 변환, 하드웨어 자동 패딩, 보안 방화벽은 sha256_axi_wrapper 에 집중시키고, sha256_core 는 512-bit 블록과 256-bit 초기 해시값을 받아 순수 압축 연산만 수행하는 단일 블록 연산 코어로 분리했습니다. 이를 통해 인터페이스가 바뀌거나 HMAC 등 상위 암호화 코어에 통합할 때 Core 를 수정 없이 즉시 재사용할 수 있습니다.

2.2 Hardware Auto-Padding FSM & Security Firewall

소프트웨어의 패딩 전처리 부담을 덜고 비정상 버스 트랜잭션으로 인한 시스템 오동작을 막기 위해, Wrapper 내부에 하드웨어 자동 패딩 FSM 과 4 중 보호 회로를 설계했습니다 (MAS 4.3, 4.4 절 참조).




SLVERR Response Timing

- **하드웨어 자동 패딩 및 경계 분할 (Auto-Padding FSM):**
  - AXI4-Stream 수신 중 마지막 데이터(TLAST = 1)가 감지되면 하드웨어가 마지막 유효 바이트 직후에 0x80 을 삽입하고 블록 하위 64-bit 공간에 누적 메시지 비트 길이를 자동 기록합니다.
  - 마지막 블록의 수신 바이트가 55B 이하이면 단일 블록 내에서 패딩을 마치고, 56B~64B 구간이면 길이 필드(8B) 공간 부족 조건(byte_cnt > 56)을 감지하여 추가 패딩 전용 블록을 자동 생성해 2 회 연속 코어 연산을 수행합니다.

- **비인가 접근 및 상태 충돌 방어 (4-Layer Hardware Firewall):**
    1. **PROT Firewall:** 비보안 접근(AxPROT[1] == 1) 감지 시 쓰기를 차단하고 읽기 데이터를 0 으로 마스킹하며 즉시 SLVERR 와 에러 플래그(STATUS.ERR_PRT = 1)를 발생시킵니다.
    2. **Atomicity Guard:** 연산 진행 중(STATUS.BUSY == 1)에는 제어(CTRL) 및 초기 해시값(STATE_IN) 레지스터 변경 시도를 하드웨어적으로 차단하고 SLVERR 를 반환합니다. 단, 시스템 교착(Hang) 복구를 위한 CTRL.SOFT_RESET 비트는 Busy 상태에서도 예외적으로 쓰기를 허용합니다.
    3. **Address Decode Guard:** 읽기 전용(RO) 레지스터 쓰기 시 SLVERR 및 ERR_PRT = 1 을 반환하고, 쓰기 전용(INTCLEAR) 읽기나 미할당 주소 접근 시 DECERR 를 반환하여 펌웨어의 오접근을 방어합니다.
    4. **AXI4-Stream TKEEP Guard:** 패킷 중간의 부분 스트로브, 비연속 스트로브, 또는 유효 바이트가 없는 Null Beat(TKEEP = 4'b0000) 주입 시 즉시 수신을 중단하고 내부 512-bit 버퍼를 0x00 으로 초기화한 뒤 ERR_PRT = 1 과 함께 S_IDLE 상태로 복귀합니다.

2.3 Core Datapath Area & Timing Optimization

sha256_core 설계 시 브람(BRAM)이나 DSP 없이 순수 로직 자원을 최소화하고 100 MHz 타이밍 제약을 달성하기 위해 두 가지 데이터패스 최적화를 수행했습니다 (MAS 5.2, 5.3 절 참조).



Core Timing Diagram

1. **원형 큐 기반 Sliding Window 메시지 스케줄러 (레지스터 면적 75% 절감):**
   - SHA-256 은 64 라운드 연산에 총 64 개의 32-bit 확장 워드($W_0 \sim W_{63}$, 총 2,048 bits)가 필요하지만, 메시지 스케줄 점화식은 항상 직전 16 개 워드($W_{t-16} \sim W_{t-1}$)만 참조합니다.
   - 64 워드 전체를 저장하지 않고 **16-Word(512 bits) 원형 버퍼만** 할당하여 매 라운드 가장 오래된 워드를 **덮어쓰는 Sliding Window 구조를** 적용해 스케줄러 FF 사용량을 75%(2,048 → 512 FFs) 절감했습니다.
2. **파이프라인 분할 및 PRE_ROUND 프리패치 결합 (100 MHz 타이밍 확보):**
   - 라운드 압축 연산식($T_1 = h + \Sigma_1(e) + Ch(e,f,g) + K_t + W_t$)은 다수의 32-bit 가산기가 직렬 연결되어 가장 긴 조합회로 지연(Critical Path)을 형성합니다.
   - 이를 완화하기 위해 입력 순서가 고정된 $W_t + K_t$ 가산 직후에 파이프라인 레지스터를 삽입하여 조합 경로를 분할하고, 라운드 시작 전 PRE_ROUND(1 사이클) 구간에서 첫 라운드용 $W_0 + K_0$ 값을 미리 읽어오는 프리패치(Prefetch) 동작을 결합하여 라운드당 1 사이클 지연을 그대로 유지하면서 100 MHz 타이밍(WNS = +0.128 ns)을 확보했습니다.

3. UVM 1.2 Block-Level Verification Environment (Verif_Spec)

3.1 5-Domain Verification Strategy


검증 누락과 중복을 방지하기 위해 블록 레벨 검증 범위를 4 개의 독립 컴포넌트 도메인(AXI4-Lite, AXI4-Stream, Core, CSR)과 1 개의 복합 통합 도메인(Overall)으로 분할하여 총 107 개 항목의 UVM Test Plan 을 수립하고, 시뮬레이션 제약 보완을 위한 12 개 항목을 direct 시트에 별도 정의했습니다 (Verif_Spec 1.3 절 및 Verification_Plan.xlsx 참조).

Domain	Target Scope	Plan Items (119 Total)
1. AXI4-Lite (axil)	s_axi_* Control Bus	38 Items ([AXIL-01] ~ [AXIL-38])
2. AXI4-Stream (axis)	s_axis_* Data Bus	26 Items ([AXIS-01] ~ [AXIS-26])
3. Core (core)	sha256_core Sub-module	19 Items ([CORE-01] ~ [CORE-19])
4. CSR (csr)	Wrapper Control/Status Regs	9 Items ([CSR-01] ~ [CSR-09])
5. Overall (overall)	Top-Level End-to-End Flow	15 Items ([OA-01] ~ [OA-15])
6. Directed (direct)	Static TB & Zynq-7000 SoC	12 Items ([DIR-01~03], [FPGA-01~09])

- **1. AXI4-Lite & 2. AXI4-Stream Domains:** 각 버스 VIP 의 프로토콜 SVA 준수 여부와 핸드셰이크 딜레이 교차, 바이트 스트로브(WSTRB, TKEEP), Back-pressure, 비정렬 주소 에러 주입 및 스트림 전송 중 리셋 플러시 동작을 독립 검증합니다.
- **3. Core & 4. CSR Domains:** Core 도메인은 68 사이클 고정 레이턴시 제어 SVA, 512-bit 데이터패스 스트레스 패턴(All-0/1, Walking-1/0) 및 0~68 사이클 전 구간 비동기 리셋 복구를 검증하며, CSR 도메인은 리셋 초기값, R/W Bit-Bash, W1P/W1C 펄스 자동 소멸 및 방화벽 에러 응답(SLVERR/DECERR)을 검증합니다.
- **5. Overall & 6. Directed Domains:** 패딩 경계(55/56/64B), 블록×정렬 교차, Auto/Manual Chaining, Soft-Reset 복구 등 E2E 통합 시나리오와 정적 TB(TKEEP 스윕) 및 FPGA 대용량 표준 벡터 검증을 수행합니다.

3.2 Custom VIPs & White-Box Passive Agent

상용 유료 VIP 를 대체하기 위해, Siemens Verification Academy 의 교육용 VIP(`apb_agent` 예제) 아키텍처를 역설계하여 Dual-Top(HDL BFM + HVL Class) 구조의 AXI4-Lite VIP 와 AXI4-Stream VIP 를 자체 제작해 이식했습니다. 또한 외부 핀으로 드러나지 않는 내부 연산기(`sha256_core`)의 검증 항목을 달성하기 위해 전용 Passive Agent 를 도입했습니다 (`Verif_Spec 3.1~3.3` 절 참조).



Core Passive Agent Architecture

- **AXI4-Lite Master VIP (`axi4lite_agent`):** Read 채널과 Write 채널을 독립된 프로세스로 구동 및 모니터링하며, Write 트랜잭션 시 주소(AW) 채널과 데이터(W) 채널의 핸드셰이크 지연 사이클을 개별 제어하여 채널 간 도착 타이밍의 cross coverage 를 달성합니다. 의도적인 비정렬 주소나 타임아웃 에러 주입 구간에서만 내장 SVA 를 동적으로 마스킹(`disable iff`)하여 오탐을 방지했습니다.
- **AXI4-Stream Master VIP (`axis_agent`):** 페이로드를 32-bit Beat 단위로 분할 구동하고 모니터에서 `TLAST = 1` 기준으로 패킷을 재조립합니다. 스트림 전송 도중 하드웨어 리셋이나 강제 중단이 발생하면 미완성 패킷을 `INCOMPLETE` 상태로 태깅해 브로드캐스트함으로써 Scoreboard 에서 처리되도록 설계했습니다.

- **SHA-256 Core Passive Agent (`core_agent`):** bind 문를 통해 내부 Core 의 입출력 포트와 컨트롤러 상태 신호를 관찰합니다. 특히 CSR `SOFT_RESET` 인가로 인해 코어 연산이 강제 중단되는 예외 상황까지 정확히 감지하기 위해 모니터 BFM 에 통합 리셋 신호(`core_rst_n`)를 연결하고, 입력 캡처와 완료/리셋 감시를 병렬 수행하는 Split-Phase 샘플링 구조를 구현했습니다.

3.3 PeakRDL RAL Explicit Prediction & DPI-C Scoreboard

레지스터 검증 자동화와 해시 결과 대조를 위해 PeakRDL 기반의 Explicit Prediction RAL 환경과 DPI-C Reference Model 연동 Scoreboard 를 구축했습니다 (`Verif_Spec 4.1~4.3` 절 참조).


- **PeakRDL 기반 RAL 자동화 및 Explicit Prediction 도입:**
  - 유지 보수성을 위해 SystemRDL(`sha256_csr.rdl`) 로부터 UVM 레지스터 모델 패키지를 자동 생성하였습니다.
  - 본 IP 는 비인가 접근(`AxPROT`), 연산 중(`STATUS.BUSY == 1`) 제어/초기값 변경 시도, RO 레지스터 쓰기 시 하드웨어 방화벽이 쓰기를 차단하고 `SLVERR` 를 반환합니다. 만약 드라이버 구동 시점에 무조건 미러 값을 갱신하는 Auto-Prediction 을 사용하면 하드웨어는 값을 차단했는데 RAL 미러 값만 바뀌는 불일치가 발생하므로, 이를 방지하기 위해 자동 예측을 끄고 버스 모니터가 `OKAY` 응답을 확인한 트랜잭션만 `uvm_reg_predictor` 를 통해 미러에 반영하는 **Explicit Prediction** 방식을 채택했습니다.
- **DPI-C C++ Reference Model 연동 Grey-Box Scoreboard:**
  - AXI4-Stream 모니터에서 수집한 유효 메시지 바이트를 내부 큐에 적재하고, AXI4-Lite 모니터에서 `DIGEST_0~7` 8 워드 읽기가 완료되는 시점에 DPI-C 인터페이스로 C++ 표준 SHA-256 모델(`c_sha256_digest`)을 호출하여 기댓값과 하드웨어 출력값을 자동 대조합니다.
  - 스트림 입력이 끝난 뒤 코어가 68 사이클 연산을 수행하는 도중 비동기 리셋이나 Soft-Reset 이 인가되는 예외 시나리오에서는, Core Passive Agent 가 전달하는 연산 중단(`is_aborted`) 플래그를 참조하여 내부 큐에

남아 있던 이전 패킷 데이터를 즉시 폐기함으로써 후속 트랜잭션의 오채점을 방지했습니다.

4. Zynq-7000 Integration & Directed Verification (`FPGA_Report` & `Static TB`)

4.1 Zynq-7000 System Integration & Bare-Metal Firmware

블록 레벨 검증을 마친 IP 가 실제 SoC 버스 환경에서 정상 동작하는지 확인하고 대용량 테스트 벡터 검증을 수행하기 위해, **Xilinx Zybo Z7-20 (`Zynq-7000`)** 보드에 하드웨어를 합성하고 베어메탈 검증 펌웨어를 구축했습니다 (`FPGA_Report 1.1~1.3` 절 참조).



Zynq-7000 System Block Diagram

- **SoC 하드웨어 통합 아키텍처:** ARM Cortex-A9 프로세서(PS)는 AXI SmartConnect 를 통해 SHA-256 IP 와 AXI DMA 의 제어 레지스터에 접근하며, 메시지 데이터는 AXI DMA 를 통해 DDR 메모리에서 IP 의 AXI4-Stream 포트로 고속 스트리밍됩니다.

연산이 완료되면 IP 가 완료 인터럽트를 발생시키고, CPU 가 DIGEST_0~7 레지스터를 읽어 결과를 확인합니다.

- **계층형 검증 펌웨어 및 전처리 파이프라인:** CSR 제어 함수를 캡슐화한 HAL 드라이버, DMA 전송 유틸리티, FatFs 기반 SD 카드 로더, 그리고 PS 단독 연산 시간 비교를 위한 C Reference Model 로 펌웨어를 계층화했습니다.

4.2 Hardware Firewall Verification in Firmware

실제 Zynq-7000 버스 환경에서 IP 의 하드웨어 방화벽과 예외 복구 로직이 설계 사양대로 동작하는지 증명하기 위해, 펌웨어에서 의도적으로 위반 트랜잭션을 주입하고 CSR 상태 플래그와 CPU 예외 핸들러(Data Abort) 응답을 통해 결과를 검증했습니다 (FPGA_Report 3.1~3.4 절 참조).

Test Scenario	Injected Violation	Hardware & Firmware Verification Result
1. Atomicity Test ([FPGA-05])	트랜잭션 활성화 (STATUS.BUSY == 1) 상태에서 STATE_IN_0 레지스터 쓰기 시도	쓰기 차단 및 SLVERR 반환으로 Data Abort 1 회 발생, STATUS 읽기 시 BUSY=1 유지 및 ERR_PRT=1 설정 확인
2. Soft-Reset Recovery ([FPGA-06])	BUSY=1, ERR_PRT=1 상태에서 CTRL.SOFT_RESET 쓰기 인가	예외 없이 쓰기(OKAY) 허용, STATUS.BUSY 가 즉시 0 으로 해제되고 STATE_IN_0 초기값 보존 확인
3. Decode & Permission ([FPGA-07])	RO(ID) 쓰기, WO(INTCLEAR) 읽기, 미할당 주소(0x40) 읽기 시도	각 위반마다 SLVERR/DECERR 반환으로 Data Abort 3 회 추가 발생(누적 4 회), ID 원본 값(0x41749591) 유지 확인
4. PROT Firewall ([FPGA-08])	CPU MMU 속성을 Non-Secure(AxPROT[1]=1)로 변경 후 CSR 읽기/쓰기 시도	Data Abort 2 회 추가 발생(누적 6 회), Secure 복원 후 IP 내부 ERR_PRT == 0 유지를 통해 Zynq Interconnect TrustZone 방화벽의 선제 차단 확인

4.3 Pin-Level Directed Testbench for Exhaustive TKEEP Verification

AXI4-Stream 의 TKEEP 정렬 위반은 Xilinx AXI DMA 하드웨어 특성상 비정상 스트로브 생성이 불가능하고, UVM VIP 역시 기본 제약상 유효 바이트가 없는 Null Beat(TKEEP = 4'b0000)를 구동하지 않습니다. 따라서 정적 테스트벤치(tb_sha256_tkeep.sv)를 별도로 작성하여 검증했습니다 (FPGA_Report 3.5 절 및 Verif_Plan [DIR-01~03] 참조).

- **27 개 비정상 (TLAST, TKEEP) 조합 전수 스윕:** 정상 데이터를 먼저 주입하여 내부 버퍼를 채운 뒤, 1-bit TLAST 와 4-bit TKEEP 의 32 개 조합 중 유효한 5 종을 제외한 **27 개 비정상 조합(패킷 중간 부분 스트로브 15 종 + 마지막 Beat 비연속/Null 12 종) 및 단독 Null Beat 케이스**를 전수 인가했습니다.
- **검증 결과 (31 / 31 Cases PASS, 0 SVA Fail):** 모든 비정상 입력 케이스에서 다음 클록에 즉시 STATUS.ERR_PRT = 1 설정, 내부 512-bit 버퍼 0x00 소거, S_IDLE 복귀가 이루어짐을 SVA 와 로그로 확인했으며, 에러 플래그 클리어 직후 하드웨어 리셋 없이 주입한 "abc" 정상 패킷이 Golden Digest 와 100% 일치함을 검증했습니다.

4.4 NIST CAVP Benchmark & Bottleneck Analysis

미국 국립표준기술연구소(NIST) CAVP(Cryptographic Algorithm Validation Program)에서 공식 배포하는 SHA-256 Byte-Oriented 표준 테스트 벡터 파일(SHA256ShortMsg.rsp, SHA256LongMsg.rsp)을 Python 스크립트(preprocess_rsp.py)로 bin 파일로 변환하여 SD 카드(SHORT_TV.BIN, LONG_TV.BIN)에 탑재한 뒤, Zynq-7000 보드에서 전수 구동하여 정합성과 성능을 측정했습니다 (MAS 6.3, 6.4 절 및 FPGA_Report 4 장 참조).

Benchmark Metric / Dataset	Block Latency	Execution Time (PL / PS)	Throughput (PL / PS)	Speed-up
1. Core Peak (sha256_core)	68 cycles	0.68 us / -	**752.94 Mbps** / -	-
2. Wrapper Peak (sha256_axi_wrapper)	86 cycles	0.86 us / -	**595.35 Mbps** / -	100.0% (Ref)
3. Measured SHORT_TV.BIN (16,640 bits)	~784.6 cycles	255.0 us / 1,187.0 us	**65.25 Mbps** / 14.01 Mbps	**4.65x**
4. Measured LONG_TV.BIN (1,680,128 bits)	~103.4 cycles	3,392.0 us / 56,376.0 us	**495.32 Mbps** / 29.80 Mbps	**16.61x**

- **하드웨어 아키텍처 및 타이밍 병목 분석:**

1. **패킷 길이에 따른 소프트웨어/DMA 제어 오버헤드 상쇄 (65.25 Mbps → 495.32 Mbps):** 트랜잭션당 약 3.1~4.3 us 의 고정 제어 오버헤드가 발생하여 단문(SHORT_TV.BIN, 평균 32.5B)에서는 오버헤드 비중이 약 85%를 차지하나, 다중 블록 연속 스트리밍이 수행되는 장문(LONG_TV.BIN, 평균 3.28KB)에서는 오버헤드가 희석되어 스트리밍 이론 한계치 대비 **83.2%의 높은 버스 효율**과 Cortex-A9 단독 연산 대비 **16.61 배의 가속 성능**을 달성했습니다.
2. **원형 큐 Fanout 에 의한 최대 동작 주파수(F_{max}) 병목 (MAS 6.4 절):** Vivado 타이밍 분석 결과, 100 MHz 이상 주파수 확장의 주요 병목은 메시지 스케줄러 내부의 라우팅 지연(전체 경로 지연의 약 65%)으로 확인되었습니다. 면적 최적화를 위해 16-Word 원형 큐 구조를 채택함에 따라 한정된 레지스터 출력이 다수의 가산기로 동시에 분배되면서 일부 Net 의 Fanout 이 18~44 까지 증가한 것이 원인이며, 파이프라인 래치로 조합 논리 단수는 줄였으나 FPGA 배선 구조 특유의 높은 Fanout 라우팅 지연이 F_{max} 상승의 한계점으로 작용하였습니다. 이러한 특징은 ASIC 에서 성능 개선의 여지가 있을 것으로 예상합니다.

5. Final Verification Sign-off Closure & RTL Bug Analysis (Verif_Plan & Verif_Report)

5.1 3-Tier Cross-Verification Waiver Closure

UVM 블록 레벨 환경의 구조적 제약이나 시뮬레이션 시간 한계로 발생한 Waiver 항목들에 대해, 상위 Wrapper 아키텍처 검증, 정적 테스트벤치, FPGA 테스트를 결합하여 전 항목 Sign-off Closure 를 달성했습니다 (Verif_Report 3.4 절 참조).

Waiver ID & Target	Limitation in Block-Level UVM	Cross-Verification Closure Method & Result
[WV-AXIS-09, 11] Null Beat (TKEEP=0) &Mid-Packet Partial Strobe	VIP 기본 제약상 0-Byte Null Beat 미구동 및 AXI DMA 하드웨어상 비정상 스트로브 생성 불가	**Static TB ([DIR-01~03]):** tb_sha256_tkeep.sv 에서 핀 레벨 직접 구동으로 Null Beat 및 27 종 비정상 조합 전수 스윕과 복구 검증 완료 (**31/31 PASS**)
[WV-CORE-01] Redundant start_i in Busy	core_agent 는 관찰 전용 Passive 구조이므로 하위 Core 핀 직접 구동 불가	**Architectural Prevention ([CSR-07], [FPGA-05]):** 상위 Wrapper FSM 과 CSR Busy 방화벽이 연산 중 재시작 요청을 SLVERR 로 원천 차단하므로 하위 Core 로 중복 start_i 가 구조적으로 유입될 수 없어서 Waiver 처리함 (**PASS**)
[WV-CORE-02, 03] Standard & Large Vectors	RTL 시뮬레이션 시간 제약으로 인해 UVM 에서는 소량의 벡터만 구동 가능	**FPGA SoC ([FPGA-04]):** Zynq-7000 환경에서 SD 카드 기반 NIST CAVP 표준 데이터셋(단문 및 최대 6.2KB 장문 벡터 128 종) 일치 확인 (**PASS**)

5.2 Coverage & Assertion Closure Analysis

6 종 UVM Regression 테스트의 커버리지 DB 를 병합(`xcrg`) 분석하여 **Functional Coverage `100.00%` (19/19 Active Groups)**, **SVA `0 Violations` (64 Active Properties)**, **Condition Coverage `100.00%` (`76/76`)**, **Branch Coverage `99.09%` (`218/220`)**를 달성하고, 미달성 Code Coverage 항목의 원인을 검토 후, Waiver 판정을 통해 Sign-off 하였습니다 (`Verif_Report 3.1~3.3` 절 참조).

- **FSM Defensive Default Branch (Branch 미달성 2 건):** Wrapper 및 Core 컨트롤러 FSM 의 `default` 분기는 합성 시 Latch 생성을 방지하기 위한 방어 코드로, 정의된 유효 상태로만 전이하는 RTL 시뮬레이션에서는 도달 불가능하여 Waiver 처리했습니다.
- **Specification Counter Range (`msg_len` 상위 비트 Toggle):** `msg_len[63:0]`은 최대 $2^{64} - 1$ bit 메시지 길이를 지원하기 위한 표준 규격 카운터로, 시뮬레이션 시간상 상위 비트의 물리적 토글이 불가하므로 가산 로직 검증 및 `MSG_LEN_LO/HI` 레지스터 읽기 정합성 확인(`[OA-02]`)으로 갈음했습니다.
- **Simulator Tool Artifact (`xsim` 2D Unpacked Array 등):** 시뮬레이터(`xsim`)가 2 차원 배열로 선언된 원형 큐 메모리(`w_mem[0:15]`)의 개별 비트 토글을 집계하지 못하는 툴 한계를 식별하고, 해당 배열을 직접 읽어 연산하는 후단 와이어들이 **100% Toggle** 을 달성했음을 통해 실제 하드웨어 토글 무결성을 입증했습니다.

5.3 Critical RTL Bugs Found & Fixed

UVM 검증 환경을 통한 테스트 구동 및 커버리지 분석 과정에서 Wrapper RTL 내 5 건의 설계 결함([RTL-BUG-01~05])을 발견하고 수정했습니다 (Verif_Report 4.1 절 참조).

Bug ID	Severity & Target	Defect Summary
[RTL-BUG-01]	**Critical** / Reset Domain	코어 연산 중 SOFT_RESET 인가 시 하위 Core 가 초기화되지 않아 다음 트랜잭션이 데드락(Hang)에 빠지는 현상
[RTL-BUG-02]	**High** / CSR Atomicity	STATUS.BUSY == 1 상태에서 CTRL 레지스터의 일반 제어 비트 차단과 SOFT_RESET 예외 허용 분리가 누락된 결함
[RTL-BUG-03]	**High** / Security Firewall	Non-secure(AxPROT[1] == 1) 트랜잭션을 차단하는 포트 래치 및 방화벽 분기 누락
[RTL-BUG-04]	**High** / Stream FSM	비연속 TKEEP 및 패킷 중간 부분 스트로브 주입 시 이를 차단하지 못해 버퍼 정렬이 깨지는 결함
[RTL-BUG-05]	**High** / CSR Read Path	CTRL 레지스터 읽기 시 내부 제어 비트들의 결합 순서가 사양서 비트맵과 뒤바뀌어 있던 오류

- **[RTL-BUG-01] (하위 Core Soft-Reset 미연결 해결):** 초기 설계에서는 SOFT_RESET 인가 시 Wrapper FSM 만 S_IDLE 로 복귀하고 하위 Core 는 계속 연산을 수행하는 '좀비 코어' 상태가 발생했습니다. 이를 해결하기 위해 시스템 리셋과 Soft-Reset 을 결합한 내부 리셋 도메인을 생성하여 Core 에 인가함으로써 동시 초기화가 이루어지도록 수정했습니다.
- **[RTL-BUG-02] & [RTL-BUG-03] (CSR 보호 및 보안 방화벽 보완):** Busy 상태에서 CTRL 쓰기 시 SOFT_RESET 비트만 예외적으로 허용하고 나머지 비트 변경 시도는 SLVERR 로 차단하도록 분기 로직을 수정했으며, AxPROT 신호 래치 및 비보안 접근 차단 회로를 추가하여 보안 사양을 충족했습니다.
- **[RTL-BUG-04] & [RTL-BUG-05] (TKEEP 위반 검출 및 비트맵 교정):** 스트림 수신 시 비정상 TKEEP 조합을 실시간 검출하여 즉시 버퍼를 소거하고 S_IDLE 로 복귀하는 보호 회로를 추가했으며, RAL bit_bash 시퀀스로 발견한 CTRL 레지스터 읽기 비트맵 순서 오류를 사양서와 일치하도록 수정하였습니다.

6. Competency Building Roadmap

6.1 Pre-Project Engineering Progression

본 프로젝트의 완성도는 이전 3 단계의 선행 프로젝트를 수행하며 겪은 검증 한계와 시행착오를 단계적으로 개선하여 구축한 결과입니다.

Stage	Project Name	Key Engineering Trial & Limitation Identified	Evolution in Final SHA-256 Project
Stage 1	**Xilinx CORDIC IPUVM Verification**	• 상용 IP 예제를 변형해 UVM 환경과 Reference Model 을 처음 구축함 • **한계:** DUT 가 암호화되어 내부 관측이 불가했고, 표준 VIP 와 RAL, 체계적인 Test Plan 이 부재하여 객관적인 Sign-off 를 보장할 수 없었음	명시적인 설계 사양서(MAS)와 정량적 Test Plan 수립의 필요성 체득
Stage 2	**Custom AXI4-Lite &AXI4-Stream VIP**	• 검증 재사용성을 확보하기 위해 Siemens 교육용 VIP(apb_agent)를 역설계하여 자체 VIP 제작 • AXI4-Lite 는 AES-128 연동으로, AXI4-Stream 은 Master-Slave 루프백 구조로 상호 검증하고 후속 프로젝트를 위한 범용 프로토콜 Test Plan 을 수립함	본 프로젝트의 제어/데이터 버스 검증을 담당하는 핵심 VIP 및 SVA/Coverage 프레임워크로 직결
Stage 3	**AES-128 Crypto IP UVM Verification**	• 자체 제작한 AXI4-Lite VIP 와 RAL 을 처음으로 통합 적용함 • **한계:** 설계 문서와 사전 Test Plan 이 미비했고, Black-box 형태로 Wrapper 위주 검증만 수행하여 내부 암호화 Core 에 대한 검증 완결성이 부족했음	사전 문서화(MAS → Plan) 프로세스 확립 및 내부 Core 검증을 위한 White-box 기법 도입 계기 마련
Stage 4	**SHA-256 Accelerator**	• **완성:** Stage 1~3 의 한계를 바탕으로	설계·검증·펌웨어·문서화

Stage	Project Name	Key Engineering Trial & Limitation Identified	Evolution in Final SHA-256 Project
	Design & Sign-off*(Current Project)*	MAS 를 먼저 완성하고 5 대 도메인 Test Plan 을 수립한 뒤 맞춤형 UVM 환경을 구축함 • Black-box 의 한계를 넘기 위해 bind SVA 와 core_agent(Passive Agent)를 도입하고, 남은 제약 사항까지 정적 TB 와 FPGA 테스트로 유일하게 **100% Sign-off 를 보증**할 수 있는 프로젝트로 완성함	전 영역의 경험 습득