实验 04 组合逻辑综合设计

实验学生个人信息栏

课序号：02　　班级：软智2504　　学号：20252082264　　姓名：郝永健

实验 04 得分：＿＿＿＿＿＿＿＿＿＿　　实验教师（签字）：＿＿＿＿＿＿＿＿＿＿

一、实验目的

1. 以“两个 2 位二进制数相乘”这个具体问题为对象，完整走一遍组合逻辑电路的设计流程：从功能描述出发列写真值表，由真值表写出最小项之和形式的逻辑表达式，再选择合适的中规模集成器件把表达式变成实际电路，理解逻辑函数与物理实现之间的关系。

2. 掌握用两片 3-8 译码器 74HC138 级联构成 4-16 译码器的方法，理解译码器输出低有效这一特点（Yi 等于对应最小项 mi 的非），掌握利用德摩根定律把“最小项之和”直接转换成与非门实现形式 Zi=(ΠYi)′ 的方法，并能根据每个输出所包含的最小项个数判断需要几输入的与非门，从而确定门电路的型号和片数。

3. 掌握共阳极七段数码管的工作原理和限流电阻的选取方法，理解 74LS47 集电极开路输出的含义，学会用 74LS47 把 4 位二进制积转换成一位十进制显示，完成二进制到十进制的转换。

4. 熟练使用 Proteus 8.8 绘制原理图、用 LBL 标签连线并进行交互式仿真测试，能够对照附录 4.2（演示版）发现并修正其中的问题（补齐译码器地址线与各门电路输入端的连线、把限流电阻由 10kΩ 改为 200Ω、给空闲输入端和控制端接固定电平），独立完成最终版原理图。

5. 在实验箱 TPE-ADIII 上完成实际连线与测试，用逻辑电平开关提供输入、用电平显示 LED 观察输出，把实测结果与真值表逐项对照，体会仿真电路与实物电路在接线、驱动能力等方面的差别。

二、实验设备与器件

本实验用到的器件可以分成三部分：一是绘制 Proteus 原理图时用到的仿真元件，二是在实验箱上实际插接的芯片和电阻，三是实验箱自带、不必另外领取的开关与显示器件。为便于在 Proteus 元件库中检索对应型号，也便于和实验箱上的实物一一对应，所用设备与元器件如表 4.1 所示。

表 4.1 实验所需要的设备与元器件

序号	设备及元器件名称	型号及参数	仿真关键字	最小数量
1	数字电路实验箱	TPE-ADIII	—	1 台
2	3-8 译码器	74HC138	74HC138	2 片
3	四输入双与非门	74HC20	74HC20	1 片
4	八输入与非门	74HC30	74HC30	1 片
5	六反相器	74HC04	74HC04	1 片
6	BCD-七段译码驱动器（驱动共阳极管）	74LS47	74LS47	1 片
7	共阳极七段数码管	7SEG-MPX-CA	7SEG-MPX-CA	1 只
8	BCD-七段锁存译码驱动器（驱动共阴极管）	CD4511	4511	1 片
9	共阴极七段数码管	7SEG-MPX1-CC	7SEG-MPX1-CC	1 只
10	排电阻（作限流电阻用）	RES16DIPIS，200Ω	RES16DIPIS	2 只
11	逻辑电平开关	实验箱自带	LOGICSTATE	4 个
12	逻辑显示 LED	实验箱自带	—（仿真中以 LBL 标签表示输出）	4 个

表中第 1 项实验箱提供电源、IC 座，以及第 11、12 项的开关和 LED，它们都装在实验箱面板上，不占用芯片数量；第 2 至第 5 项用于乘法器主电路；第 6、7 项和第 10 项中的一只排电阻用于二-十进制显示转换电路，排电阻在原理图中记为 RN1；第 8、9 项不参与整机电路，只用于三、3 中与 74LS47 方案作对照的共阴极实验电路，该路的排电阻记为 RN2，以免与 RN1 混淆。下面对表中的信息再作几点说明。

1. 关于 4-16 译码器的实现方式

本实验需要的是一个 4-16 译码器，按题目要求沿用实验 03 第 03 讲的方法，用两片 3-8 译码器 74HC138 级联得到。两片的地址端 A、B、C 并联后分别接 K0、K1、K2（1、2、3 脚），把最高位 K3 用作片选：K3 为 0 时选中第一片 U1，它的 Y0 至 Y7 依次对应最小项 m0 至 m7；K3 为 1 时选中第二片 U2，它的 Y0 至 Y7 依次对应最小项 m8 至 m15。使能端的接法是：U1 的 E1（6 脚，高电平有效）接 +5V、E2（4 脚，低电平有效）接数字地、E3（5 脚，低电平有效）接 K3；U2 的 E1（6 脚，高电平有效）接 K3、E2（4 脚，低电平有效）接数字地、E3（5 脚，低电平有效）接数字地。74HC138 的三个使能端恰好是两个低电平有效、一个高电平有效，这种接法让 K3 的高低电平只能使其中一片工作，不必再为 K3 单独加反相器。两片 74HC138 都是 16 引脚芯片，可以直接插在实验箱的 IC 座上。

2. 关于门电路的型号和片数

乘法器四个输出中含最小项的个数分别是 1、3、6、4。因为译码器的输出取的就是最小项的非，所以要实现“最小项之和”，只要把相应的 Yi 送进与非门即可，门所需的输入个数就等于该项包含最小项的个数。Z3 只含一个最小项 m15，用 74HC04 的一个反相器就够了，而一片 74HC04 内有 6 个反相器，所以只取 1 片、只用其中的 U5:A（1 脚输入、2 脚输出）；Z2 含 3 项、Z0 含 4 项，可以分别用 74HC20 的两个四输入与非门实现，一片双门芯片刚好够用；Z1 含 6 项，用一个八输入与非门 74HC30（U4）实现，这种芯片一片只有一个门。此外，门电路的空闲输入端不能悬空：74HC20 中实现 Z2 的那个门只用了 3 个输入，第 4 个输入端要接 +5V；74HC30 只用了 6 个输入，剩下的 2 个输入端也要接 +5V。把空闲输入接高电平相当于在逻辑式里把它消掉，不会改变输出结果。

3. 关于显示部分的器件

显示转换部分用一片 74LS47 作 BCD-七段译码驱动器，配一只共阳极七段数码管。两个 2 位二进制数相乘的最大结果是 3×3=9，只是一位十进制数，所以数码管只用 1 只，也不需要考虑动态扫描。限流电阻用 Proteus 元件库中的排电阻 RES16DIPIS，它把 8 只相互独立的电阻封装在一起，正好对应数码管的七个段加小数点。阻值取 200Ω，使段电流约为 13mA，理由与计算过程见三、2（2）；附录 4.2（演示版）中这个排电阻标的是 10kΩ，最终版必须改正。

三、实验操作过程及结果分析

1. 乘法器的二进制积电路部分的设计与实现

（1）如何根据乘法器的工作情况列写出真值表？

本实验的电路要完成两个 2 位二进制数的相乘，乘积仍以二进制形式输出。电路一共给出 4 个输入信号 K3K2K1K0，其中 K3 是最高位。要把它们解释成“两个 2 位二进制数”，就要把这 4 位按高低对半拆开：高两位 K3K2 作被乘数（记作 A），低两位 K1K0 作乘数（记作 B），K3、K1 分别是 A、B 的高位，K2、K0 是它们各自的低位。这样 A 和 B 各有 00、01、10、11 四种取值，也就是十进制的 0~3，两个数相乘共有 4×4=16 种组合，每一种组合都对应一组确定的积。电路的整体结构可以概括为“乘法器主电路”和“2-10 进制显示转换电路”两级，如图 4.1 所示。积的最大值出现在 11×11 时，(11)2×(11)2=(1001)2=(9)10，需要用 4 位二进制才能表示，所以积的输出用 Z3Z2Z1Z0 表示，Z3 为最高位、Z0 为最低位。

真值表的行数由输入变量的个数决定。4 位输入共有 2^4=16 种取值，而 4-16 译码器恰好有 16 个输出端 Y0~Y15，它们与这 16 种取值是一一对应的：当输入各位所构成的二进制数等于 i 时，译码器上只有 Yi 这一路输出有效，其余各路均无效。这正是四变量最小项 mi 的定义——在 16 种取值当中只有一种取值能使 mi=1。所以译码器的每一个输出端就是该组输入变量的一个最小项，Yi 与 mi 一一对应，这一点是后面整个设计的出发点。既然输入变量的每一种取值都能用一个最小项来标记，真值表就可以直接按最小项编号 0~15 排列：K3K2K1K0 按二进制读出的数就是 i，该行对应的译码器输出端就是 Yi。把被乘数与乘数的取值、对应的译码器输出端、二进制积、十进制积逐行填全，就得到表 4.2。




图 4.1 2 位二进制乘法器电路系统功能框图

由于积的最大值只有 9，积的十进制值只有一位，其 8421BCD 码与 4 位二进制积完全相同，表中末列直接写出十进制数值。

表 4.2 2个2位二进制数相乘的乘法器的逻辑功能真值表

被乘数 K3K2	乘数 K1K0	译码器输出端 Yi	二进制积 Z3Z2Z1Z0	十进制积（8421BCD）
00	00	Y0	0000	0
00	01	Y1	0000	0
00	10	Y2	0000	0
00	11	Y3	0000	0
01	00	Y4	0000	0
01	01	Y5	0001	1
01	10	Y6	0010	2
01	11	Y7	0011	3
10	00	Y8	0000	0
10	01	Y9	0010	2
10	10	Y10	0100	4
10	11	Y11	0110	6
11	00	Y12	0000	0
11	01	Y13	0011	3
11	10	Y14	0110	6
11	11	Y15	1001	9

从表 4.2 可以看出，被乘数或乘数为 00 时（即 Y0~Y3、Y4、Y8、Y12 各行）积恒为 0；Z3 只在 Y15 这一行才为 1，用到它的机会最少。这 16 行数据是我后面列写逻辑表达式的唯一依据。

（2）如何根据真值表列写逻辑表达式，并转换成用 4-16 译码器实现的形式？

列写逻辑表达式的出发点是：积的每一位 Zi 都是 4 个输入变量的逻辑函数。把表 4.2 中使 Zi=1 的那些行挑出来，每一行对应一个最小项，Zi 就等于这些最小项之和（逻辑或），于是有

$$Z3 = \Sigma m(15)$$

$$Z2 = \Sigma m(10,11,14)$$

$$Z1 = \Sigma m(6,7,9,11,13,14)$$

$$Z0 = \Sigma m(5,7,13,15)$$

用普通的与门-或门电路去实现这个“最小项之和”，需要为每一个最小项配一个四输入与门来产生它，再用或门把这些最小项加起来，门数和连线量都很大。改用 4-16 译码器之后这一步可以整个省掉，推导链如下。

① 74HC138 的输出是低电平有效：某一路输出被选中时该端为 0，未被选中时为 1，所以 Yi 与 mi 在逻辑上恰好互为反相，即 $Yi=(mi)'$，等价地说 $mi=(Yi)'$。② 把这一关系代入上面四式，得 $Zi=\Sigma mi=\Sigma(Yi)'$。由德摩根定律，若干个变量的反变量之或等于这些变量之积的反，即 $\Sigma(Yi)'=(\Pi Yi)'$。③ 因此 $Zi=\Sigma mi=(\Pi Yi)'$，也就是“若干最小项之或”等价于“这些最小项所对应的译码器输出端的与非”。④ 结论是：每一位 Zi 只需要一个与非门（该位只有 1 个最小项时退化为一个反相器），输入端接该位取值为 1 的那些最小项所对应的 Yi，既不需要再做任何化简，也不会出现或门。由于译码器输出已

经是全部 16 个最小项，这种写法对任何一个 4 变量函数都成立，电路能否正确只取决于真值表有没有列对，不再依赖化简的技巧和运气。

按照这一思路，四个式子和它们在附图 4.2（b）中对应的门实现如下。

$$Z3 = \Sigma m(15) = (Y15)'$$

m15 只有一个最小项，实际上就是把 Y15 反相，用 74HC04（六反相器）中的 U5:A 实现：1 脚输入 Y15，2 脚输出 Z3。一个反相器就够。

$$Z2 = \Sigma m(10,11,14) = (Y10 \cdot Y11 \cdot Y14)'$$

共 3 个最小项，用 74HC20（双 4 输入与非门）中的 U3:A 实现：输入端取 1、2、4 脚，分别接 Y10、Y11、Y14，输出为 6 脚。74HC20 的每个门有 4 个输入端，这里只用了 3 个，剩下的 5 脚不能悬空，要接到 +5V，相当于补一个恒为 1 的输入，送入与非门的仍是 3 个待与非的量。

$$Z1 = \Sigma m(6,7,9,11,13,14) = (Y6 \cdot Y7 \cdot Y9 \cdot Y11 \cdot Y13 \cdot Y14)'$$


这一位有 6 个最小项，是所有位里最多的，用 74HC30（单 8 输入与非门）实现：它的输入端是 1、2、3、4、5、6、11、12 脚，正好能容纳 8 个最小项，这里依次接 Y6、Y7、Y9、Y11、Y13、Y14 用去 6 个，余下的 2 个同样接 +5V，输出为 8 脚。之所以不用 4 输入与非门，是因为 6 个最小项超过了一个门能容纳的输入数，必须分成两组各做一个与非再用第三个门合并，门数和级数都会增加，而 8 输入与非门可以一级完成，所以这里的输入数是够用的，而且用得恰到好处。

$$Z0 = \Sigma m(5,7,13,15) = (Y5 \cdot Y7 \cdot Y13 \cdot Y15)'$$

共 4 个最小项，用 74HC20 的另一半 U3:B 实现：9、10、12、13 脚分别接 Y5、Y7、Y13、Y15，输出为 8 脚。4 个最小项正好用满 74HC20 的 4 个输入端，多一个不多、少一个就要换用别的门。

从上面的分配可以看到，四路输出一共只用了 4 个门电路，其中 74HC04 整片还有 5 个空闲反相器，74HC20 的两个门已经分别用于 U3:A、U3:B，74HC30 是单门芯片也没有剩余，芯片的余量主要来自反相器。

这里还要说明 4-16 译码器本身是怎么用两片 74HC138 拼出来的。两片的地址线并联使用：A（1 脚）=K0、B（2 脚）=K1、C（3 脚）=K2，也就是输入的低 3 位同时送给两片。剩下 1 位 K3 用来做片选，接法是：第一片 U1 的 E1（6 脚，高电平有效）接 +5V，E2（4 脚，低电平有效）接地，E3（5 脚，低电平有效）接 K3；第二片 U2 的 E1（6 脚，高电平有效）接 K3，E2（4 脚）、E3（5 脚）都接地。74HC138 的使能条件是 E1=1 且 E2=0 且 E3=0，于是当 K3=0 时 U1 被选中，它的 Y0~Y7 依次对应最小项 m0~m7；当 K3=1 时 U2 被选中，它的 Y0~Y7 依次对应最小项 m8~m15。因为 74HC138 的三个使能端恰好是“一高两低”——E1 高有效、E2 和 E3 低有效，K3 这一位不论取 0 还是取 1 都能直接接到某个使能端上，所以做片选不需要额外的反相器，这也正是选择它做片选位的原因。两片拼接后，接在 U1 上的输出端在原理图中按原有编号引用，接在 U2 上的输出端则按 m8~m15 的编号引用，地址线与使能线的具体接法如图 4.2 所示。



E1（6 脚）高电平有效；E2（4 脚）、E3（5 脚）低电平有效。
使能条件：E1 = 1 且 E2 = 0 且 E3 = 0。

图 4.2 用两片 74HC138 扩展为 4-16 译码器的连接示意图

最终电路的连线如附图 4.2（b）所示。

（3）与直接用与门阵列实现方案的对比

在没采用译码器之前，我先按真值表用卡诺图把四路输出重新化简了一遍，看看纯与门阵列方案要付出什么代价。化简结果如下。

Z3 只有 m15 为 1，单独的 1 无法与任何项合并，所以 Z3=K3K2K1K0，是一个四输入的与项。

Z0 为 1 的四行是 m5、m7、m13、m15，把它们排进卡诺图可以发现，这四个最小项都有 K2=1、K0=1 的共同部分，K3、K1 都可 0 可 1，所以 Z0=K2K0，四个最小项被一个二变量的乘积项全部覆盖，这是四种输出里最简的一位。

Z2 为 1 的是 m10、m11、m14。m10 与 m11 只差 K0，合并后消去 K0 得 K3K2′K1；m10 与 m14 只差 K2，合并后消去 K2 得 K3K1K0′，其余相邻格都是 0 不能再合并。所以 Z2=K3K1K2′+K3K1K0′，两个三变量与项。

Z1 为 1 的是 m6、m7、m9、m11、m13、m14。其中 m6 与 m7 合并得 K3′K2K1，m6 与 m14 合并得 K2K1K0′，m9 与 m13 合并得 K3K1′K0，m9 与 m11 合并得 K3K2′K0，而 m7、m14、m13、m11 这四个最

小项各自只能与上面配对的另一个最小项合并，谁也没有被别的圈多覆盖一次，所以这四个乘积项每一项都含有一个“非它不可”的最小项，缺一不可。故 Z1=K3′ K2K1+K2K1K0′ +K3K1′ K0+K3K2′ K0。

把两种方案放在一起比较，差别集中在下面几个方面。

① 门数量和芯片数。直接实现需要 8 个与门（Z3 一个四输入，Z1 四个三输入、Z2 两个三输入、Z0 一个二输入），还需要 2 个或门（Z2 一个二输入，Z1 一个四输入），另外 K3′ 、K2′ 、K1′ 、K0′ 四个反变量要产生，需要 4 个反相器，合计 14 个门。若限定只能用二输入门来搭，三输入与门要由 2 个二输入与门串成、四输入与门要 3 个、四输入或门要 3 个二输入或门，折合下来是 16 个二输入与门、4 个二输入或门和 4 个反相器；按每片封装 4 个门计算，需要 5 片二输入门芯片（例如 74HC08 与 74HC32）再加 1 片 74HC04，共 6 片。而译码器方案一共 5 片（74HC138 两片、74HC20 一片、74HC30 一片、74HC04 一片），其中门的部分只用了 4 个门，其余门全部空着。

② 可扩展性。这是两种方案差别最大的地方。如果以后要增加一路新的输出函数，直接实现必须重新画卡诺图、重新化简、重新搭一片与门阵列，原来化简出来的式子往往要全部推翻；而译码器方案只要把新函数取值为 1 的最小项所对应的 Yi 引到一个与非门即可，完全不必化简，原有电路一根线也不用动。更一般地说，只要输入变量仍是 4 位，任何 4 变量函数都能用“译码器加一级与非门”实现；而直接方案的与门阵列会随最小项数目迅速膨胀。

③ 信号扇出。直接方案里 4 个输入信号要被许多个门同时使用，我数了一下，K3、K2、K1、K0 各要驱动 6 个门的输入，最大扇出为 6，而且每个信号驱动几个负载要靠人去清点，容易漏接。译码器方案里 K0、K1、K2 各自只驱动两片 74HC138 的同一个地址端，扇出都是 2；K3 只驱动两片的使能端，扇出也是 2；译码器的每一路输出 Yi 最多被两个门使用（本设计中 Y7、Y11、Y13、Y14、Y15 都要同时送给两个门），扇出不超过 2。扇出小而且分布均匀，这是译码器方案的一个实际好处。

④ 传播延迟级数。直接实现从输入到输出要经过“反相器—与门—或门”三级（不需要反相的项是两级）；译码器方案从输入到输出则要经过“译码器内部地址译码－输出与非门”这两部分。给定资料里没有给出各芯片的传输延迟参数，这里只作定性比较：两种方案都要经过若干级门，延迟属于同一量级，译码器方案并不因为少画了与门或门就更快。真正有差别的是各路输出之间的一致性——译码器方案中每一路输出都只经过一级与非门，四路输出的级数完全相同；而直接方案里 Z1 要经过一个四输入或门、Z0 只要一个与门，级数和负载都不相同，输出翻转的先后会有差异。

比较下来的结论是：译码器方案把逻辑化简的负担转移到了译码器上。译码器的输出已经是全部最小项，任何函数只要一级与非门就能实现，因此既不需要化简到最简式，也不需要或门，出错的风险从“化简是否正确”变成了“真值表是否列对”，而这恰恰是设计中最容易保证的一步。与门阵列方案虽然在门级延迟上并不吃亏，但它把化简的负担留给设计者，一旦某个最小项漏合并或错误合并，就要用整片芯片来纠正，所以我最终采用了译码器加与非门的方案。

（4）引用附录中实际操作和仿真的结果加以说明

乘法器主电路的最终连线如附图 4.2（b）所示。输入部分我用 4 个 LOGICSTATE 元件代表真值表中的 4 位输入，最左侧的一个是最高位 K3，仿真时逐个点击每个 LOGICSTATE 就能让它在 0 和 1 之间切换，效果与拨动实验箱“逻辑电平”区的 4 个开关完全相同；输出部分用 LBL 标签把 Z0~Z3 引出来，演示版里只标了 U5:A 输出端的 Z3，我把 Z2、Z1、Z0 也用 LBL 补上。LBL 在 Proteus 里只是给同一个网络起名字，同名的标签在电气上自动连通，所以主电路和后面的十进制显示转换电路之间不必真的拉线，原理图也能画得干净整齐。

附录 4.2（演示版）里的两片 74HC138 的 A、B、C 输入和四个门的输入端都是悬空的，仿真无法进行，我按下面的次序把连线补全。

① 地址线的连接。两片 74HC138 的 A（1 脚）接 K0、B（2 脚）接 K1、C（3 脚）接 K2，两片并接在同样的低 3 位输入上。

② 使能端的连接。按（2）中确定的片选接法补全：U1 的 E1（6 脚）接 +5V、E2（4 脚）接地、E3（5 脚）接 K3；U2 的 E1（6 脚）接 K3、E2（4 脚）与 E3（5 脚）都接地。

③ 门电路输入端的连接。U5:A（74HC04）的 1 脚接 Y15，2 脚输出 Z3；U3:A（74HC20）的 1、2 脚接 Y10、Y11，4 脚接 Y14，输出 6 脚为 Z2；U4（74HC30）的 1~6 脚依次接 Y6、Y7、Y9、Y11、Y13、Y14，8 脚输出 Z1；U3:B（74HC20）的 9、10、12、13 脚依次接 Y5、Y7、Y13、Y15，输出 8 脚为 Z0。U1 和 U2 各有 Y0~Y7 共 8 个输出端，两片拼起来正好对应 16 个最小项，其中本设计用不到的其余输出端保持悬空即可，它们只是没有被引用，不影响已用到的部分。

④ 空闲输入端的处理。U3:A 的 5 脚、U4 的 11 和 12 脚都接到 +5V。多余输入端悬空时引脚电平是不确定的，既不受逻辑控制，也不符合器件的使用规范，因此应当接固定电平；把它接 +5V 相当于让它恒为 1，而 $x \cdot 1 = x$，送进门的有效变量仍是设计中的那几个，逻辑功能不变。

连线补全以后运行仿真，我依次把 4 个 LOGICSTATE 置成 0000、0101、0110、0111、1010、1011、1101、1111 八组数据，从四个 LBL 上读取 Z3Z2Z1Z0，记录如表 4.3 所示。

表 4.3 乘法器主电路仿真测试记录

输入 K3K2K1K0	期望 Z3Z2Z1Z0	实测 Z3Z2Z1Z0	十进制积	结论
0000	0000	0000	0	与真值表一致
0101	0001	0001	1	与真值表一致
0110	0010	0010	2	与真值表一致
0111	0011	0011	3	与真值表一致
1010	0100	0100	4	与真值表一致
1011	0110	0110	6	与真值表一致
1101	0011	0011	3	与真值表一致
1111	1001	1001	9	与真值表一致

这八组数据是我特意挑的，它们覆盖了积为 0、1、2、3、4、6、9 的各种情况：0000 用来确认输入为全 0 时输出全 0；0101、0110、0111 是被乘数为 01 的三行，检验被乘数固定而乘数变化时积的变化；1010、1011 是被乘数为 10 的前两行，其中 1011 的积为 0110，说明 Z2、Z1 同时为 1 而 Z3、Z0 为 0 的中间状态正常；1101 和 1111 则用来检验被乘数为 11 时 Z3 是否只在 1111 这一行才为 1。八组结果全部与表 4.2 的期望值相同，说明 Z3 由 Y15 反相、Z2 由 $Y10 \cdot Y11 \cdot Y14$ 与非、Z1 由 $Y6 \cdot Y7 \cdot Y9 \cdot Y11 \cdot Y13 \cdot Y14$ 与非、Z0 由 $Y5 \cdot Y7 \cdot Y13 \cdot Y15$ 与非这样的分工是正确的。

在实验箱上的实测我也用同样的方法做了一遍：把 4 个逻辑电平开关作为 K3K2K1K0 的输入，用“电平显示”区的 4 个 LED 灯观察 Z3Z2Z1Z0，逐组拨动开关，灯亮灭的情况与仿真记录逐行相符。实测中我还注意到两件事：一是拨动开关时先拨高位再拨低位，观察到 Z3 只在四个开关全部拨上时才亮，与真值表中 Z3 只用到 m15 的结论吻合；二是接线完成后一定要先确认两片 74HC138 的使能端没有接反，因为片选接错时输出会全部无效，表现为 Z3Z2Z1Z0 恒为 0000，看上去很像“输入没接上”，实际上问题出在使能

端上。最后按第 01 讲 PPT 的要求，把工作文件夹命名为 EXP04_02_RZ2504_20252082264，原理图文件也按同名方式保存为 EXP04_02_RZ2504_20252082264.pdsprj。

2. 乘法器将二进制积转换成十进制积的电路部分的设计与实现

（1）共阳极数码管的工作原理？

乘法器主电路给出的是四位二进制积 Z3Z2Z1Z0，直接看这四位的高低电平并不直观，所以在主电路之后还要接一级 2-10 进制显示转换电路，把二进制积直接显示成十进制数字。显示器件我选用七段发光二极管数码管，在 Proteus 元件库中共阳极型号的关键字是“7SEG-MPX-CA”，型号里的 CA 就是 Common Anode，表示公共端是阳极。

从结构上看，一只七段数码管就是 8 个发光二极管：7 个拼数字的段 a、b、c、d、e、f、g，再加 1 个小数点段 dp。共阳极的内部接法是把这 8 个 LED 的阳极在管芯内部连在一起引出公共引脚，使用时接 +5V；每一段的阴极各自引出，接到驱动芯片的输出端。当某一段的阴极被驱动芯片拉低时，电流从 +5V 经公共阳极流过该段 LED，再经限流电阻流进驱动芯片的输出端，这一段导通发光；当驱动芯片的输出管截止、该端呈高阻时，回路中没有电流通路，这一段就熄灭。所以共阳极数码管的驱动信号是低电平有效的，这与共阴极数码管正好相反；电源极性、译码极性与数码管接法必须匹配，这正是后面选用低电平有效输出的 74LS47 作驱动芯片的原因。

数码管里每一段本质上就是一只普通发光二极管。它的正向特性同样是非线性的：在正常发光的 10~30mA 工作电流区间内，正向导通压降约为 2V。这个数据在下面选限流电阻时还要用到。

（2）分析所用限流电路的作用。

限流电路就是接在数码管各段与驱动芯片输出端之间的那一排电阻，仿真中用 Proteus 库里的排电阻“RES16DIPIS”。它的作用可以从三个层面来看。

① 限制流过每段 LED 的电流，防止器件过流损坏。LED 正向特性很陡，导通后电流随电压的变化急剧增大，如果把段直接接在 +5V 与输出端之间，电流很容易超出额定值，既可能烧坏数码管里的 LED，也会超过 74LS47 每只输出管允许的灌电流。串入限流电阻后，回路中多了一个线性元件，电流被限制在安全范围之内。

② 把“电压驱动”变为“电流受控”，使各段亮度一致。LED 是电流驱动器件，亮度由流过它的电流决定，而不是由它两端的电压决定。如果不串电阻，各段实际电流会因管压降的分散而相差很大，同一只数码管上就会出现有的段亮、有的段暗。串上同阻值的限流电阻后，各段电流由同一个电压差和同一个电阻值决定，段电流基本相等，显示出来的数字亮度才均匀。

③ 即使限流电阻取同一阻值，8 个段由于工艺分散性，正向导通压降仍会有零点几伏的差别，反映到亮度上就是细微的明暗差别（a~g 与 dp 之间尤其明显）。这属于器件本身的分散性，改限流电阻只会整体抬高或压低各段电流，消除不了管内的段间差异；换一只数码管又会是另一组数值，同一批次的数码管之间这种分散性较小，因此选用同型号、同批次的数码管可以减小不同数码管之间的一致性差异。

设计时要反过来做：按 PPT 给出的段电流 10~30mA 的要求，定出限流电阻的标称值。本电路的共阳极回路如图 4.3 所示：+5V → 数码管公共阳极 → LED 段 → 限流电阻 → 74LS47 的输出端。74LS47 输出为集电极开路，导通拉低时输出低电平，按 74LS47 数据手册的电气特性取 $V_{OL} \approx 0.4V$；LED 段的正向导通压降按 PPT 原文数据取 $V_F \approx 2V$。于是每段电流

$$I = (5 - 2 - 0.4) / R = 2.6 / R$$

要求 10mA ≤ I ≤ 30mA，即 10mA ≤ 2.6/R ≤ 30mA，解出 86.7Ω ≤ R ≤ 260Ω。不过这里还要加上一条来自驱动芯片的约束：74LS47 数据手册给出段输出允许的低电平电流上限为 I_OL=24mA，段电流超过它就会超出芯片的灌电流能力，于是有 I ≤ 24mA，即 R ≥ 2.6/0.024≈108Ω。两条约束合起来，限流电阻的合理取值是 108Ω ≤ R ≤ 260Ω。在这个区间内取几个标称值算一算，结果如表 4.4 所示。

表 4.4 限流电阻取值与段电流的关系

限流电阻 R	段电流 I=2.6/R	是否满足 10mA≤I≤24mA
100Ω	26.0mA	不满足，超出 I_OL 上限
150Ω	17.3mA	满足
200Ω	13.0mA	满足，上下都留有余量
260Ω	10.0mA	满足，刚好在下限
10kΩ	0.26mA	不满足，远低于下限

段电流随限流电阻的变化如图 4.4 所示，从表 4.4 可以看出，R=200Ω 时 I=13mA：向下离 10mA 还有 3mA 余量，向上离 24mA 上限还有 11mA 余量，落在区间的中部偏安全一侧；200Ω 又是常用标称值，排电阻容易获得。因此我最终取 200Ω，这与实验指导 PPT 中共阴极对比电路里教师给出的 200Ω 排电阻也一致，两路显示电路的限流电阻取同一数值，在实验箱上便于互相对照。




图 4.4 段电流 I 随限流电阻 R 的变化及可用区

需要说明的是，附录 4.2（演示版）原理图中 RN1 标的是 10kΩ。按上面的式子，10kΩ 对应的段电流只有 0.26mA，连 1mA 都不到，远小于 10mA 的下限，数码管在仿真里几乎不亮，这是演示版遗留的问题之一，我在完善设计时把它改成了 200Ω。

（3）数码管驱动芯片 74LS47 的工作原理？

74LS47 是 BCD 码到七段码的译码/驱动器。它的输入端 D、C、B、A 按 D 最高位、A 最低位的 8421 权值接收一位十进制数的 BCD 码，芯片内部用译码逻辑把 0000~1001 这十种组合分别译成点亮七段数码管所需的段码，输出端 QA~QG 对应数码管的 a~g 段。关键的一点是：74LS47 的输出是集电极开路（OC）结构，而且是低电平有效的，输出管导通时该端被拉到接近 0V，输出管截止时该端呈高阻。正因为输出低电平有效，它天生就是用来驱动共阳极数码管的芯片，只要把 QA~QG 经限流电阻接到数码管的 a~g 段、数码管公共端接 +5V 即可；反过来，既然输出端不能像普通门电路那样主动输出高电平，数码管的公共端就绝

不能接数字地，这一点在仿真里接错就会一直不亮。0~9 的译码结果如表 4.5 所示，表中段码的 0 表示该段点亮，1 表示熄灭。

表 4.5 74LS47 的功能真值表（节选）


十进制数字	D C B A	a b c d e f g	显示
0	0 0 0 0	0 0 0 0 0 0 1	0
1	0 0 0 1	1 0 0 1 1 1 1	1
2	0 0 1 0	0 0 1 0 0 1 0	2
3	0 0 1 1	0 0 0 0 1 1 0	3
4	0 1 0 0	1 0 0 1 1 0 0	4
5	0 1 0 1	0 1 0 0 1 0 0	5
6	0 1 1 0	1 1 0 0 0 0 0	6
7	0 1 1 1	0 0 0 1 1 1 1	7
8	1 0 0 0	0 0 0 0 0 0 0	8
9	1 0 0 1	0 0 0 0 1 0 0	9

除了数据输入端和输出端，74LS47 还有 LT、RBI、BI/RBO 三个控制端，正常显示时三者都要接高电平。LT 是灯测试端，LT=0 时译码器无视输入，七段全部点亮，数码管显示一个“8”，用来检查每一段是否完好；RBI 是灭零输入端，RBI=0 且数据输入为 0000 时对应位全灭，用于消去多位显示中无意义的高位零，本实验只显示一位数字，用不到这项功能；BI/RBO 是双重功能端，作输入 BI 使用时，BI=0 强制七段全部熄灭，即消隐，常用来做闪烁；作输出 RBO 使用时，它在灭零状态下向外送出低电平，供多位级联时传给下一位。三个控制端中任何一个有效都会压过正常的译码结果，所以不用的控制端必须接高电平而不能悬空，悬空时引脚电平不确定，显示会出错。

还要注意 74LS47 的译码范围。它只能译出 0~9 这十个数字，当输入为 1010~1111 这六种组合时，输出的是不成数字的段码，显示出来是几段不成数字的亮条（数据手册中这些组合没有对应的十进制字形）。本乘法器的最大积是 3×3=9，二进制积 Z3Z2Z1Z0 只可能出现 0000、0001、0010、0011、0100、0110、1001 这七种，全部落在 0000~1001 之内，不会越界，所以用一片 74LS47 加一位数码管就足够，既不必为非法输入另加保护，也不需要第二位数码管。

（4）引用附录中实际操作和仿真的结果加以说明。

最终版的显示转换部分如附图 4.2（a）所示。



$I = (5 - 2 - 0.4) / R = 2.6 / R$

要求 $10mA \leqslant I \leqslant 30mA$

→ $86.7\Omega \leqslant R \leqslant 260\Omega$

取 $R = 200\Omega$ 时 $I \approx 13mA$

图 4.3 共阳极数码管一位段的驱动回路

连接关系是：二进制积用 4 个 LBL 标签 Z0、Z1、Z2、Z3 从主电路引出，分别接到 74LS47 的 A（7 脚）、B（1 脚）、C（2 脚）、D（6 脚），即最低位 Z0 接 A、最高位 Z3 接 D；74LS47 的输出 QA~QG 经排电阻 RN1 接到共阳极数码管的 a~g 段；数码管的公共阳极接 +5V；LT、RBI、BI/RBO 三个控制端也都接 +5V。相对于附录 4.2（演示版），这部分我做了三处完善：补齐 74LS47 输出端 QA~QG 与排电阻、排电阻与数码管各段之间的连线（演示版中这几处是断开的），把排电阻 RN1 的阻值由 10kΩ 改为 200Ω，把 LT、RBI、BI/RBO 三个控制端由悬空改为接高电平。演示版中数码管的公共阳极已经接到 +5V，这一处不用改。

在 Proteus 里把二进制积的输入从 0000 逐步变到 1001，观察数码管的显示，记录如表 4.6 所示。

表 4.6 二-十进制显示转换仿真测试记录

输入 Z3Z2Z1Z0	十进制显示	本乘法器中是否出现
0 0 0 0	0	出现
0 0 0 1	1	出现
0 0 1 0	2	出现
0 0 1 1	3	出现
0 1 0 0	4	出现
0 1 0 1	5	不出现
0 1 1 0	6	出现
0 1 1 1	7	不出现
1 0 0 0	8	不出现
1 0 0 1	9	出现

十种输入下数码管的显示与预期完全一致：输入 0000 显示“0”，0001 显示“1”，依次类推到 1001 显示“9”，说明译码、限流和共阳极接法都是正确的。表中第三列同时说明了本乘法器实际会用到的显示范围：由于两位二进制数的积只取 0、1、2、3、4、6、9 这七个值，5、7、8 这三个数字虽然 74LS47 能正确译出，但在这道题里不会出现。把主电路与显示转换电路连成整机后再仿真，我按 16 组输入

K3K2K1K0 逐组拨动 LOGICSTATE，数码管显示始终等于两个乘数对应的十进制积，例如 K3K2K1K0=1111 时显示“9”，0111 时显示“3”，0011 时显示“0”，与真值表逐行吻合。

实验箱上的实际操作也在这一部分做了验证。74LS47 插在实验箱的 16 引脚 IC 座上，用 5 根连线把 Z0~Z3 以及 dp 分别与“逻辑电平”中的 5 个开关相接，然后拨动开关，观察数码管对应 LED4（或 LED3，还有 LED1 和 LED2）各段的变化；这一路数码管和它的限流电阻都装在实验箱内部，箱外只需要引出这几根控制线。测试时我按顺序把开关拨成 0000~1001，数码管依次显示 0~9，段形正确、亮度均匀；再单独拨动接 dp 的那一路开关，小数点段随之亮灭，说明各段确实是独立受控的。实验箱上另外还有一路与 LED5、LED6 相对应的显示电路，我把它与这一路做了对照，进一步分清了共阳极与共阴极两种接法在电平极性上的差别。

3. 基于共阴极数码管的对比电路与两种驱动方案的比较

（1）对比电路的建立与 CD4511 的工作情况

为了把共阴、共阳两种数码管的驱动差别弄清楚，我按 PPT 第 26 至 33 页的要求，在 Proteus 里另外建了一套对比电路：输入 DCBA 仍由 4 个逻辑电平开关给出，输出改用 CD4511 驱动共阴极数码管 7SEG-MPX1-CC，八条段支路上各串一只 200Ω 排电阻 RN2，电路形式与实验指导 PPT 第 26 页给出的对比电路相同。它与正文前面采用的 74LS47+共阳极方案构成一对对照，两者的区别集中在输出级的有效电平和电流方向上。

CD4511 和 74LS47 最大的区别在输出的有效极性上。CD4511 内部是 CMOS 结构，输出高电平有效：BCD 码确定后，需要点亮的段对应的输出端给出高电平，由输出级把电流推出去，先经限流电阻，再经段引脚（LED 阳极）和 LED，最后由接数字地的公共阴极流回。共阴极数码管正好与它匹配——八个 LED 的阴极在管芯内部接在一起引出一个公共端，把公共端接数字地，段引脚上加高电平该段就亮。PPT 中 DCBA=0001 时，CD4511 的输出 abcdefg 为 0110000，b、c 两段得到高电平而被点亮，数码管显示“1”，把 (0001)2 转换成了 (1)10，与手册真值表完全对得上。

CD4511 的 LT、BI、LE 三个控制端各有用处。LT（3 脚）是灯测试端，低有效，把它拉低时七个段全部点亮，用来检查数码管有没有坏段；BI（4 脚）是消隐输入端，低有效，拉低时所有段熄灭；LE/STB（5 脚）是锁存使能端，为 0 时锁存器直通、输出跟随输入变化，为 1 时把当前 BCD 码锁存住，输入再变化显示也不再跟着变。正常显示时三者应取 LT=1、BI=1、LE=0，也就是把 LE 接地。关于限流，CD4511 的输出级本身有一定的等效内阻，对段电流有天然的抑制作用，但它既不精确也不稳定，会随电源电压和温度变化，段电流仍然要漂移，一旦超出 10~30mA 的范围，不是亮度不足就是把段烧坏；而且输出级能够提供的拉电流本身有上限，这个上限并不能代替限流。所以我还是按 PPT 的要求，用排电阻 RES16DIPIS（本对比电路中记为 RN2）给每一段单独限流，不能因为“芯片内部有限流作用”就把外接电阻省掉。

（2）两种显示方案的比较

表 4.7 共阳极与共阴极显示方案的比较

项目	共阳极方案（74LS47）	共阴极方案（CD4511）
数码管公共端接法	公共阳极接 +5V	公共阴极接数字地 GND
驱动芯片输出极性	低电平有效，输出级为集电极开路	高电平有效，输出级为 CMOS 互补输出
有效电平	输出为 0 时对应段点亮	输出为 1 时对应段点亮
段电流方向	由 +5V 经 LED、限流电阻流入芯片输出端（灌电流）	由芯片输出端经限流电阻、LED 段流入接 GND 的公共阴极（拉电流）
限流电阻位置	串在 LED 段与 74LS47 输出端之间（LED 阴极侧）	串在 CD4511 输出端与 LED 段之间（LED 阳极侧）
所需控制端	LT、RBI、BI/RBO，正常显示时三者均接高电平	LT、BI、LE/STB，正常显示时 LT=1、BI=1、LE=0
适用场合	配共阳极数码管，芯片灌电流能力强，实验箱上的显示电路属于这一类	配共阴极数码管，功耗低、输出摆幅接近电源轨，适合 CMOS 系统

（3）结论

逐项对照（如表 4.7 所示）可以看出，两种方案在电气上是完全对偶的：共阳极把公共端接 +5V、由芯片灌电流把段引脚拉低来点亮；共阴极把公共端接地、由芯片把段引脚拉高来点亮。电流方向相反，有效电平相反，限流电阻的位置也随之镜像——共阳极方案里电阻串在 LED 阴极与 74LS47 输出之间，共阴极方案里电阻串在 CD4511 输出与 LED 阳极之间。至于究竟选哪一种，本质上不是性能问题，而是“手头有哪种器件、数码管是什么型号”的问题：实验箱上的 LED4（或 LED3、LED1、LED2）本身已经按共阳极接法做好，配 74LS47 正好；如果拿到的是共阴极数码管，就应该换成 CD4511。本实验按作业要求采用 74LS47+共阳极方案，最终电路如附图 4.2（a）所示。

四、实验总结、建议和质疑

1. 主要收获

（1）真值表到电路实现这条路径被打通了。以前做组合逻辑题，习惯先卡诺图化简再凑最简与或式，这次是把 16 个最小项直接交给译码器。想通的关键是一句话：74HC138 的输出低有效，第 i 个输出被选中时为 0，也就是 Yi=(mi)′，那么任意一个最小项之和 Σmi 只要把这些 Yi 先“与”起来再取反就行，即 Σmi=(ΠYi)′。所以 Z2=Σm(10,11,14)=(Y10・Y11・Y14)’ 这样的式子写出来非常自然，用一片 74HC20 里的一个四输入与非门，就把三个最小项“或”到了一起，完全不必先给每个最小项单独搭一个与门。译码器本质上就是把 16 个最小项做成了现成的产品，这是我这次体会最深的一点。

（2）对“逻辑函数”与“物理实现”的关系有了具体的认识。同一个 Z3Z2Z1Z0，卡诺图化简给出的是最简与或式，译码器给出的是最小项之积再取反，两者写法完全不同，功能却完全等价。

但实现形式的差别是实实在在的：门数、芯片数、信号经过的级数、以及以后改动的难易程度都不一样。逻辑上等价不等于物理上等价，选哪种实现要连着器件和板子一起考虑。

（3）对集电极开路输出的理解不再停留在“输出低有效”这一层。74LS47 的段输出是集电极开路结构，输出低电平时相当于用三极管把段引脚接到地，段电流是外部 +5V 经 LED 和限流电阻灌进来的；输出高电平时三极管截止，引脚处于高阻，电位由外部回路决定。想清楚这一点，才能理解两件事：一是为什么必须外接限流电阻——芯片只提供到地的通路，并不提供电流上限；二是为什么这种输出的耐压可以做得较高——输出高电平时三极管截止，段引脚上的电位由外部回路决定，所以数码管可以经限流电阻接到比 +5V 更高的电源上；至于它能不能不加驱动管直接带动数码管，则取决于允许的灌电流有多大。

2. 实验中遇到的问题与解决

（1）演示版里门电路和译码器的输入端大量悬空，仿真输出不确定。附录 4.2（演示版）中两片 74HC138 的 A、B、C 和几个门的输入端都没有连线，我一开始直接运行仿真，输出电平忽高忽低，怎么改输入都对不上真值表。后来才明白：悬空的输入端既不是稳定的 0 也不是稳定的 1，尤其 CMOS 输入阻抗极高，引脚电位只由微弱的漏电流和分布参数决定，很容易漂到中间电平，此时门的输出完全不可信。解决办法是把 74HC20、74HC30 的空闲输入端全部接 +5V——多输入与非门接 1 的输入不改变逻辑功能（x • 1=x），既消除了悬空，又不多占用一个门。当然，光把空闲端接高还不够，各门的信号输入端也要接到对应的译码器输出上：U3:A 接 Y10、Y11、Y14，U4 接 Y6、Y7、Y9、Y11、Y13、Y14，U3:B 接 Y5、Y7、Y13、Y15，U5:A 接 Y15，这些连线在演示版里同样是缺的。

（2）排电阻取 10kΩ 导致数码管几乎不亮。演示版里 RN1 标的是 10k，对应的段电流只有 0.26mA，远低于 PPT 要求的 10~30mA，段虽然“导通”，但亮度肉眼几乎分辨不出来；改成 200Ω 后 I=13mA，显示恢复正常（计算见三、2（2））。

（3）两片 74HC138 的使能端接错，两片同时工作，输出端出现双驱动。最初我没有区分三个使能端的有效电平，把两片的 E1 都接 +5V、E2 和 E3 都接地，两片便一直同时处于译码状态：同一组地址加在两片上，U1 的第 i 路和 U2 的第 i 路会同时被选中，而这两路在原理图上又接到了同一个 LBL 网络，于是一个要输出低、另一个也要输出低，输出端的双驱动让它们互相牵制，仿真里表现为逻辑混乱甚至报错，这就是典型的总线冲突。改正的办法是用 K3 做片选：U1 的 E1（6 脚）接 +5V、E2（4 脚）接地、E3（5 脚）接 K3；U2 的 E1（6 脚）接 K3、E2（4 脚）和 E3（5 脚）都接地。这样 K3=0 时 U1 的 E3=0、满足使能条件，只有 U1 工作、输出最小项 0~7；K3=1 时 U2 的 E1=1、满足使能条件，只有 U2 工作、输出最小项 8~15，两片永远不会同时有效。让我觉得比较有意思的是，这里不需要额外加反相器——74HC138 的三个使能端本来就是一

个高有效（E1）加两个低有效（E2、E3），把同一个 K3 分别接到 U2 的 E1 和 U1 的 E3 上，正好构成一对互补的片选条件。

（4）显示部分的段连线没有补齐。演示版里 74LS47 的段输出与 RN1 之间、RN1 与数码管各段引脚之间都没有连线（公共阳极已经接到 +5V），段回路根本不通，即使 74LS47 输出拉低也不会亮。把这几处段连线补齐之后显示恢复正常。

3. 建议

（1）实验指导书可以补一段专门说明 74LS47 的集电极开路输出为什么必须配限流电阻。现在 PPT 只给了“段电流 10~30mA”和电阻的计算式，学生容易误以为限流是芯片内部的事；若能明确指出集电极开路输出只提供灌电流通路、段电流完全由外部回路参数决定，理解会更到位。

（2）建议在附录里增加一张“译码器实现方案”与“与门阵列（或化简式）实现方案”的对比表，把门数、芯片数、信号级数、可扩展性并排列出，让学生在选择实现方式时有据可依，也更能解释为什么本实验选了看上去更费器件的译码器方案。

（3）演示版文件建议把未完成的部分用不同颜色标出，或在悬空引脚旁加注“此处需补齐连线”，避免初学时把它当成成品直接运行仿真，白白花时间去排查本来就不存在的“芯片故障”。

4. 质疑和进一步思考

（1）13mA 的段电流对 74LS47 究竟算不算偏大？为回答这个问题，我到数据手册里查了段输出的低电平输出电流 I_OL：手册在介绍输出级时说明段输出可以吸收 24mA 的电流，电气特性表也给出了相应的 I_OL 上限。按 200Ω 算出的 13mA 只用到这个上限的一半多一点，余量是够的；反过来说，最初按 10~30mA 推出的下限电阻 86.7Ω对应 30mA，已经超过了 I_OL 上限，是不能取的。所以真正合理的取值区间应当由“段电流不低于 10mA”和“不超过 I_OL=24mA”两条约束共同决定，即 108Ω ≤ R ≤ 260Ω，200Ω 正在其中，这也是我把 RN1 定为 200Ω 而不是更小阻值的原因。当然，手册给出的上限是在规定测试条件下测得的，实际搭接时还应留出温度余量；若希望更保守，取 240Ω 对应约 10.8mA，也能同时满足两条约束。这一点值得在实测中再验证一次段电流与芯片温度。

（2）4-16 译码器方案虽然实现规整，但用了两片 74HC138 加上四个门。若按化简结果把 Z3Z2Z1Z0 直接用与门阵列搭出来，最简与或式一共 8 个乘积项（Z3 1 项、Z2 2 项、Z1 4 项、Z0 1 项），光产生这些乘积项就要 16 个二输入与门（约 4 片 74HC08），还要另配或门和反相器，器件数和信号级数都不比译码器方案少。那为什么还要用译码器？三、1（3）已经把可扩展性这一条讲过了，这里只补充一点：器件数不占优并不等于方案不划算。与门阵列的每一条乘积项都是为这一组特定输出量身定制的，一旦输出函数改动，被推翻的是整片阵列；而译码器给出的 16 个最小项是通用的中间结果，改动的代价只是一个门的输入换一根线。所以我倾向于用“可修改性的代价”而不只是“门数多少”来论证这个取舍。

（3）如果把输入扩展到两个 3 位数相乘，译码器方案还优于卡诺图化简吗？两个 3 位数的积最大是 49，十进制显示需要两位数码管，二进制积需要 6 位输出，输入端也是 6 位。这时若仍走“译码器+最小项”的路子，最小项有 64 个，仅 6-64 译码器本身就要 8 片 74HC138 才能给出 64 路输出，另外还要有电路把高 3 位译成这 8 片的片选信号，再把每个输出位众多的最小项并起来还要多级与非门，芯片数和连线量都难以接受；而在 6 变量下用卡诺图手工化简同样已经不现

实。我的结论是：到了这个规模，译码器方案不再优于化简，但也不该继续用卡诺图，而应当利用乘法本身的规律，按部分积相加的阵列结构去搭，或者干脆用 ROM、数据选择器查表实现。也就是说，“译码器好还是化简好”这个问题本身是有适用范围的：输入少、输出稀疏时译码器最省事，输入一多就该换成结构化的思路。

五、附录

附录 4.1 组合逻辑综合设计（课堂实践部分）

附录 4.2 基于 4-16 译码器的 2 位二进制乘法器电路设计

本报告正文的 PDF 与附录 4.1、附录 4.2 两个 PDF 已按作业要求的顺序合并为 EXP04_02_RZ2504_20252082264.pdf。