

# 副边反馈 AC/DC 非对称半桥反激式开关电源 变换器设计

作者姓名 \_\_\_\_\_

学校导师姓名、职称 \_\_\_\_\_

企业导师姓名、职称 \_\_\_\_\_

申请学位类别 \_\_\_\_\_ 电子信息硕士



学校代码 10701  
分类号 TN4

学号  
密级 公开

# 西安电子科技大学

## 硕士学位论文

### 副边反馈 AC/DC 非对称半桥反激式开关电源 变换器设计

作者姓名:

领 域: 集成电路工程

学位类别: 电子信息硕士

学校导师姓名、职称:

企业导师姓名、职称:

学 院:

提交日期: 2025 年 3 月



# **Secondary-side feedback AC/DC non-cheap half-bridge flyback switching power converter design**

A thesis submitted to  
XIDIAN UNIVERSITY  
in partial fulfillment of the requirements  
for the degree of Master  
in Electronic Information

By

Supervisor: Title:

Supervisor: Title: Researcher

March 2025



## 西安电子科技大学 学位论文独创性（或创新性）声明

秉承学校严谨的学风和优良的科学道德，本人声明所呈交的论文是我个人在导师指导下进行的研究工作及取得的研究成果。尽我所知，除了文中特别加以标注和致谢中所罗列的内容以外，论文中不包含其他人已经发表或撰写过的研究成果；也不包含为获得西安电子科技大学或其它教育机构的学位或证书而使用过的材料。与我一同工作的同事对本研究所做的任何贡献均已在论文中作了明确的说明并表示了谢意。

学位论文若有不实之处，本人承担一切法律责任。

本人签名：\_\_\_\_\_ 日 期：\_\_\_\_\_

## 西安电子科技大学 关于论文使用授权的说明

本人完全了解西安电子科技大学有关保留和使用学位论文的规定，即：研究生在校攻读学位期间论文工作的知识产权属于西安电子科技大学。学校有权保留送交论文的复印件，允许查阅、借阅论文；学校可以公布论文的全部或部分内容，允许采用影印、缩印或其它复制手段保存论文。同时本人保证，结合学位论文研究成果完成的论文、发明专利等成果，署名单位为西安电子科技大学。

保密的学位论文在\_\_\_\_年解密后适用本授权书。

本人签名：\_\_\_\_\_ 导师签名：\_\_\_\_\_

日 期：\_\_\_\_\_ 日 期：\_\_\_\_\_





## 摘 要

随着全球集成电路技术的飞速发展，便携式电子设备智能化程度不断提升，对快充技术在充电功率和速度上的要求日益提高。反激式 AC/DC 开关电源凭借其隔离性能优异、设计简单及成本低廉等优势，在中低功率领域得到广泛应用。然而，反激式变换器在轻载效率和开关频率等方面存在一定局限性，制约了其在高功率密度领域的发展，无法满足日益旺盛的市场需求。

本文针对传统反激式变换器轻载时效率低、开关频率受限等问题，为探索反激式变换器的更多可能性，设计了一款基于副边反馈结构的非对称半桥反激式变换器芯片，应用于中等功率的快充领域。为了充分发挥非对称半桥反激式变换器的优势，系统研究该拓扑结构，并提出一系列控制策略和关键电路模块，旨在实现宽输出电压和全负载范围内的高频高效率。

在极轻载和空载状态下，通过突发模式关闭非必要模块来降低待机功耗；轻载下采用零电压谐振谷值开关（ZV-RVS）模式，引入反向磁化电流，实现功率管软开关技术；在重载下使用临界导通模式控制功率管非对称互补导通，以满足高输出功率的需求。此外，还设计了谷值锁定模块以消除功率重叠范围内的跳频问题，并加入宽输出电压补偿结构以实现不同额定输出电压下副边反馈电压和负载电流的一一对应，满足多模式控制需求。同时为了进一步挖掘非对称半桥反激式变换器系统高功率密度、高转换效率和高可靠性的潜力，本文还做出了如下创新工作：

1. 为了进一步改进 ZV-RVS 模式下的系统效率，提出一种精确谷底导通技术，用于降低半桥节点谐振电压影响下的开关损耗和电流尖峰。该技术在准谐振技术，改进了谷底检测方案，通过超前导通和逼近策略逐步消除驱动模块引入的延时误差，将最大误差缩短至  $\pm 15\text{ns}$  以内，从而实现功率管在谐振波谷最低点的精确导通。

2. 针对非对称半桥反激式变换器的高效率控制策略，提出了退磁时间动态校准技术。该技术采用动态补偿的积分斜坡电路控制低边功率管的导通时间，通过调整斜坡电压斜率，使其逐步和励磁电感的退磁时间重叠，从而避免因功率管导通时间过长或过短产生的导通损耗和可靠性问题，确保多种控制模式下的高效率。

本文设计的变换器芯片是基于 SMIC 0.18 $\mu\text{m}$  BCD 工艺设计完成，芯片工作在 90V ~ 264V 的输入范围下，额定输出范围 5~20V、负载电流范围 0~5A。通过仿真测试表明，在多模式控制策略和多种关键技术的条件下，电路在最大 100W 的输出功率下有效提升系统转换效率，峰值转换效率高达 91%，负载调整率 0.8%，满足性能指标要求。

**关键词：**非对称半桥反激式变换器，快充，零电压导通，谷底导通，退磁时间

## ABSTRACT

With the rapid development of global integrated circuit technology, the intelligence level of portable electronic devices continues to improve, leading to increasing demands for charging power and speed in fast-charging technology. Flyback AC/DC switching power supplies are widely used in low-to-medium power applications due to their excellent isolation performance, simple design, and low cost. However, their low light-load efficiency and limited switching frequency hinder the development of high power density, making them unable to meet the growing social demand. To explore more possibilities of flyback converters, this paper designs a flyback converter chip based on an asymmetric half-bridge topology, applied in the fast-charging field for medium-power environments.

To address the aforementioned issues, this paper optimizes the traditional flyback converter's shortcomings of high light-load losses and low output power by designing an asymmetric half-bridge flyback converter based on a secondary-side feedback structure. To fully leverage the advantages of the asymmetric half-bridge flyback converter, its topology is systematically studied, and a series of control strategies and key circuit modules are proposed to achieve high-frequency and high-efficiency operation over a wide output voltage and full load range. In extremely light-load and no-load conditions, unnecessary modules are shut down through burst mode to reduce standby power consumption. Under light load, a zero-voltage resonant valley switching (ZV-RVS) mode is adopted, introducing reverse magnetization current to achieve soft-switching for power devices. Under heavy load, a critical conduction mode is used to control asymmetric complementary conduction of power switches to meet high output power demands. Additionally, a valley-locking circuit is designed to eliminate frequency hopping issues in the power overlap range, and a peak current control circuit is incorporated to achieve a correspondence between secondary-side feedback voltage and load current under a wide output range, meeting multi-mode control requirements.

Furthermore, to further explore the potential of the asymmetric half-bridge flyback system in high power density, high conversion efficiency, and high reliability, the following key innovations have been made:

To further optimize system efficiency in ZV-RVS mode, a precise valley conduction tech-

nique is proposed to reduce switching losses and current spikes caused by resonance voltage effects. This technique improves upon quasi-resonant technology by adopting a more precise valley detection scheme, eliminating the delay error introduced by the driver circuit through phase lead and approach strategies, reducing it to within  $\pm 15$  ns, and achieving accurate conduction of power switches at the lowest point of the resonance valley.

For the high-efficiency control strategy of the asymmetric half-bridge flyback converter, a demagnetization time dynamic calibration technique is proposed. By using a dynamically compensated integral slope circuit to control the energy transfer time between the transformer's primary and secondary sides, the slope voltage rate is adjusted to gradually overlap with the demagnetization completion time of the magnetizing inductance. This avoids increased conduction losses and reliability issues caused by excessively long or short energy transfer times, thereby meeting the high-efficiency requirements of multiple control modes.

The designed converter chip is developed based on SMIC 0.18 $\mu$ m BCD process technology and operates within an input range of 90-264Vac, with a rated output range of 5-20V and a load current range of 0-5A. Simulation results show that under multi-mode control strategies and various key technologies, the circuit effectively improves system conversion efficiency at a maximum output power of 100W, achieving a peak conversion efficiency of 90% and a load regulation rate of 0.8%, meeting performance requirements.

**Keywords:** Asymmetric Half-Bridge Flyback Converter, Fast Charging, Zero Voltage Switch, Valley Switch, Demagnetization Time

## 插图索引

|        |                       |    |
|--------|-----------------------|----|
| 图 2.1  | 传统反激式拓扑图 .....        | 5  |
| 图 2.2  | 有源钳位反激式拓扑图 .....      | 6  |
| 图 2.3  | 非对称半桥反激式拓扑图 .....     | 7  |
| 图 2.4  | CRM 工作模式波形图 .....     | 8  |
| 图 2.5  | CRM 对应的工作阶段图 .....    | 9  |
| 图 2.6  | CCM 工作模式波形图 .....     | 12 |
| 图 2.7  | DCM 工作模式波形图 .....     | 13 |
| 图 2.8  | PWM 调制原理图 .....       | 14 |
| 图 2.9  | PFM 调制原理图 .....       | 15 |
| 图 2.10 | 电压工作模式电路图 .....       | 16 |
| 图 2.11 | 电流工作模式电路图 .....       | 17 |
| 图 2.12 | 原边反馈电路电路图 .....       | 18 |
| 图 2.13 | 副边反馈电路电路图 .....       | 19 |
| 图 3.1  | 非对称半桥反激式外围拓扑结构图 ..... | 21 |
| 图 3.2  | 芯片内部结构图 .....         | 23 |
| 图 3.3  | 功率管开通损耗波形图 .....      | 25 |
| 图 3.4  | ZV-RVS 工作模式波形图 .....  | 27 |
| 图 3.5  | 多模式切换图 .....          | 28 |
| 图 3.6  | 多模式频率变化图 .....        | 28 |
| 图 3.7  | 谷值锁定波形 1 .....        | 29 |
| 图 3.8  | 跳谷现象波形图 .....         | 30 |
| 图 3.9  | 谷值变化策略图 .....         | 30 |
| 图 3.10 | 谷值锁定电路框图 .....        | 31 |
| 图 3.11 | 恒流控制模式框图 .....        | 33 |
| 图 3.12 | 恒流控制模式波形图 .....       | 33 |
| 图 3.13 | 恒压控制模式框图 .....        | 34 |
| 图 3.14 | 退磁时间谐振波形图 .....       | 36 |
| 图 3.15 | 退磁时间动态校准技术框图 .....    | 36 |
| 图 3.16 | 精确谷底导通技术框图 .....      | 37 |
| 图 4.1  | 欠压锁定和电压调整电路原理图 .....  | 39 |

|        |                         |    |
|--------|-------------------------|----|
| 图 4.2  | 压锁定和电压调整电路仿真波形图 .....   | 41 |
| 图 4.3  | 带隙基准电路原理图 .....         | 43 |
| 图 4.4  | 带隙基准高阶补偿示意图 .....       | 44 |
| 图 4.5  | 带隙基准电路仿真波形图 .....       | 44 |
| 图 4.6  | 多工艺角带隙基准电路仿真波形图 .....   | 45 |
| 图 4.7  | 带隙基准电路 PSRR 仿真波形图 ..... | 45 |
| 图 4.8  | 过零检测电路原理图 .....         | 46 |
| 图 4.9  | 谷值计数电路仿真图 .....         | 47 |
| 图 4.10 | 谷值设定电路原理图 .....         | 48 |
| 图 4.11 | 双向计数器原理图 .....          | 49 |
| 图 4.12 | 谷值设定电路仿真图 .....         | 49 |
| 图 4.13 | DAC 电路图 .....           | 50 |
| 图 4.14 | DAC 电路仿真波形图 .....       | 51 |
| 图 4.15 | 多周期谷值锁定电路波形图 .....      | 52 |
| 图 4.16 | 不同负载谷值锁定仿真图 .....       | 52 |
| 图 4.17 | 快慢切换的谷值锁定仿真图 .....      | 53 |
| 图 4.18 | 精确谷底导通模块框图 .....        | 54 |
| 图 4.19 | 峰值检测电路图 .....           | 55 |
| 图 4.20 | 峰值检测电路仿真波形图 .....       | 55 |
| 图 4.21 | 压控高通滤波器仿真波形图 .....      | 56 |
| 图 4.22 | 鉴相鉴频器和电荷泵电路图 .....      | 57 |
| 图 4.23 | 鉴相鉴频器电荷泵波形图 .....       | 58 |
| 图 4.24 | 电荷泵电路图 .....            | 58 |
| 图 4.25 | 精确谷底导通电路工作波形图 .....     | 59 |
| 图 4.26 | 精确谷底导通电路相关波形仿真图 .....   | 60 |
| 图 4.27 | 谷底导通放大仿真图 .....         | 60 |
| 图 4.28 | 退磁时间动态校准模块框图 .....      | 61 |
| 图 4.29 | 退磁完成时间检测电路 .....        | 62 |
| 图 4.30 | 退磁完成时间检测电路仿真波形图 .....   | 62 |
| 图 4.31 | 动态校准闭环补偿电路 .....        | 63 |
| 图 4.32 | 动态校准模块工作波形图 .....       | 64 |
| 图 4.33 | 退磁时间动态校准电路仿真波形图 .....   | 65 |
| 图 4.34 | 退磁时间动态校准电路具体仿真波形图 ..... | 66 |
| 图 4.35 | 峰值电流控制模块结构框图 .....      | 67 |

---

|        |                            |    |
|--------|----------------------------|----|
| 图 4.36 | 峰值控制电路电路图 .....            | 68 |
| 图 4.37 | 宽输出电压补偿峰值电流控制电路仿真波形图 ..... | 69 |
| 图 4.38 | 逻辑控制电路原理图 .....            | 70 |
| 图 4.39 | 不同工作模式切换波形图 .....          | 71 |
| 图 4.40 | 逻辑控制电路具体仿真波形图 .....        | 72 |
| 图 5.1  | 启动阶段仿真波形图 .....            | 73 |
| 图 5.2  | 恒流控制模式仿真波形图 .....          | 74 |
| 图 5.3  | 满载电路仿真波形图 .....            | 75 |
| 图 5.4  | 满载电路单周期仿真波形图 .....         | 75 |
| 图 5.5  | 轻载不同负载电流仿真波形图 .....        | 76 |
| 图 5.6  | 空载电路仿真波形图 .....            | 77 |
| 图 5.7  | 负载 2.5-5A 跳变仿真波形图 .....    | 77 |
| 图 5.8  | 负载调整率仿真波形图 .....           | 78 |
| 图 5.9  | 带隙基准电路版图 .....             | 81 |
| 图 5.10 | 整体电路版图 .....               | 81 |
| 图 5.11 | 20V/2A 后仿真波形图 .....        | 82 |
| 图 5.12 | 精确谷底导通模块后仿真波形图 .....       | 82 |





## 表格索引

|       |                        |    |
|-------|------------------------|----|
| 表 3.1 | 变换器芯片的引脚定义 .....       | 22 |
| 表 3.2 | 变换器芯片的主要设计指标 .....     | 23 |
| 表 4.1 | 谷值锁定的三种操作 .....        | 48 |
| 表 5.1 | 不同输入电压和输出负载下的调整率 ..... | 78 |
| 表 5.2 | 设计指标与仿真结果对比表 .....     | 79 |



## 符号对照表

| 符号        | 符号名称 |
|-----------|------|
| $A$       | 安培   |
| $mA$      | 毫安   |
| $\mu A$   | 微安   |
| $dB$      | 分贝   |
| $Hz$      | 赫兹   |
| $K\Omega$ | 千欧   |
| $ns$      | 纳秒   |
| $\mu s$   | 微秒   |



## 缩略语对照表

| 缩略语    | 英文全称                                  | 中文对照        |
|--------|---------------------------------------|-------------|
| ACDC   | Alternating Current to Direct Current | 交流转直流       |
| CCM    | Continuous Conduction Mode            | 连续导通模式      |
| DCM    | Discontinuous Conduction Mode         | 断续导通模式      |
| CRM    | Critical Conduction Mode              | 临界导通模式      |
| PWM    | Pulse Width Modulation                | 脉冲宽度调制      |
| PFM    | Pulse Frequency Modulation            | 脉冲频率调制      |
| PSM    | Pulse Skip Modulation                 | 脉冲跳周期调制     |
| ZV-RVS | Zero Voltage Resonance Valley Switch  | 零电压谐振谷值开关模式 |
| AHBF   | Asymmetric Half Bridge Flyback        | 非对称半桥反激式    |
| PSR    | Primary Side Regulation               | 原边反馈        |
| SSR    | Secondary Side Regulation             | 副边反馈        |
| QR     | Quasi-resonant                        | 准谐振         |
| DRC    | Design Rule Check                     | 设计规则检查      |
| LVS    | Layout Versus Schematic               | 网表一致性检查     |
| UVLO   | Under Voltage Lock Out                | 欠压锁定        |
| CC     | Constant Current                      | 恒定电流        |
| CV     | Constant Voltage                      | 恒定电压        |
| ZVS    | Zero Voltage Switch                   | 零电压开关       |
| ZCS    | Zero Current Switch                   | 零电流开关       |
| PSRR   | Power Supply Rejection Ratio          | 电源抑制比       |



# 目 录

|                             |      |
|-----------------------------|------|
| 摘要.....                     | I    |
| ABSTRACT.....               | III  |
| 插图索引.....                   | V    |
| 表格索引.....                   | IX   |
| 符号对照表 .....                 | XI   |
| 缩略语对照表.....                 | XIII |
| 第一章 绪论.....                 | 1    |
| 1.1 研究背景及意义 .....           | 1    |
| 1.2 AC/DC 国内外研究进展 .....     | 2    |
| 1.2.1 非对称半桥反激式变换器发展历程 ..... | 2    |
| 1.2.2 AC/DC 控制技术研究现状.....   | 3    |
| 1.3 论文结构安排 .....            | 4    |
| 第二章 反激式开关电源变换器基础理论 .....    | 5    |
| 2.1 AC/DC 拓扑结构分析.....       | 5    |
| 2.1.1 传统反激式拓扑结构.....        | 5    |
| 2.1.2 有源钳位反激式拓扑结构.....      | 6    |
| 2.1.3 非对称半桥反激式拓扑结构 .....    | 6    |
| 2.2 非对称半桥反激式变换器工作原理 .....   | 7    |
| 2.3 开关电源的工作模式.....          | 11   |
| 2.3.1 CCM 连续导通模式 .....      | 11   |
| 2.3.2 DCM 断续导通模式 .....      | 13   |
| 2.3.3 CRM 临界导通模式 .....      | 14   |
| 2.4 开关电源的脉宽调制方式.....        | 14   |
| 2.4.1 PWM 调制方式.....         | 14   |
| 2.4.2 PFM 调制方式 .....        | 15   |
| 2.4.3 PSM 调制方式 .....        | 15   |
| 2.4.4 PWM+PFM 调制方式.....     | 15   |
| 2.5 开关电源的环路控制方式.....        | 16   |
| 2.5.1 电压控制模式 .....          | 16   |
| 2.5.2 电流控制模式 .....          | 17   |
| 2.6 开关电源的反馈方式.....          | 17   |

|       |                          |    |
|-------|--------------------------|----|
| 2.6.1 | 原边反馈电路 .....             | 18 |
| 2.6.2 | 副边反馈电路 .....             | 18 |
| 2.7   | 小结 .....                 | 19 |
| 第三章   | 非对称半桥反激式变换器系统设计 .....    | 21 |
| 3.1   | 芯片外围电路结构 .....           | 21 |
| 3.2   | 芯片系统架构 .....             | 22 |
| 3.2.1 | 芯片特点和设计指标 .....          | 22 |
| 3.2.2 | 芯片内部结构 .....             | 23 |
| 3.3   | 损耗分析 .....               | 24 |
| 3.4   | 多模式切换 .....              | 26 |
| 3.4.1 | DCM 工作模式优化 .....         | 26 |
| 3.4.2 | 模式切换策略和优势 .....          | 27 |
| 3.5   | 谷值锁定技术 .....             | 29 |
| 3.6   | 恒流恒压控制模式设计 .....         | 31 |
| 3.6.1 | 恒流控制模式 .....             | 31 |
| 3.6.2 | 恒压控制模式 .....             | 34 |
| 3.7   | 关键技术 .....               | 35 |
| 3.7.1 | 退磁时间动态校准技术 .....         | 35 |
| 3.7.2 | 精确谷底导通技术 .....           | 37 |
| 3.8   | 小结 .....                 | 38 |
| 第四章   | 电路设计与仿真 .....            | 39 |
| 4.1   | 电源模块 .....               | 39 |
| 4.1.1 | 欠压锁定电路和电压调整电路设计与仿真 ..... | 39 |
| 4.1.2 | 带隙基准电路设计与仿真 .....        | 41 |
| 4.2   | 谷值锁定模块 .....             | 46 |
| 4.2.1 | 谷值计数电路设计 .....           | 46 |
| 4.2.2 | 谷值设定电路设计 .....           | 47 |
| 4.2.3 | DAC 电路设计 .....           | 50 |
| 4.2.4 | 谷值锁定模块仿真分析 .....         | 51 |
| 4.3   | 精确谷底导通模块 .....           | 53 |
| 4.3.1 | 峰值检测电路设计 .....           | 54 |
| 4.3.2 | 压控高通滤波器电路设计 .....        | 55 |
| 4.3.3 | 鉴相鉴频器和电荷泵电路设计 .....      | 57 |
| 4.3.4 | 精确谷底导通模块工作波形分析 .....     | 59 |



|            |                            |           |
|------------|----------------------------|-----------|
| 4.3.5      | 精确谷底导通模块仿真分析 .....         | 59        |
| 4.4        | 退磁时间动态校准模块 .....           | 61        |
| 4.4.1      | 退磁完成检测电路设计 .....           | 61        |
| 4.4.2      | 退磁时间动态补偿电路设计 .....         | 63        |
| 4.4.3      | 退磁时间动态校准模块工作波形分析 .....     | 64        |
| 4.4.4      | 退磁时间动态校准模块仿真分析 .....       | 65        |
| 4.5        | 宽输出电压补偿的峰值电流控制模块 .....     | 66        |
| 4.5.1      | 宽输出电压补偿的峰值电流控制电路设计 .....   | 66        |
| 4.5.2      | 宽输出电压补偿的峰值电流控制电路仿真分析 ..... | 69        |
| 4.6        | 逻辑控制电路 .....               | 69        |
| 4.6.1      | 逻辑控制电路设计 .....             | 70        |
| 4.6.2      | 逻辑控制电路仿真分析 .....           | 71        |
| 4.7        | 小结 .....                   | 72        |
| <b>第五章</b> | <b>芯片整体仿真和版图设计 .....</b>   | <b>73</b> |
| 5.1        | 系统整体仿真 .....               | 73        |
| 5.1.1      | 启动仿真 .....                 | 73        |
| 5.1.2      | 恒流模式仿真 .....               | 73        |
| 5.1.3      | 恒压模式仿真 .....               | 74        |
| 5.2        | 芯片版图设计 .....               | 79        |
| 5.2.1      | 版图设计规则 .....               | 79        |
| 5.2.2      | 具体版图设计 .....               | 80        |
| 5.2.3      | 版图后仿真测试 .....              | 81        |
| 5.3        | 小结 .....                   | 83        |
| <b>第六章</b> | <b>总结与展望 .....</b>         | <b>85</b> |
| 6.1        | 总结 .....                   | 85        |
| 6.2        | 展望 .....                   | 86        |
| 参考文献 ..... |                            | 87        |
| 致谢 .....   |                            | 91        |
| 作者简介 ..... |                            | 93        |



## 第一章 绪论

### 1.1 研究背景及意义

自全球信息化浪潮到来,得益于各种电子产品的不断涌现,集成电路的发展愈发得到社会的广泛重视。在各类集成电路芯片中,电源芯片是一台电子设备可以稳定运行的基石和保障。电源芯片在几十年的发展的过程中,被分为线性电源和开关电源两大类,并形成了各自独特的特点和应用领域。线性电源结构简单,通过线性调节转换电压,以提供高质量、低纹波的稳定输出电压,有较大的带宽和快速的瞬态响应。然而,线性电源通过传输晶体管转换大电压会损失大量能量,转换效率较低,为了应对产生的热损耗,需加入的散热设计,影响设备体积。因此线性电源不适合于要求高效率、低功耗的小型便携式电子设备。与之相比,开关电源是通过对开关晶体管的通断进行控制,实现对电感电容等储能元件的周期性充放电操作,从而产生稳定的输出电压和电流。尽管开关电源存在较大的输出纹波,但其体积小、成本低、效率高,并且具备便携性和可靠性等特点,被广泛利用于工农业生产、交通运输、航空航天、军事以及消费电子等各个领域,市场规模庞大<sup>[1-2]</sup>。

开关电源根据输入电压的类型,分为 DC/DC 开关电源和 AC/DC 开关电源两类<sup>[3-5]</sup>。DC/DC 开关电源的变换器芯片的制造工艺和设计方案都已经形成了成熟的体系和要求,且受到了社会各界广泛认可。但相比于 DC/DC 开关电源,AC/DC 开关电源变换器芯片设计面临更多挑战。由于需要通过整流桥将市交流电整流为高压直流电,要求采用高压工艺,不仅增加了设计过程中遇到的各种困难,同时限制了产品的可靠性和转换效率。近年来,随着手机电脑等设备智能化的发展,对更高功率、更小体积和更低功耗的 AC/DC 电源适配器的市场需求日益迫切。为了满足这一需求,高开关频率、高功率密度和高转换效率是 AC/DC 变换器的主要发展方向。

目前 AC/DC 开关电源变换器芯片主要采用的拓扑包括反激式拓扑和谐振式拓扑等。不同的拓扑各有其优缺点和适用场景,其中谐振式拓扑在原边采用谐振腔实现软开关技术,具有更高的效率,适合大功率和高功率密度的应用,但其副边的全波整流结构并不适合宽范围输出,限制了其在中等功率电源适配器的应用<sup>[6-7]</sup>;反激式拓扑更适用于中小功率场景,其结构简单、控制策略易于实现,只需较少的外部元器件,制造成本低廉,目前是应用于便携式电源适配器的主流拓扑。但反激式拓扑在功率管导通时由于漏感能量产生的电流尖峰,导致电压应力较高,即使采用准谐振技术仍难以实现功率管的 ZVS (零电压开关),开关损耗较大,难以提高的转换效率和开关频率<sup>[8]</sup>。针对传统反激式结构的各种问题,许多论文<sup>[9-11]</sup>提出并研究了有源钳位反激变

换器,通过有源开关管和钳位电容,消除电流尖峰和实现软开关操作,但其电压应力仍较大,影响外围器件尤其是变压器的选择,制约着电源适配器的体积。

为了解决传统反激拓扑和有源钳位拓扑的问题,非对称半桥反激式拓扑逐渐受到了更多的关注。许多论文和研究对该拓扑进行了深入分析<sup>[12-14]</sup>,与其他反激式拓扑相比,该拓扑结合了谐振式拓扑和反激式拓扑的各自优势,不仅能够通过原边电流的续流特性在全负载范围内实现功率管的 ZVS,大幅降低开关损耗,提高功率密度,还具备更低的电压应力,给外围元器件选择和变压器体积提供了更大的设计余地。此外,不同于谐振式拓扑,非对称半桥反激式拓扑的副边类似传统反激式拓扑,可以实现更宽的输出范围,适用于中等功率的电源适配器,符合现代社会对高功率、低功耗的快充设备需求。

## 1.2 AC/DC 国内外研究进展

根据上文叙述,非对称半桥反激式开关电源拓扑在各方面都有很强的竞争性,但由于其谐振特性,在实现高开关频率、高功率密度和高转换效率方面仍有众多难点未被攻克。本节将结合国内外相关参考文献,从非对称半桥拓扑的发展历程和针对上述问题的各种关键需求,对国内外包括但不限于非对称半桥反激式变换器的控制方案和研究内容,进行详细调研、分析和总结。

### 1.2.1 非对称半桥反激式变换器发展历程

非对称半桥反激式变换器的拓扑结构在 2000 年由 D.H.Seo 等人提出,通过严谨计算验证了该拓扑的可行性,证明其克服了非对称 PWM 变换器未能将变压器漏感作为谐振元件和高电压应力的缺点,既实现了软开关技术又适合在高输入电压应用<sup>[15]</sup>。2002 年 Chen 等人给出了非对称半桥反激式变换器的工作原理和数学分析,用以降低开关损耗,并对输入直流电压为 400V 的电路进行了验证<sup>[16-17]</sup>。2004 年 X.Xu 等人为了实现电路功率管损耗的最小化,根据变压器漏感、功率管寄生电容、栅极驱动信号延迟和负载电流等关键参数对 ZVS 和 ZCS(零电流开关)进行了详细的理论分析和电路验证<sup>[18]</sup>。同年 Bor-Ren Lin 等人使用开关管替代续流二极管,在非对称半桥反激式变换器的输出端应用了同步整流技术,并通过详细的分析和实验证明了该技术能够有效地降低导通损耗,提高转换效率<sup>[19]</sup>。2006 年 Tso-Min Chen 等人首次对非对称半桥反激式拓扑进行了功率级小信号建模并给出了公式推导,通过分析得到在峰值电流控制模式下,小信号模型中存在一个输出电容负载组成的低频主极点和两个由谐振电感、谐振电容确定的高频极点<sup>[20]</sup>。2011 年 Jee-Hoon Jung 设计了一种用非对称半桥反激式变换器的前馈补偿算法,并给出电路实现方案,通过最小化原边功率管的关断时间降低变换器中的导通损耗,保证了副边续流二极管的 ZCS,提高转换效

率<sup>[21]</sup>。2014 年 Simone Buso 等人通过独创的前馈控制技术在宽输入电压范围内显著减小了输入滤波电容体积,在保证相似复杂度和整体效率的同时,实现了体积的大幅缩减和功率密度的提升<sup>[22]</sup>。2017 年 Laszlo Huber 等人对非对称半桥反激式变换器的设计流程进行了详细的分析以及理论计算,并通过 SIMPLIS 仿真软件对其工作特性进行了验证,最后通过 65W 通用输入电压适配器的实验样机证明了该拓扑的 ZVS 和 ZCS 可以显著降低电路损耗<sup>[23]</sup>。2021 年 Noel 等人针对非对称半桥反激式提出了一种新型的零电压谐振谷值开关模式,通过在 DCM 中加入软启动时间的改进方案,引入逆向原边电流为低边功率管的寄生电容充电,旨在轻载时降低变换器的开关损耗,提高转换效率<sup>[24]</sup>。同年英飞凌科技公司研发出一款基于非对称半桥拓扑的数字可配置混合反激变换器 XDPS2201,采用多模式控制方案实现全范围的软开关,提升整体效率,并根据实机测试证明,变换器效率最高可达 95%,待机功耗小于 75mW。2023 年东科半导体公司也研发了一款非对称半桥反激变换器 DK87xxAD,内部集成两颗氮化镓功率管,最高支持 800kHz 的开关频率,相比于 XDPS2201 待机功耗更小,低于 50mW。

### 1.2.2 AC/DC 控制技术研究现状

目前常用的反激式变换器一般基于峰值电流模式,采取不同的控制方案提高变换器系统的转换效率,尤其是针对轻载工况下的效率优化,将 DCM 控制细化为多种控制策略。其中,突发模式和谷值锁定技术成为国内外的研究热点。2005 年 D.Y Huh 等人为了实现更低的待机功耗提出了突发模式 (Burst Mode, BM),在空载和极轻载情况下,以降低系统开关频率和关闭大部分工作模块的方式,减少开关损耗和待机功耗<sup>[25]</sup>。2008 年 Yu-Kang Lo 等人通过采用两级突发模式控制来平衡轻载效率和输出纹波,实现在待机功耗低于 50mW 的条件下,保证  $\pm 0.4V$  内的电压纹波<sup>[26]</sup>。2011 年浙江大学 Junming Zhang 等人提出利用迟滞延迟时间控制,从而达到谷值锁定目的<sup>[27]</sup>。2013 年,韩国学者 K. Lee 提出了改进型的突发模式,避免了传统突发模式通过迟滞比较器实现睡眠功能的局限性,而且根据负载调整转换器的关断时间,实机测试下变换器轻载效率可以提升 8%,达到 83.6%<sup>[28]</sup>。2014 年韩国科学技术院 Ju-Pyo Hong 等人提出数字控制的谷值锁定方案,利用峰值电流构建功率重叠范围,采用环路逼近的形式,将控制谷值增减的信号传输到寄存器,通过算法实现可靠的谷值逼近策略<sup>[29]</sup>。2018 年 Chun-Yun Huang 等人针对原边反馈反激式变换器的突发模式进行了优化,通过电流给电容充电的方式监测突发关闭时间用以估算输出电压纹波,利用闭环控制动态调节突发关闭时间,将突发模式下的电压纹波稳定在  $\pm 6.7\%$  范围内,并通过实验验证可行性<sup>[30]</sup>。2021 年东南大学的居冬乾设计了一款应用了突发模式的低待机功耗反激式变换器芯片,采用滞回调制的方案延长突发模式的待机时间,有效地降低待

机功耗,通过流片测试验证,在 12V 恒压输出下最大待机功耗为 65mW<sup>[31]</sup>。2024 年西安电子科技大学的杨鑫设计了一款基于谷底锁定的反激式变换器芯片,解决准谐振技术中谷底导通可能发生的跳频问题,配合频率折返电路提高系统转换效率,经流片测得满载下最大转换效率为 90.20%<sup>[32]</sup>。

综上所述,国内外各大高校和企业,在 AC/DC 变换器的研究和设计过程中,都围绕降低变换器系统损耗和提高转换效率方面进行改进。因此,在非对称半桥反激式变换器系统中,合理应用多种控制技术发挥非对称半桥拓扑潜力,在提高工作频率的同时降低损耗和提高效率,是目前研究的重点方向,也是本文设计芯片的目的和意义所在。

### 1.3 论文结构安排

论文章节安排如下:

第一章绪论阐述了 AC/DC 反激式开关电源的背景和意义,分析比较了非对称半桥反激式变换器和各种控制技术在国内外研究进展,最后对论文的章节内容进行安排。

第二章详细描述了三种反激式变换器的拓扑结构,结合关键信号波形图对非对称半桥反激式变换器的工作原理进行分析,并介绍了反激式变换器不同的工作模式、调制方式、环路控制方式以及反馈方式的工作原理,为本论文的芯片设计奠定了理论基础。

第三章首先给出了变换器芯片外围电路结构图,对变换器芯片的特点、设计指标、引脚定义和内部电路模块进行介绍;分析了系统中多种损耗并进行总结;详细阐述多模式切换策略、谷值锁定技术和恒流恒压两种控制模式;最后提出了退磁时间动态校准和精确谷底导通两种关键技术,分别用于提高能量传递效率和降低开关损耗,充分挖掘了非对称半桥反激式拓扑的优势。

第四章分别对变换器芯片中电源模块、谷值锁定模块、精确谷底导通模块、退磁时间动态校准模块、带宽输出范围补偿的峰值电流控制模块、逻辑控制模块以及保护模块等进行分析和设计,并通过仿真软件验证了各模块的基本功能。

第五章首先对芯片整体系统的启动、恒流和恒压模式进行了仿真测试和结果总结;随后阐述了版图设计规则,对部分模块和整体电路的版图进行了展示和介绍;最后在完成版图设计工作后对整体电路进行了后仿真测试。

第六章对现阶段完成的工作和成果进行了详细总结,并对后续工作进行展望。

## 第二章 反激式开关电源变换器基础理论

本章研究了反激式变换器的各种基础理论。首先介绍了反激式变换器的拓扑结构及其优缺点；然后结合公式推导分析了非对称半桥反激式变换器的工作原理；接着详细地阐述了反激式变换器的工作模式、脉宽调制方式、环路控制方式和反馈方式，并分析了各自的优势与不足，为后续变换器芯片的各种控制方式设计奠定了理论基础。

### 2.1 AC/DC 拓扑结构分析

AC/DC 开关电源变换器将市交流电压经过全桥结构整流成纹波较大的高压直流电，并通过不同拓扑结构产生纹波较小的稳定输出电压。反激式开关电源属于其中一种，适合中小功率电子设备的应用。为了提高反激式开关电源的转换效率，衍生出各种改进的拓扑结构，如有源钳位反激式拓扑和非对称半桥反激式拓扑，以提高其性能。

#### 2.1.1 传统反激式拓扑结构

传统反激式拓扑结构如图 2.1 所示，使用隔离变压器代替了 BUCK-BOOST 拓扑中的单电感，变压器不仅能够储能和传递能量，还实现了电气隔离功能，将未稳定的原边电压和稳定的输出电压相隔离，有效地切断了原副边之间无用信号的传递，防止了原边的瞬态高压耦合到副边。同时，通过断开原副边的接地回路，提高了输出信号的抗噪声能力。相比 BUCK-BOOST 拓扑，传统反激式拓扑有更大的功率优势。




图 2.1 传统反激式拓扑图

该拓扑的核心结构包括变压器、功率管  $Q_1$ 、采样电阻  $R_{cs}$ 、续流二极管  $D_2$ 、输出电容  $C_{out}$  和输出负载电阻  $R_{out}$ 。除了核心结构外，拓扑中还包括了 RCD 吸收电路和二极保护电路等。由于实际的变压器中存在漏感，当功率管在硬开关条件下被栅极驱动信号关断后，原边电感电流会产生尖峰信号，加入由电阻、电容和二极组成的吸收电路可以通过合理消耗漏感的能量的方式，抑制尖峰电流的大小；同时副边二极管上并联了电阻电容，减小反向恢复应力，防止续流二极管在功率管导通和关断时被烧毁。

### 2.1.2 有源钳位反激式拓扑结构

有源钳位反激式变换器拓扑结构如图 2.2 所示，该拓扑使用有源开关管和钳位电容代替传统反激式拓扑中的 RCD 吸收电路，钳位电容在有源开关管导通时吸收变压器漏感内的能量，相当于一个直流源将功率管的漏源电压钳位到一个较低的电压值，消除了主功率管导通时的电感电流尖峰，功率管承受的电压应力更小。同时回收的漏感能量还有助于实现功率管的零电压导通，从而大幅度降低开关损耗，实现更高的开关频率和转换效率。




图 2.2 有源钳位反激式拓扑图

### 2.1.3 非对称半桥反激式拓扑结构

非对称半桥反激式（Asymmetric Half-Bridge Flyback, AHBF）开关电源变换器拓扑是由传统反激式拓扑的副边结构和谐振式拓扑的原边结构组合而成。该拓扑结构结合了反激式拓扑和谐振式拓扑的优点，有着和有源钳位反激式拓扑类似的工作过程，同样可以通过回收变压器漏感的能量来实现功率管在全负载范围下的零电压导通，极大地降低开关损耗，提高变换器的开关频率和转换效率。同时相比于有源钳位反激式拓扑非对称半桥反激式拓扑的功率管和副边续流二极管承受的电压应力更低，



不仅有利于功率管的选型，还可以在副边使用同步整流技术代替续流二极管降低能耗和成本。除此之外，该拓扑的高低边功率管在一个开关周期内以非对称的导通时间工作，对变压器的利用率比有源钳位反激式更高，可以有效地降低变压器的体积。根据拓扑对比分析，非对称半桥反激式拓扑在当前中等功率领域极有优势。




图 2.3 非对称半桥反激式拓扑图

非对称半桥反激式变换器拓扑结构电路如图 2.3 所示。该拓扑的原边电路包括两个功率管开关管  $Q_1$  和  $Q_2$ 、采样电阻  $R_{CS}$ 、变压器的等效励磁电感  $L_m$  和漏感  $L_r$  以及谐振电容  $C_r$ 。其中  $L_m$ 、 $L_r$  和  $C_r$  共同组成串联谐振腔，显示了非对称半桥反激式变换器电路的谐振特性，通过回收变压器的漏感能量来提高效率；变压器的副边结构由续流二极管  $D_1$ 、输出电容  $C_o$  和输出负载电阻  $R_L$  组成，续流二极管两端同样并联电阻  $R_1$  和电容  $C_1$  抑制续流二极管的反向恢复应力，此种电路结构可以为变换器系统提供较宽的输出范围。

## 2.2 非对称半桥反激式变换器工作原理

本节根据上文图 2.3 中非对称半桥反激式变换器拓扑结构图结合公式推导分析非对称半桥反激式变换器的工作原理，在该变换器拓扑中除了电感电容等关键元器件外，每个功率管都包括一个体二极管和寄生电容，用于对半桥节点电压  $V_{HB}$  充放电和钳位。变换器控制高边功率管导通时对励磁电感和谐振电容储能，低边功率管导通时将励磁电感中的能量传递到输出端，通过高低边功率管非对称时间的互相导通维持输出电压的稳定。

非对称半桥反激变换器工作在临界导通模式时的主要工作波形如图 2.4 所示。图中从上到下分别是高低边功率管  $Q_1$  和  $Q_2$  的电压驱动波形 HS 和 LS、辅助绕组电压分压 ZCD 引脚电压  $V_{ZCD}$  的波形、变压器原边励磁电感电流  $I_{LM}$  和原边电感电流  $I_{HB}$  的波形、变压器副边电感电流  $I_{sec}$  的波形，高低边功率管半桥节点电压  $V_{HB}$  的波形。




图 2.4 CRM 工作模式波形图

该控制模式下共分为 5 个阶段。

阶段 1,  $t_0 \sim t_1$ : 此阶段在  $t_0$  时刻高边功率管  $Q_1$  完全导通, 低边功率管  $Q_2$  保持关断状态, 如图 2.5(a)所示。半桥节点电压  $V_{HB}$  等于输入电压  $V_{in}$ , 原边电感电流  $I_{HB}$  正向流动, 输入电压  $V_{in}$  对原边励磁电感  $L_m$ 、变压器漏感  $L_r$  和谐振电容  $C_r$  进行充电, 此时原边励磁电感  $L_m$ 、变压器漏感  $L_r$  和谐振电容  $C_r$  共同构成谐振回路, 由于谐振周期很大, 远远大于一个开关周期, 其谐振作用在一个开关周期中并不十分明显, 因而电感电流近似线性增加。谐振电容  $C_r$  上的能量持续增加, 变压器原边电感电压上正下负, 由于变压器的反向作用, 副边电感电压上负下正, 副边二极管  $D$  反向偏置, 阻止副边电流  $I_{sec}$  的产生, 输出负载由输出电容提供能量。

在该阶段内, 根据回路电压为零和节点电流为零公式, 可建立如下方程:

$$(L_m + L_r) \frac{di_r}{dt} = V_{in} - V_{Cr} \quad (2-1)$$

$$V_{Cr} \frac{dV_{Cr}}{dt} = i_r \quad (2-2)$$

由式(2-1)和(2-2)可计算得下式:

$$i_{hb}(t) = i_{Lm}(t) = \frac{V_a - V_{Cr}(t)}{Z_o} \sin[\omega_o(t - t_0)] + I_{hbneg} \cos[\omega_o(t - t_0)] \quad (2-3)$$

$$V_{Cr}(t) = V_a - [V_a - V_{Cr}(t_0)] \cos[\omega_o(t - t_0)] + Z_o I_{hbneg} \sin[\omega_o(t - t_0)] \quad (2-4)$$




图 2.5 CRM 对应的工作阶段图

其中，特征阻抗值的公式为：

$$Z_o = \sqrt{\frac{L_m + L_r}{C_r}} \quad (2-5)$$

谐振角频率的公式为：

$$\omega_o = \frac{1}{\sqrt{C_r(L_m + L_r)}} \quad (2-6)$$

$V_a$  的公式为：

$$V_a = V_{in} \quad (2-7)$$

由于谐振角频率  $\omega_o$  很大，原边电感电流和励磁电流可近似表示为式(2-8)：

$$i_{hb}(t) = i_{Lm}(t) = I_{hbneg} + \frac{V_{in} - V_{Cr}(t)}{L_m + L_r}(t - t_0) \quad (2-8)$$

阶段 2,  $t_1 \sim t_2$ : 此阶段在  $t_1$  时刻关断高边功率管  $Q_1$ , 同时低边功率管  $Q_2$  仍保持关断状态, 如图 2.5(b)所示, 进入功率管死区时间, 断开充电路径与  $V_{in}$  的连接。由于电感电流不能突变, 原边电感电流持续正向流动并逐渐减小, 对低边功率管  $Q_2$  的寄生电容进行放电, 迫使半桥节点电压  $V_{HB}$  下降, 直到  $t_2$  时刻低边功率管  $Q_2$  的体二极管

管开始导通,  $V_{HB}$  电压近似为 0, 为低边功率管的 ZVS 导通提供准备, 此时变压器原边电感两端压降与电容器  $C_r$  的电压保持一致。输出负载仍由输出电容提供能量。此阶段由于副边二极管仍未被正向偏置, 谐振回路未发生变化, 特征阻抗值和谐振频率未变仍如式(2-5)和式(2-6), 故原边电感电流和励磁电流仍然相等, 但由于  $V_{HB}$  的近似为 0, 重新代入式(2-3)和式(2-4)中可将原边电感电流和励磁电感电流公式可近似为式(2-9):

$$i_{hb}(t) = i_{Lm}(t) = I_{hbpos} - \frac{N_P}{N_S} \frac{V_o}{L_m + L_r} (t - t_1) \quad (2-9)$$

阶段 3,  $t_2 \sim t_3$ : 此阶段在  $t_2$  时刻低边功率管  $Q_2$  在栅极信号的驱动下顺利在 ZVS 条件下实现导通, 极大地降低了开关损耗, 高边功率管  $Q_1$  仍保持关断状态, 如图 2.5(c)所示。功率管中间半桥节点电压  $V_{HB}$  为零, 变压器原边电感极性发生变化, 电感电压变为上负下正, 经变压器反向后副边电感电压上正下负, 副边电感电压等于谐振电容两端电压  $V_{Cr}$  除以变压器匝数比  $N$ , 副边二极管  $D$  正向偏置自然导通, 同时原边励磁电感被输出电压钳位, 励磁电感电压的公式为:  $V_{Lm} = NV_o$ ,  $L_m$  不再参与谐振, 谐振电容  $C_r$  只与变压器的漏感  $L_r$  发生串联谐振, 由于变压器漏感  $L_r$  和谐振电容  $C_r$  的谐振周期较小, 图中原边电感电流呈谐振式持续减小直至正向电流为零。存储在励磁电感中的电能开始通过变压器向副边转移, 副边电感电流  $I_{sec}$  开始逐渐增大。因为副边电流的存在, 原边电感电流和励磁电流不再相等, 原边电感电流和励磁电感电流的公式分别可表示为式(2-10)和(2-11):

$$i_{hb}(t) = \frac{\frac{N_P}{N_S} V_o - V_{Cr}(t)}{Z_r} \sin[\omega_r(t - t_2)] + i_{hb}(t_2) \cos[\omega_r(t - t_2)] \quad (2-10)$$

$$i_{Lm}(t) = i_{hb}(t_2) - \frac{N_P}{N_S} \frac{V_o}{L_m} (t - t_2) \quad (2-11)$$

其中, 特征阻抗值的公式为:

$$Z_r = \sqrt{\frac{L_r}{C_r}} \quad (2-12)$$

谐振角频率的公式为:

$$\omega_r = \frac{1}{\sqrt{C_r L_r}} \quad (2-13)$$

由于励磁电感电流等于原边电感电流和经变压器反射后的副边电流之和, 如式(2-14)所示, 将式(2-10)和(2-11)代入其中可求得副边电流公式(2-15):

$$I_{Lm} = I_{HB} + \frac{N_P}{N_S} I_{sec} \quad (2-14)$$

$$i_{sec}(t) = \frac{N_p}{N_s} i_{hb}(t_2) \{1 - \cos[\omega_r(t - t_2)]\} - \frac{N_p^2}{N_s^2} \frac{V_o}{L_m} (t - t_2) - \frac{\frac{N_p^2}{N_s^2} V_o - V_{Cr}(t)}{Z_r} \sin[\omega_r(t - t_2)] \quad (2-15)$$

随着副边电流的逐渐增大，原边电感电流在  $t_3$  时刻正向降低为零，该阶段结束。

阶段 4,  $t_3 \sim t_4$ : 此阶段高低边功率管  $Q_1$  和  $Q_2$  仍保持上一阶段状态，在  $t_3$  时刻原边电感电流正向降低为零，开始负向流动并持续增大，如 2.5(d)所示。此时谐振电容  $C_r$  和励磁电感  $L_m$  共同为副边提供能量。同时，励磁电感电流也逐渐降低至与原边电感电流相等的值，如图 2.4 中  $t_4$  时刻所示，此时励磁电感能量全部退磁完成，不再为副边提供能量，副边电感电流  $I_{sec}$  降低为零，辅助绕组电感电压分压  $V_{ZCD}$  波形上出现高频谐振，这是因为副边二极管寄生电容和变压器漏感发生的谐振现象，这一反映励磁电感退磁完成的高频谐振波形可以作为判断低边功率管关断的关键信号，故在  $t_4$  时刻低边功率管在栅极信号驱动下开始关断。

阶段 5,  $t_4 \sim t_5$ : 此阶段高低边功率管都保持关断状态，再次进入功率管的死区时间，如图 2.5(e)所示。由于励磁电感内存储的能量已全部传递到变压器副边，副边二极管在 ZCS 条件下自然关断，输出电压不再钳位励磁电感，励磁电感和变压器漏感共同和谐振电容串联谐振，特征阻抗值恢复为  $Z_0$ ，谐振角频率恢复为  $\omega_0$ ，谐振周期远远大于开关周期，原边电感电流和励磁电感电流如(2-8)所示，因为电感电流无法进行突变，电感电流仍负向流动，对低边功率管  $Q_2$  寄生电容进行充能，逐渐拉高半桥节点电压  $V_{HB}$ ，直至  $t_5$  时刻半桥节点电压  $V_{HB}$  被高边功率管  $Q_1$  中的体二极管钳位， $V_{HB}$  近似等于输入电压，电路达到开启高边功率管  $Q_1$  的 ZVS 条件，至此，一个周期结束。

## 2.3 开关电源的工作模式

开关电源工作模式分为三种，包括连续导通模式 (CCM)、边界导通模式 (BCM) 以及断续导通模式 (DCM)，本文设计分别采用了断续导通模式 (DCM) 和边界导通模式 (BCM)。以下是对三种工作模式的具体研究情况。

### 2.3.1 CCM 连续导通模式

对于非对称半桥反激式开关电源变换器而言，不同于传统的反激式开关电源变换器，连续导通模式是指当系统给出功率开关管的下一周期导通信号时，变压器原边电感电流和励磁电感电流未重合，变压器励磁电感中的能量还没有完全退磁转移到次级侧负载，紧接着又从输入端开始继续获取能量。

非对称半桥反激式变换器在连续导通模式下的波形如图 2.6 所示，HS 是高边功率管  $Q_1$  的导通时间，LS 是低边功率管  $Q_2$  的导通时间， $V_{HB}$  是高低边功率管的中间




图 2.6 CCM 工作模式波形图

节点电压,  $V_{Cr}$  是原边谐振电容的两端电压差,  $I_{HB}$  是原边电感电流,  $I_{Lm}$  是励磁电感电流,  $I_{sec}$  是副边绕组电流。

当高边功率管导通时, 输入电压的能量在变压器励磁电感和谐振电容中积累, 当高边功率管关断时, 励磁电感和谐振电容中的能量经由副边绕组传递到输出端。当下一周期高边功率管导通再次开始励磁时, 变压器励磁电感和谐振电容中储存的能量还未完全退磁传递到副边绕组的工作模式就是 CCM 模式。

在输入输出电压稳定运行期间, 对励磁电感应应用伏秒平衡原理, 能够得到输入电压、输出电压和占空比  $D$  之间的关系。在  $t_{Hson}$  内, 励磁电感两端电压为输入电压减去谐振电容电压  $V_{cr}$ ; 在  $t_{Lson}$  内, 励磁电感两端电压为谐振电容电压  $V_{cr}$ , 由此可得式(2-16):

$$D \times (V_{in} - V_{cr\_avg}) = (1 - D) \times V_{cr\_avg} \quad (2-16)$$

其中

$$V_{cr\_avg} = N \times V_o \times \frac{L_m}{L_m + L_r} \quad (2-17)$$

其中  $V_{cr\_avg}$  是谐振电容  $Cr$  上的平均电压, 它等于输出电压经变压器原边励磁电感和漏感分压后乘以匝数比  $N$ ,  $N = \frac{N_p}{N_s}$ 。

对式(2-16)和(2-17)进行整理得到式(2-18):

$$V_o = D \times \frac{V_{in}}{N} \times \frac{L_m}{L_m + L_r} \quad (2-18)$$

根据式(2-18)可知输出电压由占空比  $D$ 、输入电压、变压器匝数比  $N$ 、变压器励磁电感和漏感决定，与负载和频率大小无关。由于  $L_r$  对  $L_m$  而言非常小可以忽略不计，式(2-18)可化简为式(2-19):

$$V_o = D \times \frac{V_{in}}{N} \quad (2-19)$$

### 2.3.2 DCM 断续导通模式




图 2.7 DCM 工作模式波形图

断续导通模式和连续导通模式相反，指在一个开关周期内励磁电感能量全部传递到副边，原边电感电流和漏感电流重合后经过一段死区时间后才开启下一开关周期。

断续导通模式的关键波形图如图 2.7 所示。在高边功率管导通时原边电感电流近似线性增大，为 LC 谐振腔储存能量，低边功率管导通时将储存的能量全部传递到副边为负载供能，在高低边功率都关断的死区时间内原边电感电流和漏感电流重合后在零电流处自由振荡。

DCM 工作模式在传统反激式变换器轻载时相比 CCM 模式有更高的效率，但在半桥结构中通过高边功率管储存能量的拓扑中并不适用，如图中在半桥节点电压  $V_{HB}$  在低电位直接导通高边功率管，产生较大的开关损耗。

### 2.3.3 CRM 临界导通模式

临界导通模式 (Critical Conduction Mode, CRM) 是一种介于连续导通模式和断续导通模式之间的特殊的工作模式, 关键波形如图 2.4 所示。不同于其他开关电源拓扑, 在非对称半桥反激式变换器的 CRM 工作模式下, 原边电感电流和励磁电感电流重合的瞬间功率管进行切换动作, 同时副边电感电流在此时恰好下降到零电流, 变压器原边励磁电感内储存的能量全部传递到副边, 并经过短暂的死区时间后, 开启下一个开关周期。

临界导通模式不仅实现了最大的能量传递, 还有助于实现非对称半桥反激式变换器的 ZCS 关断, 减小关断损耗, 并相较于 DCM 的 ZCS, 短暂的死区时间大大地降低导通损耗, 提高变换器的效率。

## 2.4 开关电源的脉宽调制方式

在开关电源设计里, 通过调节功率管控制信号的导通关断时间改变占空比, 以此稳定输出电压或电流。根据改变占空比的不同方式, 形成了多种开关电源调制方式。本节将介绍脉冲宽度调制 (PWM)、脉冲频率调制 (PFM)、脉冲跨周期调制 (PSM) 以及脉冲宽度频率调制 (PWM-PFM)。

### 2.4.1 PWM 调制方式

PWM 调制方式属于定频控制, 在固定开关频率的条件下改变功率管的导通时间调控占空比, 控制向输出端的能量传递进而稳定输出电压。PWM 调制电路图如图 2.8 所示, 输出电压的分压信号  $V_{FB}$  和参考电压通过误差放大器产生误差放大信号  $V_{EA}$ ,  $V_{EA}$  和固定时钟频率的锯齿波信号通过比较器比较后输出 PWM 控制信号, 当锯齿波信号大于  $V_{EA}$  时, PWM 控制信号输出高电平, 小于  $V_{EA}$  时, PWM 信号输出低电平。




图 2.8 PWM 调制原理图



### 2.4.2 PFM 调制方式

PFM 调制方式属于定宽调频，主要在功率管导通时间相等的情况下通过改变开关频率调整占空比大小，进而维持输出电压或输出电流的稳定。常见的 PFM 脉宽调制系统如图 2.9 所示，同样是将输出电压通过电阻串进行分压后产生的输出反馈信号  $V_{fb}$  与参考电压在误差放大器中进行比较，产生误差放大信号  $V_{ea}$ ，不同于 PWM 调制，PFM 调制的  $V_{ea}$  信号输入到脉冲调制器中产生时钟信号 CLK 控制功率管的导通。




图 2.9 PFM 调制原理图

### 2.4.3 PSM 调制方式

PSM 调制是一种基于恒定脉冲宽度和恒定开关频率下产生的调制方式。PSM 调制通过负载轻重情况控制开关周期数量调节输出电压。当输出电压大于参考电压时，电路会控制功率管跳过几个开关周期不工作；当输出电压低于参考电压时，在更多的开关周期内控制功率管通断向输出端提供能量。PSM 调制的特点是效率几乎不受输出负载的影响，在轻载时相比于其他模式由于减少了开关周期的数量降低了导通损耗，提高了转换效率，但为了实现功能需要更复杂的控制逻辑并会产生更大的输出电压纹波。

### 2.4.4 PWM+PFM 调制方式

PWM+PFM 调制是一种同时使用 PWM 和 PFM 调制的调制方式，如图所示，在输出负载发生变化时不仅调节脉冲宽度还会改变开关频率。结合了上文描述的两种调制方式的优点，在全负载范围内高效运行，同时由于功率管导通时间和开关周期的同时变化，还拥有更快的响应速度，在负载变化时迅速维持输出电压的稳定。

## 2.5 开关电源的环路控制方式

为了使变换器系统在不同负载的情况下维持额定输出电压的稳定，需引入闭环反馈回路，采样输出端电压信息反馈到变换器内，针对输出电压的变化采取不同控制方式，当输出电压偏离额定值后仍能迫使其恢复稳定。开关电源的设计中，良好的反馈方式不仅有更好的稳定性，还能显著提升响应速度。环路控制方式主要包括电压控制模式和电流控制模式两种<sup>[33-35]</sup>。

### 2.5.1 电压控制模式

电压控制模式属于单环路控制，只包含一个和输出电压信号相关的电压反馈回路，具有结构简单、设计容易和抗干扰能力强等优点。电压控制模式的典型电路如 2.10 所示，主要由误差放大器、振荡器、比较器、SR 锁存器和驱动电路等组成。辅助绕组采样的输出电压信号和参考电压  $V_{ref}$  通过误差放大器输出误差放大信号  $V_{EA}$ 。由于输出负载变化导致的输出电压上冲、下冲会引起  $V_{EA}$  的波动，故  $V_{EA}$  可以反映出负载的变化情况。在不同负载下，通过锯齿波信号与  $V_{EA}$  通过比较器比较后调节 SR 锁存器的复位时间，改变驱动模块产生的脉冲宽度大小满足输出功率需求稳定输出电压。




图 2.10 电压工作模式电路图

电压控制环路虽然结构简单且易于控制，但是由于只有一个电压环路，故只有当输出电压发生变化之后才会影响功率管的导通和关断时间，开始进行闭环负反馈动态调节，当输入电压产生干扰时，原边电感电流的上升斜率发生变化，会影响原边励磁电感的储能，但电压环路的控制和调节不会立即发生作用，而是在延迟一段时间之后才会起作用，系统整体的动态响应就会变差，输出电压产生很大的上冲和下冲现

象。

### 2.5.2 电流控制模式

电流控制环路属于多环路控制方式，典型电路图如 2.11 所示，包含一个电压环路和一个电流环路，电压环路和电压控制环路相同，采样输出电压信号用于生成误差放大信号；电流环路则是实时采样功率管的电流作为反馈电流，用采样电阻将电流转换为采样电压替代电压控制模式中的锯齿波信号，同误差放大信号  $V_{EA}$  进行比较。




图 2.11 电流工作模式电路图

相比于电压控制模式对输入电压信号的不敏感，电流控制模式对输入输出信号都可以进行反馈，输入电压信号的变化会影响功率管导通时刻的电流斜率，通过采样电阻后产生一个随输入电压变化而变化的锯齿波信号，当输入电压发生扰动时，反馈环路可以直接响应改变功率管导通时间，而不需要等待输出电压信号发生相应波动后改变  $V_{EA}$  的大小再影响功率管导通时间，极大地提高了系统整体的动态响应时间。但相比于电压控制模式，同时存在电压和电流两个反馈环路，故电流控制模式的电路设计更加复杂。

## 2.6 开关电源的反馈方式

由上文 2.5 中提到的反激式变换器为保证输出电压稳定，通过将输出电压反馈到变换器内部进行闭环回路控制。反激式系统中反馈输出电压的方式主要有两种，一种是广泛应用于 DC/DC 开关电源中的原边反馈，直接将输出电压通过分压电阻分压后反馈到芯片内进行处理；另一种更多应用于 AC/DC 开关电源工业界，通过基于 TL431 稳压模块和光耦模块组成的副边反馈结构将反馈信号输入芯片内部。

### 2.6.1 原边反馈电路

非对称半桥反激式变换器的原边反馈电路拓扑结构如 2.12 所示。




图 2.12 原边反馈电路电路图

在非对称半桥反激式开关电源系统中，原边反馈电路依靠辅助绕组采样输出电压，和主变压器相同，辅助绕组电压  $V_A$  等于输出电压和二极管理压降的和乘以副边绕组和辅助绕组的匝数比， $V_A$  的计算公式可表示为：

$$V_A = \frac{N_A}{N_S} \times (V_o + V_{D1}) \quad (2-20)$$

$V_A$  经过  $R_{a1}$  和  $R_{a2}$  分压后得到原边反馈电压  $V_{FB}$ ， $V_{FB}$  输入变换器芯片中参与闭环环路控制用以维持在负载变化情况下输出电压的稳定性。 $V_A$  和  $V_{FB}$  的电压值如式(2-21)所示：

$$V_{FB} = V_A \times \frac{R_{a2}}{R_{a1} + R_{a2}} = \frac{N_A}{N_S} \times (V_o + V_{D1}) \times \frac{R_{a2}}{R_{a1} + R_{a2}} \quad (2-21)$$

### 2.6.2 副边反馈电路

非对称半桥反激式变换器的副边反馈电路拓扑结构如 2.13 所示。

副边反馈电路通过基于 TL431 可控精密稳压源的副边反馈结构采样输出电压信号产生反馈电压信号  $V_{FB}$ ，该反馈结构包括输出电压分压电阻串  $R_1$  和  $R_2$ 、TL431 稳压源、光耦器以及用于补偿的电容电阻。输出电压  $V_o$  经电阻串分压后输入到 TL431 稳压源中与其自带的 2.5V 参考电压比较，产生一个误差信号，该误差信号经过光耦器，将电信号转化为光信号传输到变压器原边后再转化为电信号，实现变压器原副边电气隔离，TL431 稳压源可类似为一个误差放大器，通过额外的电阻电容组成的补偿网络对 TL431 输出的误差信号进行补偿，相当于集成在原边反馈系统变换器中的反




图 2.13 副边反馈电路电路图

馈网络移到了片外，可以根据不同的情况通过改变电阻电容的方式进行更精确的调节，将包含输出电压和负载电流信息的反馈电压  $V_{FB}$  传递给变换器中。

相比于副边反馈电路，原边反馈电路不需要额外的外围电路，具有较高的集成度，节省了芯片外围电路板的面积。但由于副边绕组电压  $V_A$  并不完全等于输出电压乘以匝比，还与续流二极管压降相关，如式(2-20)所示，导致副边绕组电感电压还可能受到负载电流和温度等因素的影响，且辅助绕组和副边绕组间存在的不匹配的情况，也将导致实际反馈电压值异于式(2-21)的计算值，故而相比于副边反馈，原边反馈的采样准确性明显更低，为了消除这些误差，原边反馈电路需要添加更多的补偿电路极大增大电路设计复杂度，增大芯片的面积和功耗。因此副边反馈电路广泛应用于工业界，几乎所有的中等功率消费类电源都使用副边反馈系统。

## 2.7 小结

本章首先对几种反激式电源拓扑进行了研究，分别分析了传统反激式拓扑、有源钳位反激式拓扑和非对称半桥反激式拓扑的结构和优缺点。接着，结合非对称半桥反激式系统中的关键信号波形和工作状态，对其工作原理进行了具体分析和理论推导。随后，分别阐述了 CCM、DCM 和 CRM 三种工作模式。简单介绍了 PWM、PFM、PSM 和 PWM+PFM 四种脉宽调制技术。还描述了电压电流两种环路控制方式，并它们的工作原理以及优缺点进行了说明比较。最后对反激式变换器最常使用的原边反馈和副边反馈两种反馈方式的工作方式进行介绍和分析。



### 第三章 非对称半桥反激式变换器系统设计

本章对非对称半桥反激式变换器的整体系统进行设计，从系统架构出发介绍变换器芯片的特点、性能指标和内部电路模块功能。接着分析系统中影响效率的主要损耗，总结影响因素。然后提出多模式控制策略，阐述各种控制方式的优势和切换方式，拟合不同控制方式与开关频率、峰值电流的关系曲线。再对电路恒流恒压控制模式的原理及实现方式进行分析。最后针对性地提出了两种关键技术，分别用于降低功率管开关损耗和提升传递效率。

#### 3.1 芯片外围电路结构

本文设计的非对称半桥反激式开关电源变换器的外围电路结构如图 3.1 所示，除 2.1.3 小节中描述的基本元件外，还包括输入回路、副边反馈等结构。




图 3.1 非对称半桥反激式外围拓扑结构图

为了提高反馈精度采用副边反馈结构，通过 TL431 和光耦模块直接对输出电压分压采样后产生反馈电压  $V_{FB}$ ，输入到变换器芯片内用于稳定输出电压。除反馈结构外，该拓扑还包括一个辅助绕组，包括分压电阻  $R_{a1}$  和  $R_{a2}$ 、二极管  $D_2$  和供电电容  $N_A$ 。辅助绕组不仅可以通过二极管和电容为变换器芯片提供稳定的供电电压，还可以通过电阻  $R_{a1}$ 、 $R_{a2}$  分压后为变换器提供输出电压信息，满足变换器宽输出范围的需求。

输入回路包括输入整流滤波和片外启动电路两部分，输入整流滤波由四个二极管和电容  $C_{in}$  组成，将常用的输入交流电压  $V_{in}$  经过四个二极管组成的全桥结构整流

滤波后转换为高压直流电压，该高压信号通过大电阻  $R_{VCC}$  对电容  $C_A$  充电，输入到 VCC 引脚为变换器芯片供电。当 VCC 电压被抬升到超过片内欠压锁定电路的启动电压后，芯片开始正常工作。随着变换器芯片控制高低边功率管交替通断，原边励磁电感储存的能量通过变压器传递到辅助绕组，通过二极管 D2 对电容  $C_A$  持续供能，代替大电阻  $R_{VCC}$  稳定地为变换器芯片 VCC 引脚提供电源电压。

## 3.2 芯片系统架构

### 3.2.1 芯片特点和设计指标

为了实现降低电路损耗、提高转换效率、缩小快充体积的目的，本次设计的基于副边反馈的 AC/DC 非对称半桥反激式开关电源变换器芯片在针对各种损耗分析后设计了在不同负载范围内的不同的工作模式，充分利用非对称半桥拓扑在全负载范围内实现零电压导通的优势，提高开关频率减小变压器体积，设计两种关键技术降低开关损耗和提高能量传递效率。

本文设计的芯片有如下特点：

- 支持宽输入电压范围
- 支持宽输出电压范围
- 采用副边反馈结构，反馈精度高响应快
- 支持谷值锁定和谷底导通功能
- 采用高效多模式控制策略
- 支持轻载低功耗模式
- 全电压全负载范围内支持零电压导通软开关
- 内置多种保护功能

本文设计的芯片的引脚定义和主要设计指标如下表 3.1 和 3.2 所示。

表 3.1 变换器芯片的引脚定义

| 引脚标号 | 名称   | 功能                          |
|------|------|-----------------------------|
| 1    | VCC  | 变换器芯片供电端                    |
| 2    | HSGD | 半桥变换器高边功率管的栅极驱动器，控制高边功率管的通断 |
| 3    | LSGD | 半桥变换器低边功率管的栅极驱动器，控制低边功率管的通断 |
| 4    | HB   | 功率管半桥中间节点端                  |
| 5    | ZCD  | 辅助绕组分压采样端                   |
| 6    | CS   | 变压器原边峰值电流采样端                |
| 7    | GND  | 变换器芯片接地端                    |



表 3.2 变换器芯片的主要设计指标

| 参数     | 指标      | 参数     | 指标     |
|--------|---------|--------|--------|
| 输入交流电压 | 90~264V | 恒压输出精度 | ±1%    |
| 交流电压频率 | 50Hz    | 线性调整率  | ±2%    |
| 输出电压   | 5~20V   | 负载调整率  | ±2%    |
| 输出电流   | 0~5A    | 输出电压纹波 | 50mV   |
| 最大效率   | >85%    | 静态功耗   | <100mW |

3.2.2 芯片内部结构

图 3.2给出了芯片内部结构架构，该架构包括电源模块、峰值电流控制模块、退磁检测模块、前沿消隐模块、精确谷底导通模块、谷值锁定模块、前沿消隐、退磁时间动态校准模块、模式切换模块、逻辑控制模块、驱动模块和保护模块等，每个模块的功能定义如下：




图 3.2 芯片内部结构图

**电源模块：**电源模块主要包括欠压锁定、电压调整和带隙基准电路，负责控制芯片的启动和关断点，以及为其他模块提供 5V 的电源电压 VDD 和受温度和电源电压影响较小的基准电压电流。

**峰值电流控制模块：**峰值电流控制模块的作用是产生峰值电流控制电压  $V_{CSP}$ ，用于和采样电阻的电感电流采样电压  $V_{CS}$  进行比较，控制高边功率管的导通时间。同时该模块为了满足变换器芯片的宽输出范围，还附加了输出电压补偿电路，使得在不同输出电压下负载电流和反馈电压  $V_{FB}$  一一对应，满足其他模块的正常使用。

**前沿消隐模块：**前沿消隐模块用于屏蔽可能出现误触发现象，变换器芯片刚启动谷底导通功能还未完成时，高边功率管导通时刻会产生因为漏感等寄生参数引起的电感电流尖峰，该尖峰信号会提前触发功率管的关断，使用该模块对尖峰信号进行屏蔽。

**精确谷底导通模块：**精确谷底导通模块的作用是控制低边功率管在半桥节点电压  $V_{HB}$  的谐振谷底处精确导通，在检测出谷底位置后，通过逐步超前产生逻辑控制信号的方式，抵消驱动电路传播延时的影响，消除延时误差，实现低边功率管的最小开关损耗，提高系统传递效率。

**谷值锁定模块：**谷值锁定模块通过数模混合技术，在 RVS 工作模式中对电压  $V_{HB}$  的谐振波谷进行计数，通过谐振谷值的锁定功能产生匹配输出功率的死区时间，同时防止在功率重叠范围内由于负载波动导致的跳频问题，提高电路稳定性。

**退磁时间动态校准模块：**退磁时间动态校准模块的作用是动态调整低边功率管的导通时间等于励磁电感退磁时间，通过可以动态调整斜坡电压斜率的积分器电路，逐步控制低边功率管导通时间对退磁完成时间进行逼近，实现副边续流二极管零电流关闭，降低导通损耗。

**模式切换模块：**模式选择模块通过采样副边反馈电压  $V_{FB}$  和辅助绕组采样电压  $V_{ZCD}$  控制变换器芯片在不同输出电压和输出负载下的模式切换，其中在空载下使用突发模式降低待机功耗，在轻载时使用 RVS 模式降低开关损耗，在重载时使用 CRM 模式实现最大能量传递满足高负载需求。

**逻辑控制模块：**逻辑控制模块对模式切换模块的切换信号、不同模式的周期导通信号、恒流恒压模式的控制信号等进行逻辑处理，输出逻辑控制信号 HS 和 LS 给驱动模块使用。

**驱动模块：**驱动模块用以将逻辑控制信号中转换为高低边功率管的栅压驱动信号 HSGD 和 LSGD，提供功率管所需的大驱动能力和低导通损耗。

**保护模块：**保护模块包括过温保护、过压保护等，通过检测芯片工作的温度和输出电压值过高时及时关断芯片对电路进行保护。

### 3.3 损耗分析

变换器系统中的损耗是影响转换效率的重要因素，在下文中对变换器系统中的主要损耗进行介绍并总结影响损耗的具体因素<sup>[36-37]</sup>。

#### (1) 功率管开关损耗

功率管的开关损耗包括开通损耗和关断损耗，分别对应功率管的导通和关断过程。以开通损耗为例，实际功率管在导通时，其漏源电压  $V_{DS}$  不是立即下降为零，存

在下降过渡时间；其漏电流  $I_{DS}$  也不是立即上升到最大值，同样存在上升过渡时间，如图 3.3 所示。可以观察到功率管  $V_{DS}$  和  $I_{DS}$  波形之间的交叠区域，此区域内产生的交越损耗即为开通损耗。关断损耗同理，对应的交叠区域出现在功率管的关断时刻。




图 3.3 功率管开通损耗波形图

通过文献<sup>[38-40]</sup>中的推导，结合图 3.3 中利用电压和电流的平均化处理可计算得功率管最差情况下的开关损耗，如式(3-1)所示：

$$P_{sw} = \frac{1}{2} \cdot V_{DS} \cdot I_{DS} \cdot T_{on} \cdot f_{sw} + \frac{1}{2} \cdot V_{DS} \cdot I_{DS} \cdot T_{off} \cdot f_{sw} \quad (3-1)$$

其中， $T_{on}$  是功率管的开通时间， $T_{off}$  是功率管的关断时间， $f_{sw}$  是功率管的开关频率。由式可知，功率管开关损耗主要受到功率管漏源电压、漏电流、开关时间和开关频率的影响。

## (2) 功率管导通损耗

功率管的导通损耗是指功率管在实际导通时无法将其等效成电阻为零的导线，存在一定的导通电阻  $R_{DS}$ ，漏电流流过该电阻会产生一定的损耗。导通损耗的计算公式如式(3-2)所示。

$$P_{con} = I_{hb}^2 \cdot R_{DS} \quad (3-2)$$

其中， $I_{hb}$  是功率管导通时的原边电流。降低功率管导通电阻需要降低反激式变换器系统的原边峰值电流或选用小  $R_{DS}$  的功率管。

## (3) 电流采样电阻损耗

变换器系统通过外接电流采样电阻检测原边电流，采样电阻上的损耗如式(3-2)所示，主要受到采样电阻和原边电流有效值的影响。

$$P_{CS} = I_{hb}^2 \cdot R_{CS} \quad (3-3)$$

#### (4) 副边二极管的损耗

在反激式变换器系统中，副边二极管的损耗占较大比重，式(3-4)表示了副边输出二极管的损耗。

$$P_{diode} = I_{sec} \cdot V_{diode} \cdot D \quad (3-4)$$

其中  $I_{sec}$  为变压器副边电流， $D$  为副边输出二极管的导通占空比。

#### (5) 损耗总结

结合上文可知，几种主要损耗公式中都包含电流值，故损耗与原边电流大小关系密切，同时功率管开关损耗中还存在开关频率的作用。在不涉及软开关技术的作用下，可通过对开关频率和峰值电流合理地设计来降低损耗，提高系统效率。

### 3.4 多模式切换

根据上文对变换器系统各种损耗的分析，同时为了提高系统在满足宽输出范围和全负载下的效率，针对不同负载和不同输出电压提出了多种控制策略，合理地调节系统的开关频率和峰值电流降低损耗。根据文献<sup>[41]</sup>的研究，变换器系统通常在重载时工作在 CRM 模式满足较高输出功率的能量传递需求；在轻载和中载时使用 DCM 模式降低开关频率避免开关损耗过高的问题。除此之外，还可通过在空载时进入突发模式实现最小的待机功耗。

#### 3.4.1 DCM 工作模式优化

根据前文 2.3.2 中所述，传统的 DCM 工作模式并不适用于非对称半桥反激式系统。这是由于非对称半桥反激式变换器拓扑结构原边中存在谐振电容  $C_r$  和变压器漏感  $L_r$  组成的谐振腔，当控制器处于 DCM 模式时，在高低边功率管都关闭的死区时间内产生谐振现象，无法在死区时间内利用逆向原边电流将半桥节点电压  $V_{HB}$  充电到等于输入电压  $V_{in}$ ，高边功率管存在较大的源漏电压差  $V_{DS}(V_{DS} = V_{in} - V_{HB})$ ，如图 2.7 中的所示。故在非对称半桥反激式变换器中使用传统的 DCM 模式高边功率管会产生巨大的开关损耗，降低系统的传递效率。

非对称半桥反激式系统中一般使用 CRM 模式，其在重载时具有最佳的效率，但在轻载时同样存在的问题，如能量传递延后和能量传递出现双脉冲等情况。根据文献<sup>[24]</sup>中的研究，针对该拓扑创新性地提出了一种新的零电压谐振谷值开关工作模式 (Zero Voltage Resonant Valley Switch Mode, ZV-RVS) 工作模式，后续简称为 RVS 工作模式。RVS 模式是一种新型的 DCM 模式，旨在轻载工况下消除高边功率管的开关损耗。




图 3.4 ZV-RVS 工作模式波形图

RVS 工作模式的波形图如图 3.4 所示，在导通高边功率管前，加入软启动时间 ZVS，提前导通低边功率管将半桥节点电压  $V_{HB}$  拉低至地电位产生逆向的原边电流  $I_{HB}$ 。 $I_{HB}$  在死区时间内为低边功率管的寄生电容进行充电，合理规划软启动时间即可将  $V_{HB}$  电压充电到等于  $V_{in}$ ，此时打开高边功率管对变压器励磁电感进行储能，极大地降低开关损耗。同时考虑到死区时间内  $V_{HB}$  的谐振情况，低边功率管提前导通也可能引入一部分的开关损耗，可通过在  $V_{HB}$  谐振谷底处导低边功率管通避免。

### 3.4.2 模式切换策略和优势

本文设计了如图 3.5 所示的多模式切换策略，通过副边反馈电压  $V_{FB}$  和辅助绕组采样电压  $V_{ZCD}$  判断负载电流和输出电压的大小，一旦超过所设定的阈值，控制电路切换到相应的模式提升系统效率。

根据变换器芯片设计，当输出负载电流处于极轻载或空载情况时， $V_{FB}$  小于对应的参考电压  $V_{FBBMen}$ ，此时芯片工作在突发控制模式；当输出负载电流逐渐增大， $V_{FB}$  位于  $V_{FBBMen}$  和  $V_{FBRVS2CRM}$  区域内时，系统处于轻载工况下，芯片工作在 RVS 模式，降低功率管的开关损耗；当  $V_{FB}$  大于  $V_{FBRVS2CRM}$  进入重载工况时，芯片从 RVS 模式切换为 CRM 模式，在不影响变压器中储能传递的情况下，降低功率管导通损耗并以最大开关频率为输出端提供能量，维持输出电压在重载下的稳定性。

同时为了防止模式切换时的不稳定问题，避免芯片在两个模式中来回切换，设置了 CRM 模式和 RVS 模式之间的迟滞区间。当工作模式从 RVS 模式切换为 CRM 模式后由于负载变轻需要重新切换回 RVS 时，需要电压  $V_{FB}$  小于  $V_{FBCRM2RVS}$  才能成功切换。由文献<sup>[24]</sup>指出，非对称半桥反激式变换器系统轻载时工作在 CRM 模式无法达




图 3.5 多模式切换图

到最大的能量传递效率，因此输出电压同时制约着不同模式的切换，通过电压  $V_{ZCD}$  采样输出电压大小。根据 SIMPLIS 软件多次的仿真测试，本芯片设定当输出电压大于 15V 后允许芯片在负载电流增大下从 RVS 模式切换为 CRM 模式。电压  $V_{ZCD}$  中同样设置两个偏置电压  $V_{FBRVS2CRM}$  和  $V_{FBCRM2RVS}$  作为迟滞边界。




图 3.6 多模式频率变化图

不同的模式影响着功率管的开关频率和峰值电流变化，如图 3.6 所示。

在突发模式时，功率管开关频率和峰值电流都被设定为最小值，通过控制系统间歇性地工作，关断芯片内部除供电模块的所有的控制模块，降低系统的待机功耗；

在 RVS 工作模式时，功率管开关频率随着输出负载电流的增大近似呈阶梯式波

动，为了减小功率管开关损耗，只在半桥节点电压  $V_{FB}$  谐振波谷底处触发导通信号，开始下一个周期。负载突变时，变换器同时控制开关频率和峰值电流发生变化加快系统的响应速度，但可能降低相位裕度产生稳定性问题，因此在轻载范围内除负载突变外，其他负载稳定期间都维持峰值电流的大致稳定，通过调节开关频率适应输出功率的变化。

在 CRM 工作模式时，功率管开关频率随着输出负载电流的增大提高到当前变换器系统 LC 谐振腔允许的最大开关频率；变压器原边电感的峰值电流随输出负载电流的增大而增大，以满足最大工作频率下输出功率的需要。CRM 工作模式的工作频率达到最大值后有缓慢减小的趋势，这是由于低边功率管因为 LC 谐振腔的谐振周期限制了退磁时间的大小，而高边功率管的导通时间随着峰值电流的增大而增大，导致开关周期相应变长，开关频率缓慢降低。

### 3.5 谷值锁定技术

在 RVS 工作模式中，为了进一步减小功率管的开关损耗，需在检测到死区时间  $T_w$  的下降沿后，于最近的谐振谷底处导通低边功率管。如图 3.7 所示，当  $t_1$  时刻  $T_w$  由高电平跳变为低电平后，未立刻导通低边功率管，直至在  $t_2$  时刻判断到谐振谷底位置，开启新的周期。




图 3.7 谷值锁定波形 1

在反激式变换器中，死区时间  $T_w$  的脉宽与负载电流呈反相关关系，随负载电流的增大而减小，通过调整谷值动态地改变开关频率。但当负载进入功率重叠范围时，在相邻开关周期内  $T_w$  内的谐振谷值发生波动，引起跳频问题。

跳频问题的产生原理如图 3.8 所示。峰值电流控制电压  $V_{CSP}$  会随着输出功率的提升而增大，开关周期时间  $T_{sw}$  同时减小，当输出功率增大到功率重叠点时，图中第一个开关周期内  $V_{CSP}$  由  $V_{CSP1}$  增大为  $V_{CSP2}$ ，开关周期时间  $T_{sw}$  减小为  $T_{sw1}$ ，时钟信




图 3.8 跳谷现象波形图

号 CLK1 被移动到在第一个谷底前产生，导致功率管在下一周期从第二谷底变为在第一谷底导通，开关频率发生离散变化，输出功率超出负载的需求，引发输出电压上升。增大输出电压通过反馈回路迫使  $V_{CSP1}$  减小至  $V_{CSP2}$ ， $T_{sw1}$  延长至  $T_{sw2}$ ，时钟信号 CLK2 延迟到第一个谷底后生成，下一周期又回到第二谷底导通功率管，再次发生离散变化。后续开关周期将不停重复该过程，引发跳频问题，不仅影响电路的稳定性，还将产生严重的可听噪声。

为解决该问题，本文设计了谷值锁定电路模块，旨在负载变化时，根据负载电流动态地调整死区时间内的谐振谷值，进而改变开关频率，快速稳定输出电压。为了防止跳频问题产生，仅在电路检测到实际谷值与设定谷值匹配时，才允许在谷底处导通功率管，开启下一开关周期。该电路彻底避免了在负载稳态下谐振谷值的跳变问题，减少电路的不稳定现象。




图 3.9 谷值变化策略图

谷值锁定模块的控制策略如图 3.9 所示，通过比较器阵列比较副边反馈电压  $V_{FB}$  和多个偏置电压，将负载电流范围分为五个工作区域，设定谷值在不同的区域内完成不同的操作。如果  $V_{a1} < V_{FB} < V_{a2}$ ，电路工作在增谷区，此时对应的负载电流较小，



通过逐次增大谐振谷值降低开关频率，将  $V_{FB}$  减小到稳定区域内锁定谷值防止发生跳频问题，减谷区操作同理。除通过逐次增减谷值的方式外还允许快速变化谷值，在负载电流变化较大的情况下提供置位和复位操作，当  $V_{FB} > V_{a3}$  或  $V_{FB} < V_{a0}$  时，电路强制设定谷值复位到最小谷值或置位到最大谷值，以牺牲短期稳定性的方式匹配输出功率阶跃需求。

谷值锁定电路模块的工作框图如图 3.10 所示，由谷值设定电路和谷值计数电路和数模转换器（DAC）电路三部分组成。谷值锁定电路模块输出死区时间信号  $T_w$ ，该信号由谐振谷值实际电压  $V_Q$  大于谐振谷值设定电压  $V_S$  后，通过逻辑电路处理后产生。其中，实际谷值对应的 4 位信号  $Q[3:0]$  由过零检测电路对电压  $V_{ZCD}$  的过零点进行采样，生成脉冲信号输入给计数器后所得。设定谷值由双向计数器的 4 位输出信号  $S[3:0]$  组成。两组数字信号在 DAC 电路中转换为模拟电压  $V_Q$  和  $V_S$ ，通过比较器比较，最终生成死区时间信号  $T_w$ ，控制功率管在最近的谐振谷底处导通。




图 3.10 谷值锁定电路框图

### 3.6 恒流恒压控制模式设计

变换器系统包括恒流模式和恒压模式两种控制模式。在输出电压还未升高至额定电压时，系统以恒定的输出电流为输出电容和输出负载充电，工作在恒流控制模式。当输出电压升高到接近额定电压时，系统切换到恒压模式，通过改变功率管导通时间和开关频率维持输出电压的稳定。

#### 3.6.1 恒流控制模式

在 CCM 模式中，输出电流和原边电感电流之间的关系可通过输入输出功率平衡推导。每个开关周期内输入功率由谐振电容  $C_r$  的平均电压  $V_{cr\_avg}$  及原边电流正负峰值  $I_{hbpos}$ 、 $I_{hbneg}$  决定，输出功率为输出电压和输出电流的乘积。输入功率和输出功率

的表达式分别如式(3-5)和(3-6)：

$$P_{in} = \frac{1}{2} \cdot V_{cr\_avg} \cdot (I_{hbpos} + I_{hbneg}) \quad (3-5)$$

$$P_{out} = V_o \cdot I_o \quad (3-6)$$

假设变压器准换效率 100%，则  $P_{in} = P_{out}$ 。由式(2-17)、(3-5)和(3-6)可以得到输出电流的表达式，如式(3-7)所示：

$$I_o = \frac{N}{2} \cdot (I_{hbpos} + I_{hbneg}) \quad (3-7)$$

在 DCM 模式中，由于死区时间的存在，输出电流公式可近似为：

$$I_o = \frac{N}{2} \cdot (I_{hbpos} + I_{hbneg}) \frac{T_w}{T_{sw}} \quad (3-8)$$

其中， $T_{sw}$  为开关周期时间， $T_w$  是一个开关周期内的死区时间。

根据式(3-7)和式(3-8)可知，在保持死区时间和开关周期比值恒定的条件下，输出电流取决于原边励磁电感中的正负峰值电流，通过控制正负峰值电流即可实现恒定的输出电流。

正峰值电流  $I_{hbpos}$  通过比较峰值电流控制电压  $V_{CSP}$  和峰值电流采样电压  $V_{CS}$ ，当  $V_{CS} > V_{CSP}$  时，此时的原边电感电流达到正峰值电流  $I_{hbpos}$ ；在处于恒流模式时，输出电压未达到额定值，在副边反馈结构的作用下反馈电压  $V_{FB}$  被上拉至最高电位，此时的  $V_{CSP}$  处于最大值。

不同于  $I_{hbpos}$  的确定，负峰值电流  $I_{hbneg}$  无法通过片外采样电阻进行比较，要保持其恒定不变，需要对其进行具体的电路控制。负向电感电流是低边功率管导通后由电压  $V_{cr\_avg}$  对变压器负向磁化产生的，此电流的斜率随  $V_{cr\_avg}$  的波动而波动。由上文2.2小节和公式(2-17)可知，谐振电容  $C_r$  在低边功率管导通时近似为电压值等于输出电压乘以变压器匝比的直流源，负向电感电流的斜率可表示为：

$$k_{hbneg} = \frac{V_{cr\_avg}}{L_m + L_r} = \frac{NV_o}{L_m + L_r} \quad (3-9)$$

由式可得，负向电感电流的斜率随着输出电压的增大而增大。

因此，在 RVS 模式中，当软启动时间 ZVS 恒定时，负峰值电流  $I_{hbneg}$  会随着输出电压的增大而增大。为了维持  $I_{hbneg}$  的稳定从而实现输出电流恒定，需要对软启动时间 ZVS 进行动态调整，使其随着斜率的变化相应变化。

恒流控制模式的结构框图如图 3.11 所示，控制环路通过对采样保持后的信号  $V_{ZCD}$  进行恒流检测，当判断到  $V_{ZCD}$  小于对应的参考电压时，说明输出电压未达到额定电压，此时信号 CC 为高电平，电路处于恒流控制模式。其中  $I_{hbpos}$  由  $V_{CSP}$  确定，对应




图 3.11 恒流控制模式框图

电路允许的最大峰值电压； $I_{hbneg}$  由 ZVS 控制电路确定，通过将信号  $V_{ZCD}$  转化为负向电流斜率的函数，随着输出电压的变化调节 ZVS 软启动时间，实现  $I_{hbneg}$  的稳定。




图 3.12 恒流控制模式波形图

恒流控制模式的波形图如图 3.12 所示，由于高边功率管导通时，如式 (2-8) 所示，正向电感电流斜率由输入电压决定，并不随输出电压的变化而变化， $I_{HB}$  的正向电感电流峰值被恒定在了  $I_{hbpos}$  处。而负向电感电流由上文式 (3-9) 分析可知其斜率随输出电压的增大而增大，环路通过将软启动时间 ZVS 随输出电压的增大反向减小，实现了负向电感电流的峰值恒定在了  $I_{hbneg}$  处。在正峰值电流  $I_{hbpos}$  和负峰值电流  $I_{hbneg}$  在每个开关周期中保持稳定的情况下，可以观察到副边电流  $I_{sec}$  的峰值也保持恒定最大值，输出电流和副边电流的关系可表示为：

$$I_o = \frac{T_w}{T_{SW}} \cdot \int_{t_1}^{t_2} I_{sec} dx \quad (3-10)$$

因此，由式 (3-7)和式 (3-10)可得，当实现每个开关周期  $I_{hbpos}$  和  $I_{hbneg}$  的恒定大小，即实现了恒流控制模式的输出电流恒定。

### 3.6.2 恒压控制模式

当输出电压达到电路设计的额定电压时，变换器芯片的控制模式由恒流模式转换为恒压模式，控制输出电压稳定在额定电压。反激式变换器的输入功率和输出功率的公式还可表达为：

$$P_{in} = \frac{E_P}{T} = \frac{1}{2} \cdot L_m \cdot I_{hbpos}^2 \cdot \frac{1}{T_{sw}} \quad (3-11)$$

$$P_{out} = \frac{V_o^2}{R_L} \quad (3-12)$$

其中， $E_P$  是励磁电感的励磁能量， $R_L$  是输出负载电阻。

同样忽略变压器的损耗，由式(3-11)和(3-12)可以得到输出电压的表达式，如式(3-13)所示：

$$V_o = I_{hbpos} \cdot \sqrt{\frac{L_m R_L}{2T}} \quad (3-13)$$

由该式可得，当输出负载电阻发生变化时，可通过调节电感峰值电流和开关周期大小维持输出电压的稳定。本设计在恒压阶段设定了三种控制模式对应不同阶段的负载情况，在 CRM 模式中主要通过调节峰值电流的大小，以保持开关频率不变的方式稳定输出电压；RVS 和突发控制模式调节开关频率变化，固定峰值电流的方式稳定输出电压。其中在负载突变阶段同时变化峰值电流和开关频率以更快的响应速度稳定输出。




图 3.13 恒压控制模式框图

如图 3.13 的恒压控制模式框图所示，当负载波动引起输出电压变化后，经电阻分

压后通过副边反馈环路中的 TL431 和光耦模块产生电压  $V_{FB}$ ，由引脚 FB 输入变换器芯片内，同辅助绕组采样电压  $V_{ZCD}$  共同控制系统在不同工作模式下的峰值电流和开关频率大小。根据上文3.4小节的分析，恒压控制环路调配多种模块在不同的输出负载电流下维持输出电压的稳定。

### 3.7 关键技术

#### 3.7.1 退磁时间动态校准技术

非对称半桥反激式变换器系统通过导通高边功率管对变压器原边励磁电感和谐振电容进行储能，导通低边功率管将励磁电感和 LC 谐振腔中存储的能量传递到变压器副边的输出电容中，通过高低边功率管的交替导通维持不同负载下变换器系统输出电压的稳定。不同于高边功率管的导通时间一般由峰值电流决定，非对称半桥反激式变换器的低边功率管导通时间设置目前仍未得到广泛研究，较长或较短的导通时间都存在一定问题。

较长的低边功率管导通时间充分实现了变压器副边续流二极管的零电流关断，但由于能量传递完成后变压器极性并未反转，LC 谐振腔内的能量持续流动，反向励磁变压器，产生不必要的导通损耗；同时更长的导通时间会使谐振电容两端电压  $V_{Cr}$  大幅降低，影响下一周期副边续流二极管的正向偏置，出现可靠性问题。过短的低边功率管导通时间则未能将储存的能量完全传递到副边，无法实现续流二极管零电流关断，造成副边的电流纹波增大，影响系统能量传递的高效率。因此无论是 CRM 还是 RVS 工作模式，都要求低边功率管的导通时间和励磁电感的退磁时间接近，在其退磁完成时刻关断低边功率管实现高效率控制。

非对称半桥反激式结构中原边励磁电感的退磁完成时间如图 3.14中所示的标注位置，在此时刻原边电感电流  $I_{Lm}$  和漏感电流  $I_{HB}$  重合时刻，副边电流  $I_{sec}$  同时降低为零，原副边能量传递结束。此时副边二极管的并联电容  $C_2$  迅速放电并与变压器漏感发生高频谐振，此高频谐振出现在辅助绕组采样电压  $V_{ZCD}$  上，通过对  $V_{ZCD}$  进行采样处理后，即可得到励磁电感退磁完成信号。谐振频率公式如(4-24)所示：

$$f_{hp} = \frac{1}{2\pi\sqrt{L_r * C_2/N^2}} \quad (3-14)$$

励磁电感退磁时间会受到多方面因素的影响，如输出电压、负载电流、原边峰值电流、变压器漏感和谐振电容等，难以直接计算。常规的退磁时间设定技术是将退磁时间和额定输出电压相关联，以开环方式控制功率管的导通时间，但当负载电流发生波动或外围元器件采用不同参数时，开环电路无法匹配每种情况，实现最佳的能量传递。




图 3.14 退磁时间谐振波形图




图 3.15 退磁时间动态校准技术框图

针对该问题，本文通过设计了如图 3.15 中所示的退磁时间动态校准技术，将辅助绕组  $N_A$  的绕组电压由电阻  $R_{a1}$  和  $R_{a2}$  分压后，通过 ZCD 引脚采样到变换器芯片中输入给退磁时间动态校准模块，该模块经过内部闭环控制输出低边功率管导通时间信号  $T_{Q2}$ 。模块中的动态校准功能用于避免可能出现的稳定性问题，这是因为在负载变化时，退磁完成信号会随着负载的波动在不同周期内出现位移，直接使用退磁完成信号关闭低边功率管会引入不必要的人为电路噪声影响稳定性。通过模块中的电路设计，在不同工作模式下对副边进行零电流采样，通过闭环回路控制低边功率管的导通时间逐周期逼近励磁电感的退磁时间，实现副边零电流关断以降低导通损耗，实现高

效率控制。

### 3.7.2 精确谷底导通技术

当变换器芯片处于 RVS 工作模式时，存在如图 3.4 所示的  $T_w$  死区时间，此时高低边功率管都关断，此时原边电感不给副边传递能量，原边电感和功率管寄生电容发生谐振现象，功率管半桥节点电压  $V_{HB}$  自由振荡。为了发挥在 RVS 工作模式的最佳优势，设计了精确谷底导通模块，控制低边功率管在  $V_{HB}$  电压谐振谷底处精确导通，最大程度地减小低边功率管的开关损耗。

该技术电路解决了两个困难点，一方面是精确监测  $V_{HB}$  的谐振电压谷底，产生对应谷底信号参与后续逻辑控制；另一方面是解决驱动电路导致的信号延时问题，防止控制功率管的栅极驱动信号比逻辑控制信号更晚产生导致的实际低边功率管滞后于  $V_{HB}$  的谐振谷底处导通，产生不必要的开关损耗。

图 3.4 中死区时间  $T_w$  内显示了一个开关周期内  $V_{HB}$  信号自由谐振的波形；但因为  $V_{HB}$  电压过高无法直接输入变换器芯片内进行采样处理，且该谐振现象同时反映在辅助绕组分压引脚 ZCD 上，如图 3.4 中  $V_{ZCD}$  信号的波形，因此将辅助绕组电感电压通过电阻分压后产生的  $V_{ZCD}$  信号输入变换器芯片内进行采样处理。




图 3.16 精确谷底导通技术框图

包含有精确谷底导通技术模块的非对称半桥反激式变换器系统的简单框图如图 3.16 所示，LS 和 LSGD 分别是逻辑控制电路和驱动电路针对低边功率管产生的逻辑控制信号和栅极驱动信号，引脚 ZCD 将带有谐振信息的电压波形输入变换器芯片后经过一个低通滤波器 (low pass filter) 电路滤波后输入到精确谷底导通模块中。副边反馈信号也通过 FB 引脚输入到片内谷值锁定电路中进行处理，产生一个 RVS 工

作模式下适应变换器系统负载工况下的死区时间  $T_w$ ，同样输入到精确谷底导通模块中。同时为了解决驱动电路的延时逻辑控制信号问题，将输出的低边功率管栅极驱动信号输入到该模块中。经过该模块内一系列电路的处理，最终输出一个受到谷值锁定电路锁定时间限制的，超前于  $V_{HB}$  谐振谷谷底一个驱动延时的 CLK 信号，保证低边功率管在  $V_{HB}$  的谐振谷最低处导通，最小化功率管开关损耗，提高了电路传递效率。同时为了应对不同工况下的变化，该模块对 CLK 信号同样进行动态控制，通过补偿环路将其逐渐逼近到最佳位置。

### 3.8 小结

本章对变换器芯片的整体进行了系统性的描述，首先分析了芯片的外围电路的设计，简单介绍了外部交流转直流和芯片启动与供电过程；其次介绍了芯片的主要指标和内部电路的具体组成部分；之后对反激式变换器系统的几种损耗进行了具体的分析，得出降低损耗的方法；紧接着介绍了芯片在不同负载情况下多种工作模式的切换过程，分析了在不同模式下峰值电流和开关频率的关系；然后介绍了芯片的恒流和恒压两种控制模式的具体工作原理和环路构成；最后针对如何进一步提高对非对称半桥反激式拓扑的转换效率，提出了两种新颖的关键技术，简单介绍了它们的使用优势和工作过程，具体电路介绍将在后续章节内进行详细分析。



## 第四章 电路设计与仿真

本章对基于 Cadence Virtuoso 仿真软件和 SMIC 0.18um BCD 工艺设计的变换器芯片的各个关键电路进行分析和仿真，包括欠压锁定电路、内部供电电路、模式切换电路、退磁时间动态校准电路、峰值电流控制电路、精确谷底导通电路、谷值锁定电路、逻辑控制电路和各个保护电路等。最后对整体电路进行系统仿真，测试变换器芯片的基本功能，验证该电路设计的合理性和可靠性。

### 4.1 电源模块

#### 4.1.1 欠压锁定电路和电压调整电路设计与仿真

##### (1) 欠压锁定电路

为防止芯片输入电压  $V_{CC}$  在未达到或低于预设值时触发误操作，影响芯片的正常工作状态，设计了欠压锁定电路。




图 4.1 欠压锁定和电压调整电路原理图

当  $V_{CC}$  低于预设值时，欠压锁定电路输出高电平，导通开关管 MN8，将电压  $V_6$  电位翻转为低电平，停止为电容  $C_1$  充电稳定电源电压  $V_{DD}$ 。当  $V_{CC}$  高于预设值时，欠压锁定电路输出低电平，芯片上电完成，控制电压调整电路输出电源电压  $V_{DD}$  为片内其他电路模块供电。欠压锁定电路原理图如图 4.1 中所示。

欠压锁定电路的工作原理是通过高压 LDMOS 和齐纳二极管对输入电压进行钳位，当输入电压升高到大于齐纳二极管 DZ1 的反向击穿电压时，节点电压  $V_1$  被钳位至等于 DZ1 的反向击穿电压  $V_{DZ1}$ ，并导通高压管 MN1。由于 MN2 未导通，支路上无电流产生，此时节点电压  $V_2$  和输出信号  $UVLO$  升高为高电平。电压  $V_2$  导通高压管 MN3 和 MN4，电阻 R4 和 R5、R6 并联。MN3 导通后，高压管 MP3 自偏置产生的电流  $I_{P3}$  流过该支路，电压  $V_Z$  随着输入电压的增大而增大， $V_Z$  的计算公式为：

$$V_Z = V_{IN} - V_{GS,MP3} - V_{DZ2} - V_{DZ3} - V_{D1} \quad (4-1)$$

节点电压  $V_5$ 、 $V_4$  和  $V_3$  也随着输入电压持续增大。直至电压  $V_3$  大于晶体管 MN2 的阈值电压  $V_{TH,MN2}$  时，晶体管 MN2 导通，将输出信号  $UVLO$  翻转为低电平，输入电压脱离欠压锁定状态，此时输入电压的电压值等于欠压锁定关闭电压  $V_{UVLO,OFF}$ ， $V_{UVLO,OFF}$  的计算公式可表达为：

$$V_{UVLO,OFF} = V_5 + I_{P3}R_3 + V_{GS,MP3} + V_{DZ2} + V_{DZ3} + V_{D4} \quad (4-2)$$

其中 R3 上流过的电流  $I_{P3}$  的公式可表示为：

$$I_{P3} = I_{R4} + I_{R5} = \frac{V_5 - V_{DS,MN3}}{R_4} + \frac{V_5 - V_{GS,MN2}}{R_5} \quad (4-3)$$

在脱离欠压锁定状态时，节点电压  $V_2$  为低电平，高压管 MN3 和 MN4 处于关断状态，节点电压  $V_3$  和  $V_4$  随着输入电压逐渐降低而降低，直至  $V_3$  低于晶体管 MN2 的阈值电压  $V_{TH,MN2}$  时，晶体管 MN2 关断，MN1 管仍导通，输出信号  $UVLO$  重新被翻转为高电平，电路再次进入欠压锁定状态。

## (2) 电压调整电路

由于芯片输入电源电压  $VCC$  为高压信号，为保证工艺中低压器件的安全使用，不能直接将  $VCC$  给其他电路模块供电，需要产生一个低压信号  $VDD$  作为其他模块的电源电压。图 4.1 中右半部分为电压调整电路的具体电路结构，将节点电压  $V_1$  通过高压管 MN5 和电阻 R8 组成的简单压控电流源结构转化为电流，并利用高压电流镜 MP4 和 MP5 镜像电流为齐纳二极管 DZ4 提供偏置电流，将节点电压  $V_6$  钳位，其表达式为：

$$V_6 = V_{DZ4} + \sqrt{\frac{2I_{MN6}}{\mu_n C_{ox} \left(\frac{W}{L}\right)_{MN6}}} + V_{TH,MN6} \quad (4-4)$$

当电压  $V_6$  确定后，同理可得输出的信号  $VDD$  表达为：

$$V_{DD} = V_6 - V_{GS,MN7} \quad (4-5)$$

其中晶体管 MN7 的栅源电压受其宽长比和源漏电流的影响，可以通过调整宽长比或改变电流大小调整  $V_{DD}$  的值。

信号  $UVLO$  输入到晶体管 MN8 的栅极控制电压  $V_{DD}$  的启动，当  $UVLO$  被拉低后， $V_{DD}$  随着电流对电容 C1 的充电逐渐增大，直至稳定，其中电容 C1 用于稳定信号  $V_{DD}$ ，防止其在负载电流变化下产生剧烈波动。




图 4.2 压锁定和电压调整电路仿真波形图

欠压锁定和电压调整电路的仿真波形如图 4.2 所示。仿真结果表明，该欠压锁定电路正常完成其功能，性能符合变换器芯片要求。测试所用的输入电压  $V_{CC}$  输入范围为 0-20V，当输入电压从低压逐渐升高至 14.2V 前，欠压锁定电路的输出电压  $UVLO$  电压为高电平，表明此时电路处于欠压锁定状态，芯片内部模块都未开始工作。当输入电压大于 14.2V 后，输出电压  $UVLO$  翻转为低电平，图 4.1 中晶体管 MN8 关断，输出电压  $V_{DD}$  逐渐增大至 5.1V，为芯片内其他各模块提高电源电压，系统进入正常工作状态。当输入电压从高压逐渐降低至 8.6V 时，欠压锁定电路输出电压  $UVLO$  被再次拉高，电路进入欠压锁定状态，晶体管 MN8 导通，拉低电压  $V_{DD}$ ，片内所有电路停止工作。

### 4.1.2 带隙基准电路设计与仿真

在变换器芯片工作过程中，其内部的各个模块都需要相应的偏置电压和偏置电流。为了保证偏置电压电流的精确性和稳定性，设计了带隙基准电路，用于产生不受电源电压和温度变化影响的基准电压和基准电流，确保变换器芯片在各种工况下的可靠性。

带隙基准电路的实现原理是通过将一个正温度系数电压和一个负温度系数电压加权相加后，抵消掉其正负温度系数，得到不受温度变化影响的零温度系数的基准电

压。实际电路中，负温度系数电压利用双极型晶体管产生，其正向压降  $V_{be}$  带有负温度特性。通过半导体物理的基础知识可知，电压  $V_{be}$  的公式为：

$$V_{be} = V_T \ln\left(\frac{I_c}{I_s}\right) \quad (4-6)$$

其中， $V_T$  是热电压，公式为：

$$V_T = \frac{kT}{q} \quad (4-7)$$

$I_c$  是 PN 结的集电极电流，公式为：

$$I_c = I_s \exp\left(\frac{V_{be}}{V_T}\right) \quad (4-8)$$

$I_s$  是 PN 结饱和电流，公式为：

$$I_s = bT^{4+m} \exp\left(\frac{-E_g}{kT}\right) \quad (4-9)$$

结合式(4-6)、(4-8)和(4-9)，通过正向压降  $V_{be}$  对温度求偏导，可计算得  $V_{be}$  的负温度系数公式：

$$\frac{\partial V_{be}}{\partial T} = \frac{V_{be} - (4 + m)V_T - E_g/q}{T} \quad (4-10)$$

正温度系数的电压同样可以通过双极型晶体管来产生，不同电流密度的电流流经晶体管会产生不同的负温度系数，两者的差值电压  $\Delta V_{be}$  带有正温度系数。实际电路中为了满足晶体管的匹配性，使用两个不同面积的双极型晶体管来等效不同电流密度的作用。令两个双极型晶体管的面积比为  $1 : n$ ，则流经单个晶体管的电流密度比  $n : 1$ ，可计算得压差  $\Delta V_{be}$  的公式为：

$$\Delta V_{be} = V_T \ln\left(\frac{I_c}{I_s}\right) - V_T \ln\left(\frac{I_c}{nI_s}\right) = V_T \ln(n) \quad (4-11)$$

通过  $\Delta V_{be}$  对温度求偏导可计算得正温度系数公式：

$$\frac{\partial \Delta V_{be}}{\partial T} = \frac{k}{q} \ln(n) \quad (4-12)$$

由式(4-10)和(4-12)计算可知，在常温  $T=300K$  的条件下，当  $V_{be} \approx 750 \text{ mV}$  时， $V_{be}$  的负温度系数约等于  $-1.5 \text{ mV/K}$ ， $\Delta V_{be}$  的正温度系数为  $0.087 \ln(n) \text{ mV/K}$ 。因此为了防止双极型晶体管的版图面积太大，通过对正负温度系数电压加权相加得到零温度系数电压。

图 4.3 中是本文所采用的带隙基准电路的原理图，电路结构包括带隙基准核心结构以及高阶补偿结构<sup>[42]</sup>。




图 4.3 带隙基准电路原理图

本文设计的带隙基准使用了 banba 型电流模带隙基准电路，通过两个运放 OP1、OP2 分别产生正温度系数电流和负温度系数电流，将两种电流通过电流镜晶体管 M4 和 M5 相加抵消掉温度系数后，流过电阻 R3、R4 产生带隙基准电压  $V_{ref}$ 。

其中通过运放 OP1 的输入端钳位 A、B 两点在电阻 R1 上产生正温度系数电压  $\Delta V_{be}$ ，取 PNP 三极管 Q1 和 Q2 的面积比为 8:1，忽略电阻的温度系数后根据公式(4-12)可以算得电流  $I_{PTAT}$  的公式为：

$$I_{PTAT} = \frac{\Delta V_{be}}{R_1} = \frac{kT \ln 8}{q R_1} \quad (4-13)$$

通过运放 OP2 钳位 B、C 两点在电阻 R2 上产生负温度系数电压  $V_{be2}$ ，负温度系数电流  $I_{CTAT}$  的公式为：

$$I_{CTAT} = \frac{V_{be2}}{R_2} \quad (4-14)$$

在不加入高阶补偿结构时，输出带隙基准电压  $V_{ref}$  的计算公式为：

$$V_{ref} = (AI_{PTAT} + BI_{CTAT})(R_3 + R_4) \quad (4-15)$$

$$= \frac{R_3 + R_4}{R_1} A \frac{kT}{q} \ln 8 + \frac{R_3 + R_4}{R_2} BV_{be2} \quad (4-16)$$

其中电流镜晶体管 M1 和 M5 的宽长比为 1:A，M3 和 M4 的宽长比为 1:B。

为了进一步的提高带隙基准电路的温漂系数，加入了图中所示的高阶补偿结构。该结构由晶体管 M6-M12 组成，属于抽灌电流类型，通过在正负温度下抽取对应温度系数电流的方式来实现高阶补偿，将原本的凸曲率温度特性曲线修正为轻微双凸

形状。

该补偿电路的具体原理是通过电流镜晶体管 M1、M6 和 M3、M7 分别将正负温度特性电流  $aI_{PTAT}$  和  $bI_{CTAT}$  输入晶体管 M8 和 M9 中。当温度为负值时，电流  $bI_{CTAT} > aI_{PTAT}$ ，晶体管 M10 上流过的电流被 M8 的栅源电压控制，晶体管 M7 工作在线性区，补偿电流  $I_{com}$  等于  $aI_{PTAT}$ ；当温度为正值时，与之相反，晶体管 M6 被压迫到线性区， $I_{com}$  等于  $bI_{CTAT}$ 。对应的示意图如图 4.4 所示，可以通过调整电流镜比例系数 a、b 来改变补偿电流  $I_{com}$  倒 V 形补偿温度特性曲线的转折位置，通过改变比例系数 c、d 调整温度特性曲线的幅值。




图 4.4 带隙基准高阶补偿示意图




图 4.5 带隙基准电路仿真波形图

图 4.5 中分别显示了带隙基准电路有无高阶补偿结构的温度特性曲线仿真图，根据仿真图可以观察到无补偿结构时，温度特性曲线呈凸形，从  $-60^{\circ}\text{C}$  到  $140^{\circ}\text{C}$  的温度范围内最高电压值为  $1.2417\text{V}$ ，最低电压值为  $1.2397\text{V}$ ，压差为  $2.01\text{mV}$ ，基准电

压  $V_{ref}$  的温漂系数约为  $9.2\text{ppm}/^\circ\text{C}$ 。加入补偿结构后温度特性曲线变化为轻微双凸形状，全温度范围内最高电压值为  $1.2353\text{V}$ ，最低电压值为  $1.2346\text{V}$ ，温漂系数约等于  $3.2\text{ppm}/^\circ\text{C}$ ，温漂系数减小了约三倍。




图 4.6 多工艺角带隙基准电路仿真波形图

图 4.6是带隙基准电路在不同工艺角下的温度特性曲线仿真图。在室温下，tt、ff、ss 工艺角的带隙基准电压值分别为  $1.2346\text{V}$ 、 $1.2313\text{V}$  和  $1.2382\text{V}$ ，温漂系数分别为  $3.2\text{ppm}/^\circ\text{C}$ 、 $4.5\text{ppm}/^\circ\text{C}$  和  $5.3\text{ppm}/^\circ\text{C}$ 。其中 ss 和 ff 相较于 tt 工艺角的压差分别为  $3.6\text{mV}$  和  $3.3\text{mV}$ ，通过仿真验证可知带隙基准电路及其补偿结构在不同工艺角下工作良好。




图 4.7 带隙基准电路 PSRR 仿真波形图

图 4.7 是带隙基准电路在室温标准工艺下的电源抑制比（PSRR）仿真波形图。PSRR 是衡量输出电压对电源电压波动抑制能力的重要指标，本文设计的带隙基准电路在低频下 PSRR 为 71dB，电源电压每波动 1V 基准电压只变化 0.28mV，基准电压的性能良好。

## 4.2 谷值锁定模块

谷值锁定模块广泛应用于反激式变换器系统中，是用于优化重叠功率范围内跳频问题的关键控制技术之一，根据 3.7 小节中所分析，本文提出的谷值锁定技术采用混合电路设计并实现谷值锁定功能，确保负载电流和开关频率的一一对应，防止出现跳频问题，大幅降低了出现人耳可听噪声的概率。

### 4.2.1 谷值计数电路设计

谷值计数电路在变换器控制功率管将能量全部传递到副边，进入死区时间后，对辅助绕组采样电压  $V_{ZCD}$  进行采样和处理。电压  $V_{ZCD}$  根据 3.7.2 所述，同样携带谐振信息，可以通过谷值计数电路中的过零检测电路对  $V_{ZCD}$  的过零点进行检测，并输出脉冲信号给计数器电路，实现对谐振谷值的计数功能。




图 4.8 过零检测电路原理图

过零检测电路原理图如图 4.8 所示，该电路由过零比较器和上升沿脉冲产生电路两部分组成。当电压  $V_{ZCD}$  上升至高于零电压时，过零比较器输出端  $V_3$  翻转为高电平，上升沿脉冲产生电路对此上升沿信号进行延时后，通过异或门输出脉冲信号  $Vy\_CLK$ 。

过零比较器不同于普通比较器，可以在不使用轨对轨输入结构的情况下，实现对零输入电压的比较功能，其工作原理为采用共源共栅电流镜晶体管 M1-M8 将偏置电



流  $I_{bias}$  镜像为电流  $I_1$ ，由于晶体管 M9 栅漏短接自偏置，其栅源电压  $V_{GS9}$  被电流  $I_1$  确定，因此 M9 的栅极电压  $V_1$  随着输入电压  $V_{ZCD}$  的增大而增大。电压  $V_1$  同时控制着晶体管 M15 的漏电流  $I_{ZCD}$ ，当  $V_{ZCD}$  等于零电压时，由于电阻 R1、R2、R3 阻值相等， $I_{ZCD}$  等于镜像电流  $I_2$ 。一旦  $V_{ZCD}$  大于零电压， $I_{ZCD}$  同时增大， $I_{ZCD} > I_2$ ，将节点电压  $V_2$  降低至零电压，经过反相器反相后输出高电平信号给上升沿脉冲产生电路。

上升沿脉冲产生电路由晶体管 M20、M21，电阻 R4 和电容 C1 组成，以通过电阻电容延长反相器结构输出端放电时间的策略，延时输入端电压  $V_3$  的上升沿信号，最后将电压  $V_3$  和  $V_4$  输入异或门产生上升沿脉冲信号。




图 4.9 谷值计数电路仿真图

图 4.9 中为谷值计数电路的具体仿真波形图，仿真图从上至下分别为 ZCD 引脚的谐振电压、过零检测电路输出电压  $V_3$ 、脉冲信号  $Vq\_CLK$  和计数器输出的 4 位信号  $Q[3:0]$ 。可以观察到电压  $V_3$  随着  $V_{ZCD}$  大于零电位时变为高电平，低于零电位时变为低电平，信号  $Vq\_CLK$  在  $V_3$  的上升沿对应位置产生，并随着信号  $Vq\_CLK$  的产生，信号  $Q[3:0]$  依次计数。根据仿真结果，谷值计数电路满足设计要求，完成基本功能。

### 4.2.2 谷值设定电路设计

谷值设定电路具体原理图如图 4.10 所示，包括四个迟滞比较器、逻辑控制和双向计数器电路。主要功能是将反馈电压  $V_{FB}$  设定为五个工作区域，并控制谷值锁定模块在不同区域内进行不同的操作策略，最后输出 4 位逻辑信号给 DAC 电路产生谷值设定值。

信号  $V_{FB}$  和四个参考电压通过迟滞比较器比较后输出信号 *reset*、*plus*、*minus* 和 *set*，四个信号的组合逻辑决定了谷值锁定电路不同的工作状态，具体工作状态如 4.1 表所示。




图 4.10 谷值设定电路原理图

表 4.1 谷值锁定的三种操作

| (reset,minus,plus,set) | 功能   | vary | SE      |
|------------------------|------|------|---------|
| (0,0,0,0)              | 置位谷值 | 1    | 0       |
| (0,0,0,1)              | 减小谷值 | 1    | 0       |
| (0,0,1,1)              | 锁定谷值 | 0    | disable |
| (0,1,1,1)              | 增加谷值 | 1    | 1       |
| (1,1,1,1)              | 复位谷值 | 1    | 1       |

在信号 *plus* 为逻辑低，信号 *minus* 为逻辑高时，谷值锁定模块工作在稳定区域内，将对谐振谷数量进行锁定；在信号 *plus* 和 *minus* 的其他逻辑下，将对谐振谷进行增谷值或减谷值的操作。*plus* 和 *minus* 通过一个同或门后输出 *vary* 信号给到 D 触发器的 D 输入端，保证在 *vary* 信号为逻辑高时允许时钟信号 *CLK* 对双向计数器进行计数。*plus* 和 *minus* 信号还经过两个与门后输出 *SE* 信号，*SE* 信号控制了双向计数器向上和向下的两种计数模式。当 *SE* 信号为逻辑高时，双向计数器进行向上计数操作，随着 *CLK* 的脉冲增加  $T_w$  时间内的谐振谷值；当 *SE* 信号为逻辑低时，双向计数器进行向下计数操作，减少  $T_w$  时间内的谐振谷值。电路还支持复位和置位操作，当  $V_{FB} > V_{a3}$  或  $V_{FB} < V_{a0}$  时产生的 *reset* 和 *set* 信号将直接将双向计数器复位为最低位或置位为最高位，拥有最高优先级。

双向计数器电路的原理图如图 4.11 所示，包括四个 D 触发器和 MUX 电路。不同于普通的单向计数器，可以通过 *SE* 信号选择实现向上或向下计数的功能。当 *SE* 信




图 4.11 双向计数器原理图

号为逻辑“1”时，将每个 D 触发器的反向输出端输入到下一个 D 触发器的 CLK 输入端，此时是向上计数功能；当 SE 信号为逻辑“0”时，MUX 将 D 触发器的正向输出端输入到下一个 D 触发器的 CLK 输入端，实现向下计数功能。电路中还包括 hold 信号，hold 信号的作用是消隐掉 SE 信号的电平切换的上升沿或下降沿，防止其对计数方向切换造成影响。





图 4.12 谷值设定电路仿真图

图 4.12 中展示了谷值设定电路的仿真波形。当电压  $V_{FB}$  从稳定区降至增加谷值区域时，4 位数字信号  $S[3:0]$  随周期为 50us 的时钟信号 CLK 脉冲依次递增。当  $V_{FB}$  降低到小于  $V_{a0}$  后，进入置位区域， $S[3:0]$  被直接拉高。当  $V_{FB}$  重新回升至减小谷值区域时， $S[3:0]$  随着 CLK 信号的高电平依次递减，直至  $V_{FB} > V_{a3}$  进入复位区域，将  $S[3:0]$  全部复位为零电平。

谷值锁定电路中的 DAC 电路如图 4.13 所示, 由两组四路 PMOS 电流镜、开关管、电阻  $R_Q$  和  $R_S$ 、电容  $C_Q$  和  $C_S$  和比较器组成。两组电流镜都采用了 cascode 结构增大电流镜的输出阻抗, 提高电流镜像的精度, 每个电流镜的镜像比例成倍增加, 分别为 1: 2: 4: 8, 产生和 4 位数字信号 S[3:0]、Q[3:0] 对应的电流  $I_S$ 、 $I_Q$ 。两个计数器输出的 4 位数字信号 S[3:0]、Q[3:0] 作为输入信号, 分别控制两组四路电流镜下连接的开关管, 当开关管导通时电流镜镜像的电流在电阻  $R_Q$  和  $R_S$  上产生电压  $V_Q$  和  $V_S$ , 并通过比较器比较两电压的大小。当电压  $V_Q$  大于  $V_S$  后, 比较器输出信号  $T_w$  由高电平转为低电平, 标志着锁定时间结束。除此之外, 每一路电流镜都添加了毛刺消除结构晶体管 M22-M29 等, 用于吸收当数字信号控制开关管导通瞬间产生的巨大毛刺电压。



没有毛刺消除结构时，以电流镜 M3 和 M4 支路为例，电压  $V_3$  和  $V_4$  分别为晶体管 M3 和 M4 的漏极电压，在数字信号  $S_0$  未导通开关管 M18 时， $V_3$  和  $V_4$  电压值都等于  $V_{DD}$ ；当  $S_0$  控制开关管 M18 导通，电压  $V_3$  在 cascode 结构的大输出阻抗的作用下和电压  $V_1$  近似相等，电压  $V_4$  则由于开关管导通等于电阻  $R_5$  上的电压。在开关管通断前后电压  $V_3$  和  $V_4$  的变化量分别为：

$$\Delta V_4 = V_{DD} - V_S \quad (4-18)$$

由于电流镜晶体管存在源漏寄生电容  $C_{ds}$ ，故电流镜晶体管 M3 和 M4 的寄生电容上的能量  $\Delta P_3 = \Delta V_3 C_{ds3}$ 、 $\Delta P_4 = \Delta V_4 C_{ds4}$  会在开关管导通的瞬间传递到电阻  $R_S$  上，在电压  $V_S$  引起巨大的毛刺。加入毛刺消除结构 M22 后，由于 M22 是 NMOS 晶体管，其会和开关管 M18 交替导通，在开关 M22 导通时，电压  $V_4$  等于零，电压  $V_3$  的值仍

近似等于晶体管 M1 的栅源电压  $V_{gs1}$ ；当开关管 M18 导通的时候，电压  $V_3$  和  $V_4$  的电压值和没有 M22 时相同，故电压  $V_3$  和  $V_4$  的变化量分别变为：

$$\Delta V_3 = V_{GS1} - V_{GS1} = 0 \quad (4-19)$$

$$\Delta V_4 = V_S - 0 = V_S \quad (4-20)$$

由式中可得，电压  $V_3$  和  $V_4$  的变化量大大降低，抑制毛刺现象。




图 4.14 DAC 电路仿真波形图

DAC 电路的仿真波形图如图 4.14 所示，随着 4 位数字信号  $Q[3:0]$ 、 $S[3:0]$  的变化，电压  $V_Q$  和  $V_S$  同时呈阶梯式变化。其中电压  $V_S$  锁定  $V_Q$ ，在  $V_S$  未发生变化时， $V_Q$  产生的输出信号  $T_w$  固定不变。同时可以观察到  $V_Q$  和  $V_S$  电压变化时毛刺不明显，证明了毛刺消除结构的作用。

#### 4.2.4 谷值锁定模块仿真分析

图 4.15 为多个开关周期内的谷值锁定电路相关的波形图，输出负载电流在图中从 1A 在  $t_1$  时刻变化为 1.5A，在  $t_5$  时刻再次变化 2A。随着输出负载电流的变化，电压  $V_{FB}$  的波形相应地发生变化。在  $t_1$  时刻前， $V_{FB}$  小于参考电压  $V_{a1}$ ，此时信号  $vary$  为高电平，信号  $SE$  为低电平，计数器应随  $CLK$  的脉冲增加谐振谷数值，可以观察到此时谐振谷值已达到最大谷值，电压  $V_S$  保持恒定的 3.15V。 $t_1$  时刻后，负载电流增大为 1.5A，开关频率还未发生变化， $V_{FB}$  为满足输出功率的需求迅速抬升，在  $t_3$  时刻大于参考电压  $V_{a2}$ ，进入谷值减小区域，故在  $t_3$  和  $t_4$  时刻之间，在  $CLK$  的脉冲触发下，电压  $V_S$  呈阶梯式降低，持续增大开关频率，将  $V_{FB}$  的电压值降低至  $t_4$  时刻小于参考




图 4.15 多周期谷值锁定电路波形图

电压  $V_{a2}$  后进入稳定区域内，锁定死区时间内的谐振谷值不再发生变化，此时  $V_{FB}$  的电压值稳定在 1.722V，直至  $t_5$  时刻负载电流再次增大，后续波形的变化同理。




图 4.16 不同负载谷值锁定仿真图

图 4.16 是具体不同负载下谷值锁定电路的仿真波形图。当系统在 1.5A 的负载电流下稳定后，如图 4.15 中的  $t_4$ - $t_5$  时间段内，谷值锁定电路将每个开关周期内死区时间的谐振谷锁定在相同数值，防止跳谷现象的发生，在图 4.16(a) 中得，连续 5 个开关周期内都保持在第八个谐振谷底处导通低边功率管，未发生跳谷现象。在图 4.16(b) 中可，在 2A 的负载电流情况下，稳定后的系统在每个开关周期内的第二个谐振谷底处导通低边功率管，同样未发生跳谷现象。

如图 4.17 中显示了在不同大小的负载电流跳变采用的快慢两种谷值变化策略。当  $V_{FB}$  的电压值超过  $V_{a3}$  或低于  $V_{a0}$  时，判断负载电流发生较大变化，将谷值数直接置位到最大谷值或复位到最小谷值，快速变化为对应负载电流所匹配的开关频率，实现快速响应的功能。






图 4.17 快慢切换的谷值锁定仿真图

其中图 4.17(a)为负载电流小幅度地从 1.5A 变化为 2A 的仿真波形,  $V_{FB}$  未能大于参考电压  $V_{a3}$ , 电路锁定的谷值数量逐次递减, 直至  $V_{FB}$  小于参考电压  $V_{a2}$  直至稳定。可以观察到  $V_{FB}$  从发生变化到重新进入稳定区的时间共约为 1.1ms, 在  $V_{FB}$  的调制过程中输出电压  $V_o$  产生了约 80mV 的最大纹波, 调制过程比较平稳, 但响应速度略慢。

图 4.17(b)为负载电流从 1A 变化为 2.5A 的仿真波形,  $V_{FB}$  快速升高到大于参考电压  $V_{a3}$ , 谷值锁定电路立刻将谷值数复位到最小谷值, 直至  $V_{FB}$  恢复回稳定区内, 整个调制时间约为 634us, 调制过程中输出电压产生了 157mV 的最大纹波。由两幅仿真图对比可得, 快切换策略提升了近一半的响应时间, 但谷值变化策略较为激进, 输出电压的纹波略大。根据上文的仿真图可得, 谷值锁定电路完成设计的功能, 达成了预期的设计指标。

### 4.3 精确谷底导通模块

根据上文 3.7.2 介绍的精确谷底导通技术, 本小节对图 3.16 中的精确谷底导通模块进行描述并仿真其具体功能。

图 4.18 是精确谷底导通模块的电路框图。包括压控高通滤波器、峰值检测电路、鉴相鉴频器、电荷泵和逻辑电路等。

由于半桥节点电压  $V_{HB}$  的压值过大, 无法直接输入变换器内进行处理, 因此对在死区时间  $T_w$  内同样带有谐振信息的辅助绕组分压引脚 ZCD 的电压信号  $V_{ZCD}$  进行采样处理。

为解决 3.7.2 提出的两个困难点, 本模块首先精确检测谐振谷底位置, 由于  $V_{ZCD}$  信号和  $V_{HB}$  信号的谐振电压相位相反, 故通过峰值检测电路检测  $V_{ZCD}$  的谐振谷峰, 并输出对应的峰值脉冲信号  $P_{ZCD}$ 。其次针对驱动电路的延时问题, 采用压控高通滤波器电路产生超前于  $V_{ZCD}$  的高通电压信号  $V_{ZCD,PH}$ , 同样通过峰值检测电路产生对应峰值脉冲信号  $P_{HPZCD}$ 。最后经过逻辑电路处理后利用鉴相鉴频器和电荷泵电




图 4.18 精确谷底导通模块框图

路输出电压  $V_{GS}$  驱动压控高通滤波器将  $V_{ZCD}$  和其高通滤波信号的谐振峰值时间差逐周期逼近到驱动电路延时，完成精确谷底导通模块的基本功能，产生对应  $CLK$  时钟信号控制低边功率管的导通。

### 4.3.1 峰值检测电路设计

峰值检测电路图如图 4.19 所示。峰值检测电路包括由晶体管 M2、M4、M5、M6 和 M7 组成的五管跨导放大器，电流镜以及晶体管 M11 构成的源极跟随器。晶体管 M12 通过电流镜晶体管 M1、M2、M3、M8 将偏置电流  $I_{bias}$  镜像复制后为源极跟随器 M11 提供漏电流。该电路的工作原理是通过跨导放大器比较输入电压  $V_{IN}$  和输出电压  $V_o$  的大小，当输入电压大于输出电压时，放大器输出低电平，拉低晶体管 M9 的栅极电压，M9 和 M10 组成的电流镜开始工作，对电容  $C_1$  进行充电，电压  $V_{C1}$  开始抬升， $V_o$  在源极跟随器的作用下也逐渐增大，跟随输入电压变化。当输入电压不再增大，并小于  $V_o$  时，放大器输出端输出高电平，拉高晶体管 M9 的栅极电压，晶体管 M10 没有电流产生，停止给电容  $C_1$  进行充电，由于电容电压  $V_{C1}$  没有低阻通路保持不变，电压  $V_o$  也维持稳定，实现了峰值检测的功能。最后通过比较器电路比较输入电压和输出电压，输出脉冲信号  $OUT$ 。同时为了检测在电路在不同周期内不同大小的输入电压，加入复位开关管 M13，当接收到复位信号  $RST$  后，开关管 M13 导通，对电容  $C_1$  进行放电，实现复位的功能。

图 4.20 中展示了峰值检测电路的仿真波形图，输入电压为 1V-2V 变化的斜坡信号，当输入电压爬升时输出电压稳定跟随输入电压变化，并在输入电压降低时稳定地维持在了输入电压的峰值电压处，完成了峰值检测的基本功能。当复位信号  $RST$  高电平到达后对输出电压进行放电复位到零电压，直至复位信号结束输出电压继续跟






图 4.19 峰值检测电路图

随输入电压变化。




图 4.20 峰值检测电路仿真波形图

### 4.3.2 压控高通滤波器电路设计

由于驱动电路等电路结构对逻辑控制信号存在延时问题，为了满足精确的谷底导通功能，要求逻辑控制信号 LS 超前产生的时间近似等于驱动电路等结构的延时时间。

采用图 4.18 中展示的 MOS 管和电容组成的一阶压控高通滤波器电路实现超前采样功能，产生辅助绕组采样电压  $V_{ZCD}$  对应的高通滤波信号  $V_{ZCD,PH}$ 。通过控制 MOS 管的栅极电压  $V_{GS}$  来调节 MOS 管的导通电阻  $R_{on}$ ， $R_{on}$  在饱和区和线性区的计算公式分别为：

$$R_{on,saturation} = \frac{\partial I_D}{\partial V_{DS}} = \frac{1}{\lambda I_D} \quad (4-21)$$

$$R_{on,linear} = \frac{1}{\mu_n C_{ox} \frac{W}{L} (V_{GS} - V_{TH})} \quad (4-22)$$

其中在 MOS 管饱和区内  $I_D$  随栅漏电压  $V_{GS}$  增大而减小。

由式 4-21 和 4-22 可知，无论 MOS 工作在哪个区域内，随着 MOS 管栅极电压  $V_{GS}$  的增大，其导通电阻逐渐减小。根据高通滤波器的幅频曲线公式可知，当功率管栅压  $V_{GS}$  小于阈值电压时，功率管截止，导通电阻近似无穷大，对应的时间常数  $RC$  无穷大，相位变化为 0 度，压控高通滤波器的输出信号  $V_{ZCD,PH}$  和信号  $V_{ZCD}$  的电压波形重合。当栅压信号  $V_{GS}$  抬升至超过阈值电压后，导通电阻逐渐减小，随着时间  $RC$  常数越小， $V_{ZCD,PH}$  波形超前的相位变化越大，直至时间常数  $RC$  等于零时，超前相位最大值 90 度。其中一阶高通滤波器的相位变化公式可以表示为：

$$\varphi(\omega) = \arctan\left(\frac{\omega_c}{\omega RC}\right) \quad (4-23)$$

其中  $\omega_c$  为滤波器的截止频率。通过适当的调节 MOS 管栅压信号  $V_{GS}$  的值，即可控制  $V_{ZCD,PH}$  波形恰好超前  $V_{ZCD}$  电压波形的相位时间逐步逼近于驱动电路的延时时间，抵消其影响。




图 4.21 压控高通滤波器仿真波形图

通过图 4.21 中的仿真波形验证压控高通滤波器的基础功能，由图中可见，在  $V_{GS}$  小于 506 mV 前，输入信号 IN 波形和输出信号 HP\_IN 波形重合未发生相位超前，随着  $V_{GS}$  大于 MOS 管阈值电压后，HP\_IN 波形发生变化，其相位逐渐超前 IN 波形，在当  $V_{GS}$  增大到 1.8 V 时，两个波形峰值位置的时间差值为 120 ns，可以证明使用一阶压控高通滤波器可以满足消除驱动电路延时的要求。

### 4.3.3 鉴相鉴频器和电荷泵电路设计

压控高通滤波器的栅压信号  $V_{GS}$  的调控方式采用锁相环电路中的鉴相鉴频器和电荷泵结构来动态调节实现。图 4.22 为该模块使用的下降沿鉴相鉴频器和电荷泵电路的原理图。




图 4.22 鉴相鉴频器和电荷泵电路图

其中鉴相鉴频器电路由两个带复位端的下降沿 D 触发器和一个与门构成。两个触发器的 D 端接高电平，CLK 端分别接控制信号 D\_Phase 和 L\_Phase，其中 D\_Phase 是电压  $V_{ZCD,PH}$  和  $V_{ZCD}$  波形的超前时间差；L\_Phase 是驱动电路的延时时间。通过两个 D 触发器检测信号 D\_Phase 和 L\_Phase 下降沿的时间差并产生控制信号 UP、DN。

鉴相鉴频器和电荷的波形图如 4.23 所示。不同于上升沿 D 触发器组成的鉴相鉴频器，该模块中的控制信号 UP 和 DN 是信号 D\_Phase 和 L\_Phase 的下降沿的时间差。当信号 D\_Phase 先于信号 L\_Phase 变为低电平时，信号 UP 由低变高，导通开关 S1，电流源  $I_P$  对电容  $C_{GS}$  进行充电，电压  $V_{GS}$  逐渐增大；当信号 L\_Phase 的下降沿到达后，UP 由高变低，开关 S1 关断， $V_{GS}$  保持不变。同理，信号 DN 和 UP 相似，区别在于信号 L\_Phase 先于 D\_Phase 变为低电平时，信号 DN 由低变高，导通开关 S2 通过电流源  $I_N$  对电容  $C_{GS}$  进行放电，电压  $V_{GS}$  逐渐减小。经过多个周期后，最终信号 D\_Phase 和信号 L\_Phase 几乎重叠，信号 UP 和 DN 脉冲保持一致，同时给电容  $C_{GS}$  进行充电和放电，电压  $V_{GS}$  维持稳定。

图 4.22 中使用的电荷泵的实际电路原理图如图 4.24 所示，电荷泵采用源极开关型的单端结构，不仅版图面积小，易于设计，且未直接将开关管 MP5、MN4 接在电容  $C_{GS}$  的上极板，而是利用电流镜晶体管 MP6、MN3 将开关管和电容隔离开，阻挡开关管关断时反型层中的沟道电荷注入电容，有效避免电荷泵电路开关过程中引入




图 4.23 鉴相鉴频器电荷泵波形图

的电荷注入、时钟馈通和电荷共享等非理性效应，提高了电压  $V_{GS}$  的稳定性，满足精确谷底导通模块的使用需求。




图 4.24 电荷泵电路图

为了满足 PMOS 管在信号 UP 的控制下正确地导通和关断，通过一个反相器输出信号 UPN 来控制开关管 MP5，在信号 UP 电压由低变高时，信号 UPN 电压由高变低，导通开关管 MP5 对电容  $C_{GS}$  充电；当信号 DN 电压由低变高时，控制开关管 MN4 导通对电容  $C_{GS}$  放电。电荷泵电路除了由晶体管 MP1、MP4、MP6 组成的 PMOS 电流镜和晶体管 MN1、MN3 组成的 NMOS 电流镜用于镜像偏置电流外，还额外加入了晶体管 MP2、MP3、MN2 和开关管 MP5 MN4 相对应，不仅提高电路的对称性，且当开关管导通时，控制电流镜晶体管和开关管的源极电压相等，提升电流镜的复制比精度，保证电容  $C_{GS}$  的充放电电流一致。

### 4.3.4 精确谷底导通模块工作波形分析

结合图 4.25 中的工作波形图，精确谷底导通模块的具体工作过程为：当退出恒流控制进入 RVS 模式，此时栅压信号  $V_{GS}$  低于晶体管阈值电压，晶体管关断，导通电阻近似无穷大，电压  $V_{ZCD,PH}$  和  $V_{ZCD}$  的波形重合。峰值检测电路输出  $V_{ZCD}$  的峰值脉冲信号  $P\_ZCD$  作为时钟  $CLK$ ，触发逻辑控制模块产生信号  $LS$ 。在  $t_1$  时刻的  $V_{HB}$  谐振谷底处跳变为高电平，但因驱动电路延时，栅极驱动信号  $LSGD$  实际在  $t_2$  时刻导通低边功率管，此时  $V_{HB}$  电压较高，开关损耗较为显著。信号  $D\_Phase$  和  $L\_Phase$  的时间误差信号  $UP$  导通电荷泵开关管，对电容  $C_{GS}$  充电，压控高通滤波器栅压  $V_{GS}$  线性增大。




图 4.25 精确谷底导通电路工作波形图

经过数个周期充电，栅压  $V_{GS}$  超过阈值电压，导通晶体管，压控高通滤波器输出的超前信号  $D\_Phase$  迫使信号  $LS$  在  $V_{HB}$  谐振谷底前导通，与驱动延时信号  $L\_Phase$  之间的时间差  $UP$  逐步缩短，实现逐步逼近功能，栅极驱动信号  $LSGD$  在  $t_5$  时刻导通低边功率管，接近谷底位置，开关损耗大幅降低。

最终，超前信号  $D\_Phase$  与信号  $L\_Phase$  的时间差趋近于零，鉴相鉴频器输出信号  $UP$  和  $DN$  脉冲宽度相等，栅压  $V_{GS}$  维持稳定，在  $t_9$  时刻在  $V_{HB}$  谷底处实现精确导通低边功率管的功能。

### 4.3.5 精确谷底导通模块仿真分析

图 4.26 为精确谷底导通电路相关波形仿真图。由仿真图可见，当系统进入 RVS 模式后，精确谷底导通模块开始工作，模块内压控高通滤波器的鉴相鉴频器和电荷泵电路通过  $D\_Phase$  和  $L\_Phase$  的时间差逐周期对栅压  $V_{GS}$  充电抬升，经过 1.36ms 后  $V_{GS}$  稳定在 1.4V，并持续在负载波动下进行微调，电路完成了精确谷底导通功能。




图 4.26 精确谷底导通电路相关波形仿真图

图 4.27 中分别具体展示了单个周期内电路在栅压  $V_{GS}$  未稳定和稳定两种情况下的仿真波形图。从图 4.27(a) 中可以观察到，此时  $V_{GS}$  等于 0V，精确谷底导通模块还未开始工作，驱动压控高通滤波的相位超前信号  $L\_Phase$  和驱动延时信号  $D\_Phase$  下降沿时间差 135ns，故栅极驱动信号  $LSGD$  未能在  $V_{HB}$  谐振谷底处导通，其导通时刻  $V_{HB}$  电压值等于 18.7V，和谷底处电压值的差值约为 18.5V，此压差会在低边功率管导通时引起较大的开关损耗以及电流尖峰问题。从图 4.27(b) 中可见，当  $V_{GS}$  稳定后，由于电路精度的限制，信号  $L\_Phase$  和  $D\_Phase$  近似重合，两者下降沿的时间差为 7.2ns，栅极驱动信号  $LSGD$  导通低边功率管时  $V_{HB}$  电压值和谷底电压值的差值仅为 86mV，符合电路设计要求，实现了电路的需求和功能。




图 4.27 谷底导通放大仿真图

#### 4.4 退磁时间动态校准模块

根据上文对 3.7.1 小节中提到的退磁时间动态校准技术的分析，为了实现高效率的能量传递，应合理地调整低边功率管的导通时间，使得导通时间和励磁电感的退磁时间重合。




图 4.28 退磁时间动态校准模块框图

图 4.28 中显示了退磁时间动态校准模块的结构框图，该模块主要由退磁完成检测电路和退磁时间动态补偿电路两部分组成。其中退磁完成检测电路的作用是检测电压  $V_{ZCD}$  上的高频谐振并输出对应的退磁完成信号  $LST\_e$ ；退磁时间动态补偿电路产生低边功率管的导通时间  $LS$ ，并根据信号  $LST\_e$  逐周期动态调整  $LS$  逼近励磁电感的退磁时间  $LST$ ，以避免当负载出现波动时，直接使用信号  $LST\_e$  控制功率管关闭可能产生的不稳定情况。

##### 4.4.1 退磁完成检测电路设计

非对称半桥反激式结构中原边励磁电感的退磁完成时间如图 3.14 中所示，此时原边电感电流  $I_{Lm}$  和漏感电流  $I_{Lr}$  相交，副边电流  $I_{sec}$  降低为零，原副边能量传递结束。此时副边二极管的寄生电容  $C1$  迅速放电与变压器漏感发生高频谐振，谐振频率表达式如式(4-24)所示：

$$f_{hp} = \frac{1}{2\pi\sqrt{L_r * C_1/N^2}} \quad (4-24)$$

退磁完成检测电路如图 4.29 中所示，包括高频谐振检测和小信号放大电路两部分。输入端是电压  $V_{ZCD}$ ，高频谐振检测由电容  $C1$ 、电阻  $R1$  和缓冲器组成，用于将  $V_{ZCD}$  信号上的微小高频谐振信号采样到偏置电压  $V_{z1}$  上得到电压信号  $V_{hpL}$ ，然后利用由晶体管  $M2-M10$  构成的对称跨导放大器的电压钳位作用，通过输出电压  $V_o$  控制





#### 4.4.2 退磁时间动态补偿电路设计

退磁时间动态补偿电路的具体原理图如图 4.31 所示，由主积分器、采样保持电路、开关电容放大器、电流比较器和电容倍增器等电路组成，通过闭环控制策略动态调整积分器斜坡电压，最终输出低边功率管导通信号 LS。




图 4.31 动态校准闭环补偿电路

主积分器通过偏置电流  $I_{ch}$  和补偿电流  $I_{com}$  对电容  $C1$  进行充电，产生积分斜坡电压  $V_{ramp}$ ，根据  $I_{com}$  的大小调整其斜率， $V_{ramp}$  和  $V_H$  比较后输出  $LS_e$ 。

采样保持电路是由两个传输门开关和电容  $C2$ 、 $C3$  组成，在控制信号  $LST$  为高电平时，采样电压  $V_e$  持续采样  $V_{ramp}$  并随其上升；当  $LST$  翻转为低电平时，电容  $C3$  锁定  $LST$  下降沿时刻的电压值，并将该值输入到开关电容放大器中进行计算。

开关电容放大器通过控制信号和电容  $C_s$ 、 $C_H$ ，对前级提供的电压  $V_e$  与偏置电压  $V_H$  进行处理。在控制信号  $LS$  为高电平时，处于采样阶段，电容  $C_s$  和  $C_H$  两端电压差  $V_S$  和  $V_H$  分别为：

$$V_S = V_H - V_e \quad (4-26)$$

$$V_H = V_e - V_e = 0 \quad (4-27)$$

当电压  $V_{ramp}$  大于电压  $V_H$ ， $LS$  翻转为低电平，进入保持阶段，此时的  $V_S$  和  $V_H$  表达式变为：

$$V_S = V_e - V_e = 0 \quad (4-28)$$

$$V_H = V_{ee} - V_e \quad (4-29)$$

同时根据电荷守恒原理，采样保持两个阶段的电荷量相等，且进行重新分配，结合式(4-26)和式(4-29)可得式(4-29)：

$$C_H(V_{ee} - V_e) = C_S(V_{ee} - V_e) \quad (4-30)$$

经过进一步计算可求得电压  $V_{ee}$  的表达式为：

$$V_{ee} = V_e + \frac{C_S}{C_H}(V_H - V_e) \quad (4-31)$$

其中  $C_S$  为开关电容放大器结构的采样电容， $C_H$  为保持电容。

电流比较器通过检测  $V_e$  和  $V_{ee}$  的差值，控制电流  $I_e$  和  $I_{ee}$  对电容  $C_M$  充放电，直至两者电压平衡，实现误差信号的闭环修正。

电容倍增电路通过设定电阻  $R_1$  和  $R_2$  的比值，利用跨导放大器的钳位作用强制流过  $R_1$  和  $R_2$  的电流比值等于电阻的比值，将更多的电流通过电阻  $R_2$  流入放大器中，等效倍增电容  $C_m$ ，大幅降低版图面积。

最后通过 MOS 管构成的压控电流源生成补偿电流  $I_{com}$  动态调整主积分器的积分电流，实时校准斜坡电压  $V_{ramp}$  的斜率。

#### 4.4.3 退磁时间动态校准模块工作波形分析

图4.32中展示了退磁时间动态校准模块的具体波形图，根据图中波形分析该模块的具体工作过程。




图 4.32 动态校准模块工作波形图

由图可得，在  $t_1$  时刻，时钟控制电路在输入信号  $LS_s$  的高电平脉冲的触发下，将输出信号  $LS$  和  $LST$  置为高电平， $LS$  控制电流  $I_{ch}$  对主积分器电容  $C_1$  充电，生成

斜率为  $k_1$  的斜坡电压  $V_{ramp}$ ，同时 LST 控制采样保持电路对  $V_{ramp}$  持续采样， $V_e$  跟随  $V_{ramp}$  升高。在 LS 为高电平阶段内，开关电容电路工作在采样阶段，此时输出电压  $V_{ee}$  与  $V_e$  相等，电流比较器中两个 PMOS 晶体管的栅压一致， $I_{ee}$  与  $I_e$  平衡，无额外电流对后级电容充放电，电压  $V_{com}$  保持恒定，NMOS 压控电流源未生成补偿电流  $I_{com}$ ，斜坡电压  $V_{ramp}$  的斜率维持  $k_1$ 。

在  $t_2$  时刻，退磁完成检测电路检测到电压  $V_{ZCD}$  上的高频谐波，输出脉冲信号 LS\_e 至时钟控制电路，拉低 LST，采样电压  $V_e$  锁定为  $V_1$ 。

直至电路工作到  $t_3$  时刻，当电压  $V_{ramp}$  大于偏置电压  $V_H$ ，产生脉冲信号 LS\_e 触发时钟控制电路将 LS 拉低，此时开关电容放大器电路切换至保持阶段，将  $V_{ee}$  放大至电压  $V_2$ ；此时  $V_{ee} > V_e$ ，电流比较器输出电流  $I_e$  大于  $I_{ee}$ ，对电容  $C_m$  充电， $V_{com}$  逐渐增大，补偿电流  $I_{com}$  也逐之增大。

当电路工作到  $t_4$  时刻，脉冲信号 LS\_s 再次拉高，电路进入下一周期，由于上周增大的补偿电流  $I_{com}$  和  $I_{ch}$  共同对积分器电容  $C_1$  充电，电压  $V_{ramp}$  的积分斜率增大到  $k_2$ ，斜坡电压  $V_{ramp}$  更快达到电压  $V_H$ ，LS 脉宽缩短，更逼近 LST 的脉宽长度。

后续周期中，电压  $V_{com}$  持续调节  $I_{com}$ ，斜坡电压  $V_{ramp}$  的斜率动态校准至信号 LS 和 LST 脉宽相等，电路收敛， $V_{com}$  维持稳定。

#### 4.4.4 退磁时间动态校准模块仿真分析




图 4.33 退磁时间动态校准电路仿真波形图

退磁时间动态校准电路的具体波形图如图 4.33 所示，该波形图和图 4.32 中的示意波形一致。从具体的仿真波形图可以见得，在最初的开关周期内，逻辑控制信号

LS 和退磁时间信号 LST 不相等，表明此时低边功率管的导通时间较长，能量虽完全传递到副边但变压器上下侧电压未立刻翻转为上负下正，导致原边电流对励磁电感反向励磁，产生了不必要的导通损耗。随着几个开关周期的不断逼近，经过 803ms 后补偿电压  $V_{COM}$  稳定在 811mV 处，电压  $V_{ee}$  和  $V_e$  都等于参考电压  $V_H$ ，逻辑控制信号 LS 和退磁时间信号 LST 重合，实现了能量的最佳传递。




图 4.34 退磁时间动态校准电路具体仿真波形图

图 4.34(a)为整体仿真图中斜坡电压  $V_{ramp}$  未稳定时具体的仿真波形图，可以观察到第一个开关周期内  $V_{ZCD}$  上标注出的高频谐波信号。在此高频谐振处，副边电流  $I_{sec}$  刚好降低为零，原副边的能量传递结束，信号 LST 从高电平翻转为低电平，此时积分器斜坡电压  $V_{ramp}$  的斜率较低，等于 100kV/s。补偿电压在信号 LS 和信号 LST 未重叠区间内逐渐增大，提高积分器斜坡电压的  $V_{ramp}$  的下一周期斜率，信号 LS 和信号 LST 未重叠区间也逐渐减小，逐步逼近功能正常。图 4.34(b)为斜坡电压  $V_{ramp}$  稳定时的仿真波形图，可以观察到此时补偿电压  $V_{com}$  不再发生变化，斜坡电压  $V_{ramp}$  的斜率维持在 122kV/s。上述仿真波形图证明了该退磁时间动态校准电路的基本功能已实现，充分提高了整体系统的高效率能量传递且具有较好的鲁棒性。

## 4.5 宽输出电压补偿的峰值电流控制模块

### 4.5.1 宽输出电压补偿的峰值电流控制电路设计

对于宽输出范围的非对称半桥反激式变换器系统，随着负载的提升，低输出电压下高边功率管导通时间储存的能量难以满足高压输出需求。为此，系统通过提升副边反馈电压  $V_{FB}$  的方式，增大峰值电流控制电压  $V_{CSP}$ ，延长高边功率管导通时间以传递更多能量。由于电压  $V_{FB}$  是多种控制策略的关键信号，其波动易引发控制环路出现不稳定情况。

为满足变换器系统的宽输出范围的工作需求，设计了宽输出电压补偿电路的峰值电流控制模块，生成峰值电流控制电压  $V_{CSP}$ ，并在不同输出电压下进行补偿，确保

$V_{FB}$  在宽压范围内与负载电流严格对应。

在峰值电流控制模式中，峰值电流采样电压  $V_{CS}$  是通过采样电阻对电感电流采样实现的，具体的转换关系可表示为：

$$V_{CS} = I_{hbpos} \cdot R_{CS} \quad (4-32)$$

为了对输出电压进行补偿，峰值电流控制电压  $V_{CSP}$  不能完全由电压  $V_{FB}$  计算得到，需结合携带输出电压信息的辅助绕组采样电压  $V_{ZCD}$ ，确保在  $V_{FB}$  恒定使，高边功率管导通时间随输出电压的变化自适应调整。其中电压  $V_{ZCD}$  和输出电压的关系如式(2-21)所示。




图 4.35 峰值电流控制模块结构框图

峰值电流控制模块的结构框图如图 4.35 所示，峰值电流控制电压  $V_{CSP}$  由电压  $V_{EA}$ 、 $V_{OVC}$  和  $V_{HR}$  加权求和所得。电压  $V_{EA}$  等于  $V_{FB}$  乘以反馈电压衰减系数  $k_1$ ； $V_{OVC}$  是根据输出电压产生的补偿电压，由输出电压  $V_o$  乘以输出电压补偿结构衰减系数  $k_2$  所得； $V_{HR}$  是模式切换时的补偿电压，用于补偿模式切换时开关频率骤变引起的峰值电流变化。 $V_{CSP}$  的公式可表达为：

$$V_{CSP} = V_{EA} + V_{OVC} + V_{HR} \quad (4-33)$$

$$= k_1 V_{FB} + k_2 V_o + V_{HR} \quad (4-34)$$

通过合理设置系数  $k_1$  和  $k_2$  的值，在不同输出电压下实现负载电流和反馈电压  $V_{FB}$  的一一对应。

带有宽输出电压补偿结构的峰值电流控制模块的具体电路图如图 4.36 所示。图中包括运放 OP1、OP2 和晶体管 M11、M20 组成的两个压控电流源结构，以 OP1 和 M11 为例，通过运放的钳位作用将 OP1 的输入端  $V_{FB}$  钳位到  $V_{R1}$ ，令  $V_{R1} = V_{FB}$ ，运放通过调节输出端的电压值控制 M11 的漏电流等于  $I_{FB}$ ，同理运放 OP2 将  $V_{ZCD}$  转化




图 4.36 峰值控制电路电路图

为电流  $I_{ZCD}$ 。其中  $I_{FB}$  和  $I_{ZCD}$  的公式表达为：

$$I_{FB} = \frac{V_{FB}}{R_1} \quad (4-35)$$

$$I_{ZCD} = \frac{V_{ZCD}}{R_2} \quad (4-36)$$

电流  $I_{FB}$  通过 M12、M13 构成的电流镜镜像为电流  $NI_{FB}$ ，电流  $I_{ZCD}$  通过 M18、M19 构成的电流镜镜像为电流  $MI_{ZCD}$ ， $NI_{FB}$  和  $MI_{ZCD}$  经过电阻  $R_{CSP1}$  转化为电压  $V_{EA}$  和  $V_{OVC}$ 。结合式(4-33)、(4-35)和(4-36)可计算得衰减系数  $k_1$  和  $k_2$  的公式分别为：

$$k_1 = \frac{NR_{CSP1}}{R_1} \quad (4-37)$$

$$k_2 = \frac{MR_{CSP1}}{R_2} \quad (4-38)$$

由上式可得，反馈衰减系数  $k_1$  和输出补偿衰减系数  $k_2$  等于电阻  $R_1$ 、 $R_2$  和电阻  $R_{CSP1}$  的阻值比。

在  $R_{CSP1}$  的阻值确定的条件下，通过合理设定电阻  $R_1$  和  $R_2$  的阻值来实现输出电压补偿的功能。其中， $k_1$  一般取较小的电压值，既为了防止  $V_{FB}$  的波动对峰值电流的影响剧烈，同时充分利用  $V_{FB}$  的电压范围，有利于其他模块对  $V_{FB}$  进行采样控制。

除此之外， $R_{CSP1}$  上的电流还包括补偿电流信号  $I_{com}$  和用于补偿模式切换的电流信号  $I_{HR}$ ，分别在  $R_{CSP1}$  上形成电压  $V_{com}$  和  $V_{HR}$ 。电压  $V_{com}$  用于对副边反馈电压的值进行微调，以匹配其他电路模块的工作要求。电阻  $R_{CSP2}$  的取值需要考虑到当工作模式切换为 CRM 模式时晶体管 M17 的过驱动电压，保证 M17 可以正常工作。

电路中电阻  $R_1$  和  $R_2$  的取值与对应的衰减系数  $k_1$  和  $k_2$  以及电流镜的复制比有

关。当电阻  $R_{CSP1}$  的阻值确定后, 根据反馈电压衰减系数  $k_1$  的值可求得电阻  $R_1$  为:

$$R_1 = \frac{NR_{CSP1}}{k_1} \quad (4-39)$$

电阻  $R_2$  的计算公式需将公式(2-21)和(4-38)代入公式(4-33)中即可求得:

$$R_2 = \frac{MR_{CSP1}}{V_{CSP2} - V_{CSP1}} \frac{N_A}{N_S} (V_{o2} - V_{o1}) \frac{R_{a2}}{R_{a1} + R_{a2}} \quad (4-40)$$

### 4.5.2 宽输出电压补偿的峰值电流控制电路仿真分析

图 4.37 分别显示了宽输出电压补偿峰值电流控制模块工作在 5V/1.5A 和 20V/1.5A 工况下的仿真波形图。电路在两种输出电压下, 峰值电流控制电压  $V_{CSP}$  分别为 333mV 和 140.1mV, 通过  $V_{CSP1}$  和  $V_{CSP2}$  计算求得的衰减系数  $k_2$  和电阻  $R_2$ , 宽输出电压补偿结构使电压  $V_{FB}$  在不同输出电压下近似一致, 仿真图中的  $V_{FB}$  差值仅为 25mV。在 RVS 工作模式下  $V_{FB}$  进一步控制谷值锁定电路产生一致的死区时间  $T_w$ , 同时  $T_w$  内谐振波谷的目标谷值数量也锁定在相同谷值。仿真波形图成功验证了该电路的可行性, 实现宽输出电压范围下输出电流与反馈信号  $V_{FB}$  的一一对应关系, 最大限度地降低不同输出电压值对变换器芯片控制电路的影响。





图 4.37 宽输出电压补偿峰值电流控制电路仿真波形图

## 4.6 逻辑控制电路

逻辑控制电路是用于控制片外功率管导通和关断的关键电路, 通过电路内各种数字逻辑接收、综合和处理变换器芯片内其他模块的各种指示信号, 最终输出高低边功率管的逻辑控制信号 HS 和 LS 给驱动电路。



### 4.6.1 逻辑控制电路设计



逻辑控制电路的具体原理图如图 4.38 所示，包含多个输入输出信号，其中信号 EN 是变换器芯片的整体使能信号；信号 HR 表征输出负载轻重程度，决定了电路的具体工作模式，当信号 HR 为逻辑“1”时，此时负载电流较大，电路应工作在 CRM 模式，信号 HR 为逻辑“0”时，电路工作在 RVS 模式；信号 RVS\_CLK 是如图 3.16 中所示的精确谷底导通模块输出的时钟信号；信号 HS\_e 是电感电流采样电压和峰值电流电压通过比较器输出的信号，控制着低边功率管的关断；信号 LS\_s 是输出给退磁时间动态校准电路的控制信号，控制着逻辑控制信号 LS 的上升沿的产生；同时退磁时间动态校准电路将产生的信号 LST 输入到逻辑控制电路中用于后续的控制。

在不考虑 SR 锁存器 2 和 3 的输出, 当信号 HR 为低电平时, 系统应工作在 RVS 模式, 输入的谷底时钟信号 RVS\_CLK 经过一些与门后输入到软启动时间电路中产生信号 ZVS, 信号 ZVS 输入到死区时间电路中产生功率管全部关闭的死区时间信号, 两个信号再通过或门相或后经过一个下降沿脉冲电路输入到 SR 锁存器 1 的 S 端, 并和 R 端的信号 HS\_e 一起产生逻辑控制信号 HS。信号 HS 再次和死区时间电路的输出信号相或后经过脉冲电路产生控制信号 LS<sub>s</sub>。LS<sub>s</sub> 输出到退磁时间动态校准电路



中并将其产生的控制信号 LST 输入回逻辑控制电路中，最后信号 LST 和信号 ZVS 相或后产生逻辑控制信号 LS。至此产生 RVS 工作模式中的全部功率管逻辑控制信号，直至下一个时钟信号 RVS\_CLK 再次出现。

当信号 HR 为低电平时，系统应工作在 CRM 模式，但与 RVS 模式不同的是，CRM 模式并无专用的时钟信号控制开关周期的开启，而是紧跟着上一个开关周期中的死区时间后开启新的开关周期。故 CRM\_CLK 是输入信号 LST 和死区时间相或后经下降沿脉冲电路产生的脉冲信号。后续的逻辑和 RVS 相同，但因为 CRM 模式没有提前开启低边功率管的逻辑，故直接将信号 LST 作为逻辑控制信号 LS 输出。




图 4.39 不同工作模式切换波形图

同时为了防止初值出现系统模式切换不连贯甚至功率管同时开通导致电源短路的问题，引入了 SR 锁存器 2 和 3 来预防在一个开关周期未结束时即使信号 HR 逻辑电平发生变化也不立即切换模式的解决方案。具体电路过程的波形图如图 4.38 所示，当 HR 从低电平变为高电平时，此时刻 RVS 模式的工作周期正处于低边功率管导通的软启动阶段，如果此刻立即切换为 CRM 模式导通高边功率管，很大可能造成同时导通问题。本逻辑控制电路中通过 SR 锁存器 2 和 3 产生了信号 T\_CRM 和 T\_RVS，这两个信号代表了两种模式下整个开关周期的脉宽长度，即在周期结束之前，即使 HR 电平发生变化，也不允许出现切换模式的操作，防止误触发。

### 4.6.2 逻辑控制电路仿真分析

逻辑控制电路的具体仿真波形图如图 4.40 所示，详细显示了在系统整体仿真时的工作模式，可以观察到在  $V_{HB}$  谷底信号附近 t1 时刻产生的控制信号 RVS\_CLK，此时 RVS 模式开关周期信号 T\_RVS 同时变为高电平；当工作到 t2 时刻时，信号 HR 被拉高到高电平，但由于此时仍处于 T\_RVS 为高电平的状态下，因此并未立刻切换工作模式，而是在 t3 时刻 RVS 模式开关周期结束后接收到信号 CRM\_CLK 后开启 CRM 工作模式。t4 时刻信号 HR 从高电平切换为低电平时同样并未立刻发生开关周期的立刻切换，直至 t5 时刻信号 RVS\_CLK 的脉冲再次出现后切换为 RVS 模式。此仿真波形很好地验证了该逻辑控制电路的设计，完成了其基本功能，符合系统需要。




图 4.40 逻辑控制电路具体仿真波形图

## 4.7 小结

本章主要对芯片的关键电路模块进行了介绍，分析了欠压锁定、带隙基准、谷值锁定、峰值电流控制、逻辑控制和两个关键技术电路精确谷底导通、退磁时间动态校准电路的基本设计原理，并对它们进行了具体仿真分析，验证了其可行性和技术指标。

## 第五章 芯片整体仿真和版图设计

### 5.1 系统整体仿真

#### 5.1.1 启动仿真

系统在启动阶段使用输入交流信号经整流滤波而成的直流高压  $V_{in}$  为变换器芯片提供电源电压  $V_{CC}$ ， $V_{in}$  通过启动电阻  $R_{VCC}$  对电容  $C_A$  进行充电，当电压  $V_{CC}$  上升到超过片内欠压锁定电路的启动点电压时，信号  $UVLO$  被拉低，电压调整电路输出低压电源电压  $V_{DD}$  控制整体电路启动，片内的逻辑控制信号产生通过驱动电路输出栅极驱动信号  $HS_{GD}$  和  $LS_{GD}$  控制高低边功率管的通断。随着功率管的逐周期工作，励磁电感存储的能量一部分传递到辅助绕组后通过二极管继续为电容  $C_A$  充电，直至  $V_{CC}$  稳定在辅助绕组电压值。




图 5.1 启动阶段仿真波形图

图中为芯片启动过程的仿真图，系统工作在输入 220V 交流信号，启动电阻为  $2M\Omega$ ，电容  $C_A$  为  $3\mu f$ ，由图中见系统启动时间为 400ms，信号  $UVLO$  被拉低，电路启动开始消耗电容  $C_A$  的能量， $V_{CC}$  逐渐下降，直至系统工作后将更多的能量通过辅助绕组输入到电容  $C_A$  中维持电压  $V_{CC}$  稳定。

#### 5.1.2 恒流模式仿真

图 5.2 为恒流控制模式的仿真波形图，电路的输入电压为直流输入 370V，输出额定电压 20V，负载电阻为  $5\Omega$ ，系统工作在重载工作情况下。此时输出电压未达到额




图 5.2 恒流控制模式仿真波形图

定电压附近，副边反馈电压  $V_{FB}$  被上拉电阻保持在最高电位。根据式(3-7)可以算得输出电流为 8.6A，同时将仿真波形内的副边电流通过 *Virtuoso* 软件内置计算器求平均得 8.406A，和计算值相似，证明恒流模式设计正确。但由于此时工作在 RVS 模式下，开关周期 16 $\mu$ s，退磁时间 7.5 $\mu$ s，故实际输出电流为 3.94A，符合变换器芯片设计要求，通过调整原边电感电流采样电阻即可调整恒流模式充电电流大小。

### 5.1.3 恒压模式仿真

#### (1) 重载工况仿真

图 5.3显示为恒压控制模式中满载情况下的电路仿真波形图，系统额定输出电压设定为 20V。由仿真图可见，在高输出电压和大负载电流情况下，系统工作在 CRM 模式，高低边功率管连续交替导通，每个开关周期在变压器原副边能量传递完成，副边电流  $I_{sec}$  降为 0A 时结束，经过短暂死区时间后开启新的开关周期。最终平均输出电压稳定在 19.98V，输出平均电流为 5A，副边反馈电压  $V_{FB}$  稳定在 3.79V。

图 5.4是图 5.3单个周期内电路仿真波形图，通过对单个开关周期的放大可以观察到，电路完成了在退磁完成时刻关闭低边功率管的功能，且半桥节点电压  $V_{HB}$  在死区时间内在负向原边电感电流的充能下被抬升至输入电压大小，实现 CRM 模式下的功率管软开关技术，当高边功率管零电压导通时，电感电流采样电阻电压  $V_{CS}$  并未出现电压尖峰，电路性能良好。




图 5.3 满载电路仿真波形图




图 5.4 满载电路单周期仿真波形图

## (2) 轻载工况仿真

图 5.5 分别展示了 20V 额定输出电压条件下不同输出负载的稳态仿真波形图。通过仿真波形可以观察到在不同的输出负载电流下，系统都工作在 RVS 工作模式，且输出电压都稳定在 20V，输出电压纹波保持在 30mV 以内，系统正常稳定工作。其中反馈电压  $V_{FB}$  随着负载电流的增大依次稳定在 1.5V、1.68V、1.76V 和 1.79V，都位于谷值锁定模块规定的稳定区域内，由于  $V_{FB}$  在峰值电流电压中权重较小，因此不同负

载电流下原边峰值电流和峰值电流采样电压的近似相等，通过改变死区时间内的谐振谷值调节开关频率满足输出功率的需求。




图 5.5 轻载不同负载电流仿真波形图

### (3) 空载工况仿真

图 5.6 是变换器在空载工况下的仿真波形图。设定当负载降低为满载的十分之一时， $V_{FB}$  低于参考电压  $V_{FBBMen}$  进入突发控制模式，拉低芯片内部使能信号，关闭绝大部分非必要的电路模块以降低待机功耗。由仿真图可知，系统在突发模式中间歇地开启和关闭，当  $Burst\_EN$  为高时系统连续工作几个周期抬高输出电压并将  $V_{FB}$  控制到低于  $V_{FBBMen}$ ，关闭系统一段时间，直至  $V_{FB}$  再次高于  $V_{FBBMen}$  一定时间后恢复工作。图中突发模式中的输出电压纹波小于 50mV，待机功耗低于 100mW。

### (4) 模式切换

图 5.7 是非对称半桥反激式变换器恒压控制模式下的输出负载电流从 2.5A 跳变到 5A 的仿真波形图。可以观察到在 2.5A 的负载电流下，电路工作在 RVS 工作模式下，此时副边反馈电压  $V_{FB}$  等于 1.69V，位于谷值锁定稳定区域，谐振谷值被锁定在第二个谷底处。当负载发生变化后， $V_{FB}$  迅速增大超过  $V_{FBRVS2CRM}$ ，电路切换为 CRM 模式，输出电压下冲变化量约为 274mV，经过 5ms 后输出电压恢复稳定，电路响应速度良好。






图 5.6 空载电路仿真波形图




图 5.7 负载 2.5-5A 跳变仿真波形图

### (5) 负载调整率和线性调整率仿真

负载调整率用于衡量开关电源在负载变化时维持输出电压稳定的能力，其计算公式如下：

$$LoadRegulation = \frac{V_{max} - V_{min}}{V_{nom}} \times 100\% \quad (5-1)$$

其中， $V_{max}$  和  $V_{min}$  分别是负载电流变化时的最大输出电压值和最小输出电压值， $V_{nom}$  是半载时的输出电压值。

图 5.8 是系统的负载调整率仿真波形图。为了仿真测试需要，负载使用理想分段

电流源代替电阻负载，系统在输入电压 220V，额定输出电压 5V 的工况下，负载电流从 0.5A 依次变化为 1.5A、2.5A 和 5A，对应的实际输出电压分别为 5.013V、4.998V、4.999V 和 4.974V。根据式 5-1 计算可得，负载调整率为 0.8%。



图 5.8 负载调整率仿真波形图

线性调整率反映了输入电压对输出电压的影响，调整率表达式分别为：

$$LineRegulation = \frac{V_{oh} - V_{ol}}{V_{nor}} \times 100\% \quad (5-2)$$

其中， $V_{oh}$  和  $V_{ol}$  是不同输入交流电压下的输出电压的最大和最小值， $V_{nor}$  是额定输入电压下的输出电压值。

在输入交流电压分别为 90V、115V、220V 和 265V 的条件下，分别对额定输出电压为 5V 的电路进行负载电流为 5A、2.5A、0.5A 时的仿真，并根据式(5-1)和式(5-2)进行计算。表 5.1 展示了负载和输入电压变化下系统的线性调整率和负载调整率，可以见得系统的最大线性调整率为  $\pm 0.62\%$ ，最大负载调整率为  $\pm 0.8\%$ ，均满足变换器芯片的设计要求。

表 5.1 不同输入电压和输出负载下的调整率

| 交流输入电压 | Iout=5A | Iout=2.5A | Iout=0.5A | 负载调制率 |
|--------|---------|-----------|-----------|-------|
| 90V    | 4.961   | 4.975     | 4.993     | 0.64% |
| 115V   | 4.968   | 4.987     | 5.008     | 0.8%  |
| 220V   | 4.974   | 4.999     | 5.013     | 0.78% |
| 265V   | 4.989   | 5.006     | 5.017     | 0.59% |
| 线性调制率  | 0.56%   | 0.62%     | 0.48%     |       |



表5.2为本文芯片的设计指标和仿真结果对比表。由表可见，芯片的仿真结果均满足设计指标要求，满足设计要求。

表 5.2 设计指标与仿真结果对比表

| 参数     | 设计指标        | 仿真结果         |
|--------|-------------|--------------|
| 输入交流电压 | 90-265V     | 90-265V      |
| 交流电压频率 | 50Hz        | 50Hz         |
| 输出规格   | 20V/5A      | 20V/5A       |
| 输出电压纹波 | 50mV        | 47.4mV       |
| 输出精度   | $\pm 1.5\%$ | $\pm 0.34\%$ |
| 负载调整率  | $\pm 1.5\%$ | $\pm 0.8\%$  |
| 线性调整率  | $\pm 1.5\%$ | $\pm 0.62\%$ |
| 最大效率   | 90%         | 91%          |
| 静态功耗   | 100mW       | 86mW         |

## 5.2 芯片版图设计

### 5.2.1 版图设计规则

版图是连接芯片设计和生产的关键步骤，版图设计是以平面化的角度绘制芯片制造过程中需要的不同层次的掩膜版，代工厂通过掩膜版在晶圆上生产芯片。

本文描述的变换器芯片基于中芯国际的 smic 0.18um BCD 工艺进行设计，BCD 工艺的 B、C、D 分别指的是 bipolar 双极型晶体管、CMOS 场效应晶体管和 DMOS 双扩散场效应晶体管，由于 BCD 工艺中既包含高速的 CMOS 器件又包含耐高压的 DMOS 器件，逐渐成为开关电源芯片的常用工艺。

不同代工厂的工艺都有其特定的工艺规则文件，在绘制电路版图时要遵守规则文件中的约束要求，如果不按规则文件绘制版图，不仅设计规则检查（DRC）和版图原理图一致性检查（LVS）无法通过，更会在实际流片过程中影响芯片的成品率。

工艺库要求的具体规则除了生产要求外，更多是为了避免版图绘制过程中引入的非理想效应。下面对一些较为关键的非理性效应及其解决方式进行介绍：

1. 金属线延时，实际制造时的金属线会引入额外的寄生电阻和寄生电容，这些电阻电容会导致信号产生一定的延时。为了降低关键信号金属线上的寄生电阻电容，在绘制金属线时选择较宽的线宽。

2. 天线效应，当通过金属线连接不同器件栅氧层时，足够长的金属线在制作过程中会吸收带电粒子，在金属线上产生电场，该电场可能会击穿器件的栅氧层。为了避

免天线效应，除了金属线不宜过长外，还可以通过更高层的金属作为跳线阻断低层金属线的累积电压或使用反偏二极管的击穿特性保护器件。

3. 电迁移问题，高密度电流在金属线上流动时，其中的电子会将金属线中的金属离子撞离初始位置并堆积在其他位置，导致金属线出现断路或者短路的问题。因此对于不同大小的电流要使用不同粗细的金属线，以及打通孔的方式避免电迁移问题。

4. 闩锁效应，当输入输出端施加比电源电压的更高的电压或电源排序不合理时，产生电流流过衬底寄生电阻转化为电压，导通寄生三极管进一步产生更大的电流，在正反馈的作用下接通电源端和地端，烧毁器件。降低闩锁效应，可以通过加入保护环的方式提供低电阻连接来减小衬底寄生电阻，或远离 NMOS 和 PMOS 器件降低寄生三极管的放大倍数。

5. 趋肤效应，在高频时，高密度电流更易贴着金属线的边缘流动，即使选用较粗的金属线仍会发生电迁移问题，应采用多根金属线并联代替单根金属线流通大电流。

6. 金属应力，对于芯片内的大面积金属层，金属应力在制作过程中会使其发生褶皱和断裂，同样产生断路或短路的问题，应在大面积的金属层上打入一些间隙来缓解金属应力。

## 5.2.2 具体版图设计

为了提高版图设计的速度和质量，从每个门电路的版图开始绘制，版图设计完成后进行 DRC 和 LVS 检查，全部通过对其进行仿真测试，根据后仿结果验证版图成果并对其适当优化。完成单个门电路的对应流程后对更上层的模块逐级绘制版图并后仿，直至完成电路版图设计。同时对于模拟版图，要考虑其晶体管之间的匹配性，加入 dummy 器件和使用 ABBA 等交叉匹配方法降低晶体管在制造过程中引入的误差，并根据电流大小选择不同粗细的金属线进行绘制，保证模拟版图的后仿结果和前仿真结果的一致性。

### (1) 带隙基准模块版图

图 5.9 中为带隙基准电路的版图。

带隙基准模块为整体电路提供不受 PVT 影响的偏置电压和偏置电流，其版图的设计是最为关键的一环。电路通过两个三极管产生正温度系数电流，因此三极管的版图匹配极为重要，将两个三极管以 3×3 的方式排列整齐后外围还需额外加入 16 个三极管作为 dummy 器件防止制造中的非理性效应影响三极管。三极管外电流镜、运放输入对以及电阻的匹配也不可忽视，都需要通过交叉匹配方式实现其误差变化的一致性。最后加入保护环防止发生闩锁效应。




图 5.9 带隙基准电路版图

## (2) 整体版图

图中为变换器芯片整体电路的版图，版图面积为  $1020\mu\text{m} \times 710\mu\text{m}$ ，包含七个引脚 PAD，整体版图通过了 DRC 和 LVS 验证，可以用于电路后仿真测试。在整体版图电路中可以观察到提出的精确谷底导通模块和退磁时间动态基准模块的具体位置，占用较小版图面积提高了整体变换器系统的转换效率。




图 5.10 整体电路版图

### 5.2.3 版图后仿真测试

在完成版图设计工作，并进行设计规则检查（DRC）和一致性检查（LVS）后，对版图进行寄生参数提取，得到带寄生参数的网表文件，重新进行系统仿真分析。如

图5.11中显示了 20V/2A 工况下的后仿真波形图，整体电路功能正常，在 400ms 后脱离欠压锁定状态，栅极驱动信号控制高低边功率管交替通断，输出电压稳定在 20.02V，反馈电压在谷值锁定的控制下维持在 1.61V，电路稳定后副边电流同时稳定在 15.2A。




图 5.11 20V/2A 后仿真波形图

精确谷底导通模块的后仿真结果如图5.12所示，相比于图4.27中结果，栅压  $V_{GS}$  稳定在 1.58V， $V_{HB}$  在导通时刻和谷底位置的最小压差为 564mV，信号  $D\_Pluse$  和  $L\_Pluse$  的最小误差时间为 15ns，相比前仿随略有降低，仍大幅降低功率管开关损耗。




图 5.12 精确谷底导通模块后仿真波形图

### 5.3 小结

本章介绍变换器芯片的版图设计，首先针对版图设计过程中需要考虑的多种非理想效应进行了阐述，接着介绍了芯片多个电路模块的版图布局并对具体的几个模块的版图进行了分析，最后展示了整体电路的版图，完成芯片的版图设计。



## 第六章 总结与展望

### 6.1 总结

本文基于非对称半桥反激式拓扑设计了一款副边反馈类型的 AC/DC 开关电源变换器芯片。随着信息时代的发展,在社会对便携式电子设备充电速度的需求下,中等输出功率的快充广泛应用。非对称半桥反激式变换器由于其可实现全负载范围内零电压导通和低电压应力的优势被工业界重点关注。为了提升非对称半桥反激式拓扑结构的优势,本文通过多种控制策略共同作用和改进现有控制方法实现高效控制,并设计关键技术进一步降低系统损耗,对克服现有瓶颈、提高变换器效率和功率密度有重要意义。

本文为了实现高输出功率提升应用领域,开展了一系列的研究。首先针对非对称半桥反激式拓扑的工作原理进行了详细的分析。接着为了实现变换器在全负载范围内的高效率控制,针对不同负载设计了多种控制策略;在空载工况下通过突发模式降低待机功耗;在轻载工况下将 DCM 模式改进为谐振谷值开关模式,实现高边功率管的零电压导通提高轻载效率;重载工况下采用 CRM 模式连续交替地导通功率管完成能量传递,维持稳定的高输出功率。

本文基于 Virtuoso 电路设计平台和 SMIC 0.18 $\mu\text{m}$  BCD 工艺完成变换器芯片的电路设计、仿真和版图绘制。本文取得的主要工作内容和创新点如下:

- 1、首先建立非对称半桥反激式电路模型,验证拓扑的工作原理和理论推导,完善电路的控制方式,为后续在 Virtuoso 软件中设计电路奠定基础。

- 2、针对宽输出电压电流范围下的高效率控制提出多模式控制、谷值锁定和带输出补偿的峰值电流控制技术。为了实现非对称半桥反激式变换器的高效控制,在恒压控制模式中针对不同负载设计了不同的工作模式和脉宽调制方式,拟合最佳的负载频率曲线,负载突变时采用 PWM+PFM 调制方式同时控制峰值电流和开关频率变化实现高响应速度,稳定后维持不同模式下的峰值电流和开关频率的单一变化,防止系统振荡。设计数模混合电路的谷值锁定方案,以更小的芯片面积功耗完成开关频率和谷值数量的锁定,避免在功率重叠范围内发生谐振波谷的跳谷不稳定现象。通过带输出电压补偿的峰值电流控制电路匹配不同输出电压下负载电路和反馈电压的一一对应,控制反馈电压不随输出负载的变化而剧烈波动,影响多模式技术的错误控制。

- 3、为进一步降低零电压谐振谷值开关模式中功率管在谐振电压影响下的开关损耗,提出精确谷底导通技术。该电路为了在谐振谷底精确导通功率管,实现最小开关损耗,不仅检测谷底位置还需考虑驱动电路的延时问题,故通过使用压控高通滤波器

超前采样信号，旨在谐振谷底产生前产生逻辑控制信号，再采用锁相器模块将超前时间逐步逼近到等于驱动电路的延时时间，实现功率管栅极驱动信号恰好在谐振谷最低值导通功率管的功能。

4、提出退磁时间动态校准技术实现宽输出电压和全负载范围内的高效率控制。低边功率管导通下的退磁时间内存在着导通损耗，退磁时间过长或过短都不利于传递效率的提高。过长的退磁时间增大导通损耗并可能影响下一周期副边二极管的反偏，产生可靠性问题；过短的导通时间无法将励磁能量传递完全，做不到零电流开关同样影响高效率控制。利用辅助绕组检测退磁完成信号降低电流检测成本，逐步实现退磁时间和能量传递时间的完全重叠，实现低边功率管的最佳导通时间控制。

## 6.2 展望

根据电路设计和仿真测试结果可知本文提到的变换器芯片性能良好，符合设计要求，存在多个关键模块优化系统效率。但为了简化变换器的控制逻辑，副边只使用了续流二极管，存在一定的二极管整流损耗，未来考虑将加入同步整流技术更进一步地提高转换效率。同时由于副边反馈结构因为仿真原因只能使用理想电路，因此最后的转换效率也较为理想。因为作者本人的时间和精力问题，未进行流片测试，后续芯片流片测试后将测得更为精确的转换效率。



## 参考文献

- [1] 沈显庆. 开关电源原理与设计[M]. 南京: 东南大学出版社, 2012.
- [2] 陈科宏. 集成电路设计中的电源管理技术[M]. 陈铨颖, 等译. 北京: 机械工业出版社, 2020.4.
- [3] LEE S W, DO H L. Soft-switching two-switch resonant AC–DC converter with high power factor[J]. IEEE Transactions on industrial electronics, 2015, 63(4): 2083-2091.
- [4] MOHAMMED S A Q, JUNG J W. A state-of-the-art review on soft-switching techniques for DC–DC, DC–AC, AC–DC, and AC–AC power converters[J]. IEEE Transactions on Industrial Informatics, 2021, 17(10): 6569-6582.
- [5] HALIM W M A, RUSLI J R, SHAFIE S, et al. Study on performance of capacitor-less LDO with different types of resistor[C]//2019 IEEE International Circuits and Systems Symposium (ICSyS). 2019: 1-5.
- [6] Sideng Hu, Junjun Deng, Chris Mi, et al. LLC Resonant Converters for PHEV Battery Chargers[C]//Twenty-Eighth Annual IEEE Applied Power Electronics Conference and Exposition (APEC). Long Beach, CA, USA, 2013.
- [7] J.M. Zhang, X.G. Xie, X.K. Wu, et al. Comparison study of phase-shifted full bridge ZVS converters [C]//IEEE 35th Annual Power Electronics Specialists Conference. Aachen, 2004.
- [8] LI M, OUYANG Z, ANDERSEN M A. Analysis and optimal design of high-frequency and high-efficiency asymmetrical half-bridge flyback converters[J]. IEEE transactions on industrial electronics, 2019, 67(10): 8312-8321.
- [9] SPIAZZI G, MATTAVELLI P, COSTABEBER A. High step-up ratio flyback converter with active clamp and voltage multiplier[J]. IEEE Transactions on Power Electronics, 2011, 26(11): 3205-3214.
- [10] TARZAMNI H, BABAEI E, GHAREHKOUSHAN A Z. A full soft-switching ZVZCS flyback converter using an active auxiliary cell[J]. IEEE Transactions on industrial electronics, 2016, 64(2): 1123-1129.
- [11] HUANG X, FENG J, DU W, et al. Design consideration of MHz active clamp flyback converter with GaN devices for low power adapter application[C]//2016 IEEE Applied Power Electronics Conference and Exposition (APEC). 2016: 2334-2341.
- [12] CHEN T M, CHEN C L. Analysis and design of asymmetrical half bridge flyback converter[J]. IEE Proceedings-Electric Power Applications, 2002, 149(6): 433-440.
- [13] KIM H S, JUNG J H, BAEK J W, et al. Analysis and design of a multioutput converter using asymmetrical PWM half-bridge flyback converter employing a parallel–series transformer[J]. IEEE Transactions on Industrial Electronics, 2012, 60(8): 3115-3125.

- [14] HUBER L, JOVANOVIĆ M M. Analysis, design, and performance evaluation of asymmetrical half-bridge flyback converter for universal-line-voltage-range applications[C]//2017 IEEE Applied Power Electronics Conference and Exposition (APEC). 2017: 2481-2487.
- [15] SEO D, LEE O, LIM S, et al. Asymmetrical PWM flyback converter[C]//2000 IEEE 31st Annual Power Electronics Specialists Conference. Conference Proceedings (Cat. No. 00CH37018): vol. 2. 2000: 848-852.
- [16] CHEN T M, CHEN C L. Analysis and design of asymmetrical half bridge flyback converter[J]. IEE Proceedings - Electric Power Applications, 2002, 149(6): 433-440.
- [17] CHEN T M, CHEN C L. Characterization of asymmetrical half bridge flyback converter[C]//2002 IEEE 33rd Annual IEEE Power Electronics Specialists Conference. Proceedings (Cat. No. 02CH37289): vol. 2. 2002: 921-926.
- [18] XU X, KHAMBADKONE A M, ORUGANTI R. An asymmetrical half bridge flyback converter with zero-voltage and zero-current switching[C]//30th Annual Conference of IEEE Industrial Electronics Society, 2004. IECON 2004: vol. 1. 2004: 767-772.
- [19] LIN B R, YANG C C, WANG D. Analysis, design and implementation of an asymmetrical half-bridge converter[C]//2005 IEEE International Conference on Industrial Technology. 2005: 1209-1214.
- [20] CHEN T M, CHEN C L. Small-signal modeling of asymmetrical half bridge flyback converter[C]//2006 CES/IEEE 5th International Power Electronics and Motion Control Conference: vol. 1. 2006: 1-5.
- [21] JUNG J H. Feed-forward compensator of operating frequency for APWM HB flyback converter[J]. IEEE transactions on power electronics, 2011, 27(1): 211-223.
- [22] BUSO S, SPIAZZI G, SICHIROLLO F. Study of the asymmetrical half-bridge flyback converter as an effective line-fed solid-state lamp driver[J]. IEEE Transactions on Industrial Electronics, 2014, 61(12): 6730-6738.
- [23] HUBER L, JOVANOVIĆ M M. Analysis, design, and performance evaluation of asymmetrical half-bridge flyback converter for universal-line-voltage-range applications[C]//2017 IEEE Applied Power Electronics Conference and Exposition (APEC). 2017: 2481-2487.
- [24] MEDINA-GARCIA A, ROMERO F J, MORALES D P, et al. Advanced control methods for asymmetrical half-bridge flyback[J]. IEEE Transactions on Power Electronics, 2021, 36(11): 13139-13148.
- [25] CHOI H S, HUH D. Techniques to minimize power consumption of SMPS in standby mode[C]//2005 IEEE 36th Power Electronics Specialists Conference. 2005: 2817-2822.
- [26] LO Y K, YEN S C, LIN C Y. A high-efficiency AC-to-DC adaptor with a low standby power con-

- sumption[J]. IEEE Transactions on Industrial Electronics, 2008, 55(2): 963-965.
- [27] ZHANG J, ZENG H, WU X. An adaptive blanking time control scheme for an audible noise-free quasi-resonant flyback converter[J]. IEEE transactions on power electronics, 2011, 26(10): 2735-2742.
- [28] LEE K, SUNG C, YOON H, et al. Improvement of power-conversion efficiency at light-load using a variable-duty burst mode[C]//2013 IEEE Power and Energy Conference at Illinois (PECI). 2013: 142-146.
- [29] HONG J P, MOON G W. A digitally controlled soft valley change technique for a flyback converter [J]. IEEE Transactions on Industrial Electronics, 2014, 62(2): 966-971.
- [30] HUANG C Y, LIANG T J, CHEN K H, et al. Primary-side feedback control IC design for flyback converter with energy saving burst mode[C]//2018 IEEE applied power electronics conference and exposition (APEC). 2018: 2054-2061.
- [31] 居冬乾. 一种高效率低待机功耗的副边反馈的 AC-DC 反激式变换器的设计[D]. 东南大学, 2021.
- [32] 杨鑫. 基于谷底锁定的反激式电源芯片设计[D]. 西安电子科技大学, 2024.
- [33] 董海鹰, 李晓青, 李坦. 单端反激式开关电源反馈回路的补偿控制[J]. 电源技术, 2013, 37(4): 624-627.
- [34] 吴梦麟. 一种基于原边反馈高精度恒压恒流反激式 AC-DC 变换器设计[D]. 东南大学, 2019.
- [35] 陈瑶. 反激式原边反馈双模式电源管理芯片设计[D]. 西安电子科技大学, 2021.
- [36] ZHANG Z, TANG X, KANG L, et al. A high efficiency flyback inverter with repetitive control technique for photovoltaic power system[C]//2016 19th International Conference on Electrical Machines and Systems (ICEMS). 2016: 1-4.
- [37] KANG Y C, CHIU C C, LIN M, et al. Quasiresonant control with a dynamic frequency selector and constant current startup technique for 92% peak efficiency and 85% light-load efficiency flyback converter[J]. IEEE transactions on power electronics, 2013, 29(9): 4959-4969.
- [38] ZHANG H, KOU B, ZHANG L, et al. The loss analysis of MOSFETs in auxiliary resonant snubber soft-switching inverter[C]//2016 19th International Conference on Electrical Machines and Systems (ICEMS). 2016: 1-5.
- [39] WU C S, LEE H H, CHEN P H, et al. Digital buck converter with switching loss reduction scheme for light load efficiency enhancement[J]. IEEE Transactions on Very Large Scale Integration (VLSI) Systems, 2016, 25(2): 783-787.
- [40] HALDER T. Comprehensive power loss model of the main switch of the Flyback converter[C]//2013 International Conference on Power, Energy and Control (ICPEC). 2013: 792-797.
- [41] WANG T G, ZHOU X, LEE F C. A low voltage high efficiency and high power density DC/DC con-

- verter[C]//PESC97. Record 28th Annual IEEE Power Electronics Specialists Conference. Formerly Power Conditioning Specialists Conference 1970-71. Power Processing and Electronic Specialists Conference 1972: vol. 1. 1997: 240-245.
- [42] LEE C C, CHEN H M, LU C C, et al. A high-precision bandgap reference with a V-curve correction circuit[J]. IEEE Access, 2020, 8: 62632-62638.

## 致 谢



## 作者简介

### 1. 基本情况

XXX, XXX, XXX, XXX, XXX XXX XXX 专业 2022 级硕士研究生。

### 2. 教育背景

XXX XXX, 本科, 专业:XXX

XXX XXX, 硕士研究生, 专业:XXX

### 3. 攻读硕士学位期间的研究成果

#### 3.1 申请（授权）专利

[1]（第一学生发明人）. 一种用于降低开关损耗的精确谷底开关电路: 中国, 202410228018.0

[2]（第一学生发明人）. 一种用于提高电源能量传递效率的退磁时间逐步逼近电路: 中国, 202510183610.8

#### 3.2 参与科研项目及获奖

[1] 国家自然科学基金, 多域物联网系统数据安全关键技术研究, 2023.01-2027.12, 在研, 参与。

[2] 竞赛项目, 第七届中国研究生创“芯”大赛, 高精度 RAMP 设计, 团队优秀奖, 2024 年 8 月。

[3] 2024 年获西安电子科技大学硕士研究生一等学业奖学金。

