山东大学 计算机科学与技术 学院

计算机组成与设计 课程实验报告

实验题目:

实验9 七段译码设计

实验目的:

熟悉 Vivado 的设计流程全过程,学习计数器的设计和硬件测试。掌握原理图的设计方法。

实验软件和硬件环境:

软件环境:


Vivado 软件、FPGA 实验平台

硬件环境:

- 1. 实验室台式机
- 2. FPGA 服务器, PYNQ-Z2 开发板


实验原理和方法:

- 1、元件:
- (1) CNT4B: 4 位计数器, 实现 0-15 的循环计数, 输出 4 位 2 进制数
- (2) DECL7SEG: 七段译码器,将4位二进制数转换为七段数码管的显示信号(LED7S [6:0]).支持数字0-9和十六进制字符A-F的显示。
- 2、计数器原理:
- (1) 输入信号: 时钟信号(CLK)、复位信号(RST)、使能信号(ENA)。
- (2) 工作逻辑:复位时计数器清零;使能信号有效(ENA=1)时,每个时钟上升沿计数器加1;计数值达到15后,下一时钟周期回到0,实现循环计数。
- 3、译码器原理:
- (1) 输入信号: 4 位二进制数(A [3:0]),对应计数器输出的计数值。
- (2) 输出信号: 7 位段选信号(LED7S [6:0]),每位控制七段数码管的一个段(a-g)。
- (3) 译码逻辑:通过组合逻辑电路,将输入的4位二进制数映射到对应的七段码。



实验步骤:


(1) 创建工程: 打开本地安装的 Vivado 2024. 2, 新建项目, 选择 pynq-z2 器件。




(3) 在 Vivado 项目中,点击 Settings→IP→Repository,将上一步解压后的 ip_repo 文件夹的位置添加进 IP 搜索目录。

Baud rate 9600 Data bits 8 ParityCheck Bits 0 Stop Bits


(Open) 其他功能




(4) 点击 Sources 窗口中的+, 选择 Add or create design sources → Next → Add File, 添加实验源代码文件。




(5) 点击 Create Block Design 创建一个新的顶层设计,随后点击添加 IP 核按钮,添加 cg_fpga IP.



(6) 4 位计数器连接 7 段译码, 多数码管进行显示控制。实验框图如下图所示。



(7) 右击 Sources 下顶层设计图标→Create HDL Wrapper, 待 Wrapper 正确生成后,点击 左下方 Generate Bitstream, 开始综合并生成 bit 文件。注意:综合前 wrapper 模块应被 设置为顶层(加粗表示), 若自动设置错误, 需右击 wrapper 图标点击 Set as Top 手动设 置。



(8) 通过 FPGA 云实验平台,可在线分配远程 FPGA 硬件开发板。首先点击 connect 按钮,然后在下拉菜单中选择任意空闲的开发板,并点击 Choose File 中选择上一步生成的*.bit 文件,后点击 send,即可将本地 bit 文件烧写至希冀远程 FPGA.





clk 信号绑定在 btn_clk 上, rst 信号绑定在 btn_rst 上, ena 信号绑定在上排拨码开关 1 上, LED7S 信号绑定在数码管 1 上。


首先! 初始状态数码管 1 显示数字 0, 将上牌拨码开关 1 置为 1。





不断将 clk 从 0 置为 1, 计数器在使能有效时,每个时钟周期加 1,译码器根据计数值输出对应的七段码。数码管 1 逐渐显示数字 1 到数字 15 (10: A, 11: b, 12: c, 13: d, 14: e, 15: f)。














与预期得到结果相符。

结论分析与体会:

通过本次"七段译码设计"实验,我对 FPGA 开发流程和数字逻辑设计有了更深入的实践理解。实验中,我熟练掌握了 Vivado 工具的工程创建、IP 核添加、模块连接及硬件测试等关键步骤,深刻体会到计数器与译码器在数字系统中的核心作用。

在计数器设计中,通过复位、使能和时钟信号的协同控制,实现了 0-15 的循环计数,理解了时序逻辑电路的工作特性。而七段译码器的设计则要求精准的组合逻辑映射,将 4 位二进制数正确转换为七段码,这让我对数字显示原理有了清晰的认识。此外,通过硬件平台的在线调试,我学会了如何将理论设计映射到实际硬件,验证功能正确性,增强了理论与实践结合的能力。

就...处理的:

本实验进展顺利,没有出现问题。