山东大学 计算机科学与技术 学院

计算机组成与设计 课程实验报告

实验题目:

实验 6 二进制补码加法器实验

实验学时: 2 实验日期: 2025.4.1

实验目的:

根据补码加法器的模型,理解数据流及其时序关系。掌握加法器实现补码加、减运算的基本原理。

实验软件和硬件环境:

软件环境:

Vivado 软件、FPGA 实验平台

硬件环境:

- 1. 实验室台式机
- 2. FPGA 服务器, PYNQ-Z2 开发板

实验原理和方法:

一、补码加法器原理

补码表示:四位二进制补码中,最高位为符号位(0正1负),负数通过取反加1得到。 双符号位法用于溢出检测,两个符号位一致表示无溢出,不一致表示溢出。


加法运算:直接相加,符号位参与运算。公式: [A]补 + [B]补 = [A+B]补。

减法运算:转换为加法, [A-B]补 = [A]补 + [-B]补, 其中[-B]补是[B]补的按位取反加 1。


溢出检测:双符号位异或结果为1时表示溢出, OF 信号置1。

实验步骤:


(1) 创建工程: 打开本地安装的 Vivado 2022. 2, 新建项目, 选择 pyng-z2 器件。




冀 ip 核到本地并解压。




(3)在 Vivado 项目中,点击 Settings→IP→Repository,将上一步解压后的 ip_repo 文 件夹的位置添加进 IP 搜索目录。




(4) 点击 Sources 窗口中的+, 选择 Add or create design sources → Next → Add File, 添加实验源代码文件。




(5) 点击 Create Block Design 创建一个新的顶层设计,随后点击添加 IP 核按钮,添加 cg_fpga IP.




(6) 在 Sources 窗口下的 Design sources 中,根据补码加、减运算器结构图拖拽相应模块,完成原理图的输入。本实验运算器模型,可分为数据运算以及符号位的产生两部分。



(7) 右击 Sources 下顶层设计图标→Create HDL Wrapper, 待 Wrapper 正确生成后, 点击左下方 Generate Bitstream, 开始综合并生成 bit 文件。注意:综合前 wrapper 模块应被设置为顶层(加粗表示),若自动设置错误,需右击 wrapper 图标点击 Set as Top 手动设置。



(8) 通过 FPGA 云实验平台,可在线分配远程 FPGA 硬件开发板。首先点击 connect 按钮,然后在下拉菜单中选择任意空闲的开发板,并点击 Choose File 中选择上一步生成的*.bit 文件,后点击 send,即可将本地 bit 文件烧写至希冀远程 FPGA.



使用开关进行数据加载,完成补码加、减运算。符号位运算采用双符号位,累加器应有清零控制。通过指示灯观察运算结果,记录实验现象。累加器选用一片四位寄存器;加法器用两片741s82;原、反码控制器用四个二输入异或门。溢出判断用一个二输入异或门。


Clk 管脚绑定在 btn_clk 上, clr 管脚绑定在 btn_rst 上, D3, D2, D1, D0 管脚绑定在上排拨码开关 4-1 上, K 管脚绑定在下排拨码开关 1 上, OF 管脚绑定在 LED5 上, SUM3, SUM2, SUM1, SUM0 管脚分别绑定在 LED4-1 上。




还有,当输入为 k=0,d=13 (sum=5) 时,一次 c l k 后,得到输出 2,L E D 2 亮灯。



还有, 当输入为 k=1, d=4(sum=2) 时, 一次 clk 后, 得到输出 14, LED5/4/3/2 亮灯。



最后, 当输入为 k=1, d=10(sum=14) 时, 一次 clk 后, 得到输出 4, LED3 亮灯。



结论分析与体会:

这次的实验让我对于二进制补码加法器有了一个深入的理解。同时深入理解、掌握了补码运算的硬件实现,尤其是双符号位溢出检测的逻辑。此外,我还理解了时序逻辑(寄存器)与组合逻辑(加法器)的协同工作,深刻领会到在硬件调试中拨码开关要与 LED 的映射需严格对应,避免因管脚错连导致结果异常。

就输入 d=13(加法)时, 预期溢出但 0F 灯未亮的问题处理的:

通过 Vivado 逻辑分析仪观察双符号位输出,发现最高位进位与次高位进位不一致;检查溢出检测逻辑,发现异或门输入连接错误,将双符号位正确接入异或门;最后,重新综合烧录后,输入 d=13 时 0F 灯正常亮起,溢出检测恢复正常。