ICCAD 2022 CAD Contest

Problem D: Wirelength-Driven Detailed Macro Placement

元智大學資訊工程學系111學年度專題製作成果

專題生: 左康澤、黃宥禎

一、摘要

題目的原先背景是,為了能減少循環次數以降低設計的時間,可重複利用的矽智產模組及嵌入式記憶體被廣泛地使用在晶片設計中。


由於這種電路同時包含巨集元件及標準單元元件,

所以被稱為混合尺寸電路設計。

混合尺寸電路擺置設計方法包含了三個階段:

(1)混合尺寸電路雞型擺置(2)巨集元件擺置(3)標準單元元件擺置。

混合尺寸電路雞型擺置一開始系統就幫我們排好了。



*矽智產模組:積體電路的可重用設計方法學中, 指某一方提供的、形式為邏輯單元、晶片設計的可重用模組。

二、問題描述

擺置方法介紹:

巨集元件擺置,這裡就是我們需要設計的部分,我們根據他的初始擺置方向,可翻轉方向,以及最大可移動距離來設計巨集元件的擺放

標準單元元件擺置,當所有巨集元件擺放且固定完後,我們使用系統給的ntuplace3擺置器擺放標準單元元件。


巨集元件狀態:

巨集元件分為fixed狀態和placed狀態,我們主要是設計擺放placed狀態的巨集元件,當擺放位置完成和方向決定後,並且完成標準單元元件擺置,能夠最小化總體線長,我們用半周長線長模型(HPWL)用來計算線長,它會使用最小的矩形來 圍住一條線的所有 pin,並且利用此矩形的寬和高來計算線長。

擺置限制:

巨集元件的擺置方向限制:每個巨集元件可以翻轉的方向限定為四個方向,分別為 N、FN(對 Y 軸翻轉)、S(同時對 X 軸及 Y 軸翻轉)、及 FS(對 X 軸翻轉)。

巨集元件的最大位移距離限制:為了維持細部擺置與原始的合法擺置有一定相似度,細部巨集元件擺置前後,單一巨集元件的移動距離不能超過給定的最大位移距離,其中移動距離利用曼哈頓距離計算(亦即每個可移動元件擺置前後 X 座標的絕對差值與 Y 座標的絕對差值 之總和)。



合法的擺置位置及方向:

必須完全符合以下五個條件


- i. 巨集元件完全座落在晶片外框的內側。
- ii. 巨集元件的擺置方向符合擺置方向限制。
- iii. 巨集元件的移動距離符合最大位移距離限制。
- iv. 兩兩巨集元件間符合最小通道距離限制。 v. 不可移動臣集元件的位置及方向不可變動。

指導老師:林榮彬

三、研究方法與步驟

作法(一)

在我們能移動的macro中,先選取第一個macro,接著找尋離自己分別是上方(下方)和左方(右方)最靠近且有連線的兩個不能移動(固定)的macro,由於我們有每個macro的座標,因此可以算出兩個固定macro連線的方程式和斜率,接著又可以由我們選定macro的座標,計算出此macro在這條連線上的垂直座標是多少(利用斜率相乘 = -1),因此再移動macro至此座標。剩下的macro以此類推使用此方法完成移動,圖片如下:



作法(二)

由於作法(一)我們得到的結果不好,而且時間較久,於是我們使用第二種方法實行擺置。我們以亂數決定要以N,FN,S,FS何種方向翻轉,再計算每一次的翻轉是否對線長有所改善,假如有所改善我們便使用此擺置方向,然後找出能最小化HPWL的擺置方向並採用,結果的確有所改善!

四、成果與討論

作法(一)成果圖: Circuit: case01.aux Global HPWL= 236760930286 Time: 2223 sec (37.1 min) Legal HPWL= 246199169602 Time: 1 sec (0.0 min) Detail HPWL= 228468392717 Time: 297 sec (5.0 min) HPWL= 228468382718 Time: 2546 sec (42.4 min) before log result 作法(二)成果圖: Circuit: case01.aux Global HPWL= 231476122729 Time: 2106 sec (35.1 min) Legal HPWL= 239563118349 Time: 1 sec (0.0 min) Detail HPWL= 222074238485 Time: 292 sec (4.9 min) HPWL= 222074227791 Time: 2422 sec (40.4 min) before log result