# 基于 logisim 的多周期 MIPSCPU 硬布线控制器设计

学	号	E12214052	专	业	计算机科学与技术	姓	名	赵宸宇
实验	日期	2024年9月19日	教师	签字		成	绩	

### 摘要

本次实验在上次"多周期微程序 mips 处理器设计"的基础上复用数据通路,主要完成将控制器的状态控制机制更换为硬布线控制器的设计。同时,作为附加项,学生可以选择是否将控制器的微命令存储器也更换为硬布线逻辑电路。本实验的硬布线控制器是纯硬布线的,不包含任何存储设备。

#### 本次实验的实验产出有:

- 1. 基于硬布线设计的多周期 8 指令 mipsCPU 逻辑电路图:cpu.circ
- 2. tex 实验报告
- 3. 支撑材料(用于状态机相关设计的 xlsx 表格、py 程序等)
- 4. 头哥网通关
- 5. git 日志请见https://gitee.com/cslearnerer/AHU-CSHT

## 目录

						2
						2
设计以提升性能						2
器和微程序控制	器逻辑等	价				2
						3
						3
更用						3
设计						3
控制器 (状态翻	译) 设计					4
						5
						5
						5
	2 计以提升性能器和微程序控制	公计以提升性能	公计以提升性能	设计以提升性能	设计以提升性能	设计以提升性能

## 一、【实验目的】

实现多周期 mipsCPU 的纯(可选|已选)硬布线控制器设计。

完成多周期硬布线 mipsCPU 整体设计,这包含数据通路设计、控制器设计和程序 联调。

## 二、【实验原理】

### 2.1 采用硬布线设计以提升性能

在实验 1 的基础上,可以通过进一步将微程序控制器升级为硬布线控制器来提升 MIPsCPU 的运行速度。

### 2.2 硬布线控制器和微程序控制器逻辑等价

如图 3,硬布线控制器由一个状态机和一个组合逻辑电路组成,在功能上和第一次实验中的微程序控制器等价。




图1 控制器顶层设计

#### 2.3 设计方案

这里可以实现一个 Moore 型状态机来提供状态控制,并通过一个组合逻辑电路来读取当前状态输出微命令字段。然后将完成的硬布线控制器嵌入到第一次实验的数据通路中,就完成了 CPU 电路图的总体设计。

## 三、【实验内容】

#### 3.1 数据通路的复用

在本次实验中,我复用了如图 2的以下电路:




图 2 电路复用

#### 3.2 完成控制器设计




图 3 控制器顶层设计

完成相关电路复用后,首先需要完成控制器状态机的设计。控制器状态机的基本工作原理是接收现态和译码信号、反馈信号,输出多周期指令的下一个工作状态。可以使

用 xlsx 表格,通过刻画状态转移图中的状态转移关系(有向边 + 条件)来完成 FSM 状态机这一子电路的组合逻辑设计。结果如图 4所示。




图 4 FSM 状态机

#### 3.3 完成硬布线控制器(状态翻译)设计

对于本次实验设计,可以使用硬布线控制器替代原本的只读存储器。

该硬布线控制器的本质是一个接收 4bit 输入,给出 21bit 输出(未优化地址段时)的组合逻辑电路,可以采用如图 5的真值表技术配合 logisim 工程设计功能实现该组合电路的设计。




图 5 微命令真值表

通过如图 6所示的设计流程,即可得到完全硬布线设计的控制器。



#### 3.4 联调测试

通过对 sort.asm 进行测试,经过验证,本次实验直到 systemcall 指令共运行了 891 个 clk, 和标称值 891 一致。实验测试通过。

## 四、【小结讨论】

在本次实验中,我通过复用相关电路,根据顶层原理独立自主完成了纯硬布线 mip-sCPU 控制器的设计-调试工作。

通过本次实验,我对计算机底层的工作原理理解更深刻,对硬件调试能力得到提升。个人综合工程师素养得到提升。

#### 4.1 工作展望

- 1. 优化数据通路图设计,增加可读性和可维护性
- 2. 简化微程序字段,这样可以简化硬布线组合逻辑电路,提升 CPU 性能(提升响应速度,降低发热量,提升 CPI)。